JP2006032552A - 窒化物含有半導体装置 - Google Patents

窒化物含有半導体装置 Download PDF

Info

Publication number
JP2006032552A
JP2006032552A JP2004207409A JP2004207409A JP2006032552A JP 2006032552 A JP2006032552 A JP 2006032552A JP 2004207409 A JP2004207409 A JP 2004207409A JP 2004207409 A JP2004207409 A JP 2004207409A JP 2006032552 A JP2006032552 A JP 2006032552A
Authority
JP
Japan
Prior art keywords
layer
nitride
aluminum
film
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004207409A
Other languages
English (en)
Inventor
Wataru Saito
藤 渉 齋
Ichiro Omura
村 一 郎 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004207409A priority Critical patent/JP2006032552A/ja
Priority to US11/014,869 priority patent/US7304331B2/en
Priority to CNA2005100832901A priority patent/CN1722465A/zh
Publication of JP2006032552A publication Critical patent/JP2006032552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 ゲート絶縁膜と半導体層との間に良好な界面が形成され、ゲートリーク電流の小さい窒化物含有半導体装置を提供する。
【解決手段】 本発明の実施の一形態に係る窒化物含有半導体装置は、チャネル層として形成されたノンドープの第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、第１の窒化アルミニウムガリウム層上にバリア層として形成されたノンドープ又はｎ型の第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、第２の窒化アルミニウムガリウム層上にゲート絶縁膜下層として形成された窒化アルミニウム（ＡｌＮ）膜と、窒化アルミニウム膜上にゲート絶縁膜上層として形成された酸化アルミニウム（Ａｌ２Ｏ３）膜と、第２の窒化アルミニウムガリウム層にそれぞれ電気的に接続されるように第１及び第２の主電極として形成されたソース電極及びドレイン電極と、酸化アルミニウム膜上に制御電極として形成されたゲート電極と、を備えているものである。
【選択図】 図１

Description

本発明は、窒化物含有半導体装置に係り、特に、高周波信号増幅、電力制御等に用いられる横型電力用ＦＥＴ（横型パワーＦＥＴ）に関する。
窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造を含む電子デバイスは、従来の高周波信号増幅や電力制御に用いたれているガリウムヒ素（ＧａＡｓ）やシリコン（Ｓｉ）を主要材料として含む電子デバイスに比較して、高い臨界電界を有することから高耐圧・高出力素子を実現することができる。
窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造を含む電界効果トランジスタ（ＨＦＥＴ）は、ショットキーゲートにおけるリーク電流が大きいが、リーク電流の抑制には、絶縁ゲート構造を用いることが有効である。
絶縁ゲート構造には、良好な絶縁耐圧を有し、窒化アルミニウムガリウム（ＡｌＧａＮ）層との界面に準位を大量に発生させないゲート絶縁膜が必要とされる。特に、酸化アルミニウム（Ａｌ２Ｏ３）膜をゲート絶縁膜として用いると、バンド不連続量の大きさから、ゲート電圧を正の値としても負の値としてもリーク電流の小さい良好な絶縁ゲート構造が期待できる。
窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造を含み、酸化アルミニウム（Ａｌ２Ｏ３）膜や酸化アルミニウム／窒化シリコン（Ａｌ２Ｏ３／ＳｉＮ）積層膜をゲート絶縁膜として用いたＭＩＳ−ＨＦＥＴが、これまでに報告されている。
その他、シリコン酸化膜（ＳｉＯ２）をゲート絶縁膜として用い、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造とゲート絶縁シリコン酸化膜（ＳｉＯ２）との間に窒化アルミニウム（ＡｌＮ）膜を形成したＭＩＳ−ＨＦＥＴがこれまでに提案され、公知となっている（例えば、特許文献１参照）。尚、この特許文献１には、窒化アルミニウム（ＡｌＮ）膜がゲート絶縁膜の一部として記載されているが、当該半導体素子においては、ソース電極及びドレイン電極が窒化アルミニウム（ＡｌＮ）膜にのみコンタクトしているので、実際には、窒化アルミニウム（ＡｌＮ）膜はゲート絶縁膜の一部ではなく半導体層として機能している。従って、特許文献１における窒化アルミニウム（ＡｌＮ）膜は、通常、単結晶膜として形成されるものと考えられる。
酸化アルミニウム（Ａｌ２Ｏ３）膜は、ゲート絶縁膜として有望ではあるが、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造との組合せでは、ゲート絶縁膜と半導体層との間に良好な界面を得ることが困難である。即ち、酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜する際に窒化アルミニウムガリウム（ＡｌＧａＮ）層が酸化されると、界面準位が著しく増加する。
一方、窒化アルミニウムガリウム（ＡｌＧａＮ）層の酸化防止膜としてシリコン窒化膜（ＳｉＮ）を窒化アルミニウムガリウム（ＡｌＧａＮ）層と酸化アルミニウム（Ａｌ２Ｏ３）膜との間に形成すると界面準位の増加は抑制されるが、シリコン窒化膜（ＳｉＮ）の熱膨張係数が上下の酸化アルミニウム（Ａｌ２Ｏ３）膜や窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）層と大きく異なるため、ゲート絶縁膜と半導体層との間の界面の状態が熱処理プロセスにより劣化するという問題が発生する。
特開２０００−２５２４５８号公報
本発明の目的は、ゲート絶縁膜と半導体層との間に良好な界面が形成され、ゲートリーク電流の小さい窒化物含有半導体装置を提供することである。
本発明の実施の一形態に係る窒化物含有半導体装置によれば、
チャネル層として形成されたノンドープの第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、
上記第１の窒化アルミニウムガリウム層上にバリア層として形成されたノンドープ又はｎ型の第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、
上記第２の窒化アルミニウムガリウム層上にゲート絶縁膜下層として形成された窒化アルミニウム（ＡｌＮ）膜と、
上記窒化アルミニウム膜上にゲート絶縁膜上層として形成された酸化アルミニウム（Ａｌ２Ｏ３）膜と、
上記第２の窒化アルミニウムガリウム層にそれぞれ電気的に接続されるように第１及び第２の主電極として形成されたソース電極及びドレイン電極と、
上記酸化アルミニウム膜上に制御電極として形成されたゲート電極と、
を備えていることを特徴とする。
本発明の他の実施の形態に係る窒化物含有半導体装置によれば、
チャネル層として形成されたノンドープの第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、
上記第１の窒化アルミニウムガリウム層上にバリア層として形成されたノンドープ又はｎ型の第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、
上記第２の窒化アルミニウムガリウム層上の一部に制御電極として形成されたゲート電極と、
上記ゲート電極を被覆して上記第２の窒化アルミニウムガリウム層上に絶縁膜下層として形成された窒化アルミニウム（ＡｌＮ）膜と、
上記窒化アルミニウム膜上に絶縁膜上層として形成された酸化アルミニウム（Ａｌ２Ｏ３）膜と、
上記第２の窒化アルミニウムガリウム層にそれぞれ電気的に接続されるように第１及び第２の主電極として形成されたソース電極及びドレイン電極と、
を備えていることを特徴とする。
本発明の実施の一形態に係る窒化物含有半導体装置によれば、ゲート絶縁膜として酸化アルミニウム／窒化アルミニウム（Ａｌ２Ｏ３／ＡｌＮ）積層構造を形成することによって、ゲート絶縁膜と半導体層との間に良好な界面を有し、ゲートリーク電流の小さい安定した絶縁ゲート構造を備えている窒化物含有半導体装置を実現することができる。
以下、本発明に係る窒化物含有半導体装置の実施の形態について、図面を参照しながら説明する。尚、各図面中の同一部分には同一符号を付している。
図１は、本発明の第１の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第１の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成されたゲート絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜３と、窒化アルミニウム（ＡｌＮ）膜３上に形成されたゲート絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜４と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、酸化アルミニウム（Ａｌ２Ｏ３）膜４上に形成された制御電極としてのゲート電極７と、を備えている。
上記構造から分かるように、本発明の第１の実施の形態に係る窒化物含有半導体装置は、窒化物により形成された窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造を含み、ＭＩＳ構造を有する電界効果トランジスタ（ＨＦＥＴ）、即ち、ＭＩＳ−ＨＦＥＴである。
窒化ガリウム（ＧａＮ）層１は、第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層として形成されたものであり、窒化アルミニウムガリウム（ＡｌＧａＮ）層２は、第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層として形成されたものである。
ゲート絶縁膜として酸化アルミニウム（Ａｌ２Ｏ３）膜４を形成することにより、バリア層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２とのバンド不連続量が大きくなり、ゲートリーク電流を小さく抑制することができる。
そして、本発明の第１の実施の形態に係る窒化物含有半導体装置においては、酸化アルミニウム（Ａｌ２Ｏ３）膜４と窒化アルミニウムガリウム（ＡｌＧａＮ）層２との間に、ゲート絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜３を挟み込むように形成することによって、バリア層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２の酸化を抑制し、ゲート絶縁膜と半導体層との間に良好な界面を形成している。
窒化アルミニウム（ＡｌＮ）膜は、酸化させると酸化アルミニウム（Ａｌ２Ｏ３）膜になるので、製造プロセスにおいては、先ず窒化アルミニウム（ＡｌＮ）膜をスパッタ等により堆積させて形成し、その上層部を熱酸化させることによって酸化アルミニウム（Ａｌ２Ｏ３）膜４／窒化アルミニウム（ＡｌＮ）膜３の二層積層構造を有するゲート絶縁膜を容易に形成することができる。
一方、窒化アルミニウム（ＡｌＮ）膜の一部を酸化させて酸化アルミニウム（Ａｌ２Ｏ３）膜４を形成するのではなく、窒化アルミニウム（ＡｌＮ）膜３を堆積させて形成した後、同様に酸化アルミニウム（Ａｌ２Ｏ３）膜４を堆積させて形成することによっても、酸化アルミニウム（Ａｌ２Ｏ３）膜４／窒化アルミニウム（ＡｌＮ）膜３の二層積層構造を有するゲート絶縁膜を得ることができる。
また、窒化アルミニウム（ＡｌＮ）膜３は、半導体層ではなくゲート絶縁膜の一部として機能するものであるので、平坦で緻密なゲート絶縁膜を得るため、単結晶膜ではなく、多結晶又はアモルファスとして形成するとよい。
窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）の熱膨張係数は、それぞれ２．７，７．１，４．５，５．４−７．２（ｐｐｍ／Ｋ）である。即ち、窒化アルミニウム（ＡｌＮ）は、窒化シリコン（ＳｉＮ）に比較して、酸化アルミニウム（Ａｌ２Ｏ３）にも窒化ガリウム（ＧａＮ）にも熱膨張係数が近い。
従って、酸化アルミニウム（Ａｌ２Ｏ３）膜４と窒化アルミニウムガリウム（ＡｌＧａＮ）層２との間に窒化アルミニウム（ＡｌＮ）膜３を挟み込むように形成しておくと、高温の熱処理プロセスを通しても新たに界面準位を発生させることがなく、信頼性の高い絶縁ゲート構造を実現することができる。
以上のように、本発明の第１の実施の形態に係る窒化物含有半導体装置によれば、ゲート絶縁膜上層として酸化アルミニウム（Ａｌ２Ｏ３）膜４とバリア層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２との間に、ゲート絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜３を挟み込むように形成しているので、窒化アルミニウムガリウム（ＡｌＧａＮ）層２の酸化を抑制してゲート絶縁膜と半導体層との間に良好な界面を形成することができると共に、ゲート絶縁膜とバリア層との間に十分なバンド不連続量を確保してゲートリーク電流を小さく抑制することができ、信頼性の高い絶縁ゲート構造を実現することができる。
図２は、本発明の第２の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第２の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成されたゲート絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜３と、窒化アルミニウム（ＡｌＮ）膜３上に形成されたゲート絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜４と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、酸化アルミニウム（Ａｌ２Ｏ３）膜４上に形成された制御電極としてのゲート電極７と、ゲート電極７を被覆して形成された絶縁膜８と、ゲート電極７を被覆するように絶縁膜８上に形成され、ソース電極５に電気的に接続されたフィールドプレート電極９と、を備えている。
上記のように、本発明の第２の実施の形態に係る窒化物含有半導体装置は、本発明の第１の実施の形態に係る窒化物含有半導体装置に対して、絶縁膜８を介してゲート電極７を被覆するように形成され、ソース電極５に電気的に接続されたフィールドプレート電極９が付加された構成となっている。
図１に示す本発明の第１の実施の形態に係る窒化物含有半導体装置のようにフィールドプレート電極９を備えていない構成では、ドレイン電極６に電圧を印加すると、ゲート電極７端部に電界が集中する。従って、ドレイン電極６に過剰な電圧を印加すると、最悪の場合、素子が損傷することがある。
そこで、本発明の第２の実施の形態に係る窒化物含有半導体装置においては、絶縁膜８を介してゲート電極７を被覆するフィールドプレート電極９を付加形成することにより、ゲート電極７端部の電界を緩和し、素子耐圧の向上を図ることができる。
尚、本発明の第２の実施の形態に係る窒化物含有半導体装置のその他の構成は、本発明の第１の実施の形態に係る窒化物含有半導体装置と全く同様であるから、窒化アルミニウム（ＡｌＮ）膜３を形成したことによって同様の効果を得ることができる。
図３は、本発明の第３の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第３の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成されたゲート絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜３と、窒化アルミニウム（ＡｌＮ）膜３上に形成されたゲート絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜４と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、酸化アルミニウム（Ａｌ２Ｏ３）膜４上に形成された制御電極としてのゲート電極７と、ゲート電極７を被覆して形成された絶縁膜８と、ゲート電極７を被覆するように絶縁膜８上に形成され、ソース電極５に電気的に接続されたフィールドプレート電極９と、ドレイン電極６とゲート電極７との間のドレイン電極６近傍領域を被覆するように絶縁膜８上に形成され、ドレイン電極６に電気的に接続された第２のフィールドプレート電極１０と、を備えている。
上記のように、本発明の第３の実施の形態に係る窒化物含有半導体装置は、本発明の第２の実施の形態に係る窒化物含有半導体装置に対して、さらに、ドレイン電極６とゲート電極７との間のドレイン電極６近傍領域を絶縁膜８を介して被覆するように形成され、ドレイン電極６に電気的に接続された第２のフィールドプレート電極１０が付加された構成となっている。
図１及び図２に示す本発明の第１及び第２の実施の形態に係る窒化物含有半導体装置のように第２のフィールドプレート電極１０を備えていない構成では、ドレイン電極６に電圧を印加すると、ドレイン電極６端部に電界が集中する。従って、ドレイン電極６に過剰な電圧を印加すると、最悪の場合、素子が損傷することがある。
そこで、本発明の第３の実施の形態に係る窒化物含有半導体装置においては、絶縁膜８を介してドレイン電極６近傍領域を被覆する第２のフィールドプレート電極１０を付加形成することにより、ドレイン電極６端部の電界を緩和し、さらに素子耐圧の向上を図ることができる。
第２のフィールドプレート電極１０は、絶縁膜８上ではなく、酸化アルミニウム（Ａｌ２Ｏ３）膜４上に直接形成してもよい。
尚、本発明の第３の実施の形態に係る窒化物含有半導体装置のその他の構成は、本発明の第２の実施の形態に係る窒化物含有半導体装置と全く同様であるから、フィールドプレート電極９によりゲート電極７端部の電界が緩和されて素子耐圧の向上が図られている他、窒化アルミニウム（ＡｌＮ）膜３を形成したことによって、本発明の第１及び第２の実施の形態に係る窒化物含有半導体装置と同様の効果を得ることができる。
図４は、本発明の第４の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第４の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成された第２の窒化ガリウム（ＧａＮ）層１１と、第２の窒化ガリウム（ＧａＮ）層１１上に形成されたゲート絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜３と、窒化アルミニウム（ＡｌＮ）膜３上に形成されたゲート絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜４と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、酸化アルミニウム（Ａｌ２Ｏ３）膜４上に形成された制御電極としてのゲート電極７と、を備えている。
上記のように、本発明の第４の実施の形態に係る窒化物含有半導体装置は、本発明の第１の実施の形態に係る窒化物含有半導体装置に対して、半導体層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２とゲート絶縁膜としての窒化アルミニウム（ＡｌＮ）膜３との間に挟み込まれるように形成された第２の窒化ガリウム（ＧａＮ）層１１が付加された構成となっている。
本発明の第４の実施の形態に係る窒化物含有半導体装置においては、ゲート絶縁膜直下の半導体層の最上層を窒化アルミニウムガリウム（ＡｌＧａＮ）層２ではなく第２の窒化ガリウム（ＧａＮ）層１１とすることにより、ゲート絶縁膜直下の半導体層表面の酸化を抑制し、ゲート絶縁膜と半導体層との間に良好な界面を得ることができる。
即ち、第２の窒化ガリウム（ＧａＮ）層１１はアルミニウムを含有していないので、それ自体が自然酸化し難く、また、窒化アルミニウムガリウム（ＡｌＧａＮ）層２を被覆することによって窒化アルミニウムガリウム（ＡｌＧａＮ）層２の自然酸化も防止することができる。従って、ゲート絶縁膜と半導体層との間に良好な界面を得ることができる。
図５は、本発明の第５の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第５の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成されたゲート絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜３と、窒化アルミニウム（ＡｌＮ）膜３上に形成されたゲート絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜４と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上の少なくとも２箇所に分離して形成されたｎ＋型窒化ガリウム（ＧａＮ）層１２と、分離して形成された２箇所のｎ＋型窒化ガリウム（ＧａＮ）層１２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、酸化アルミニウム（Ａｌ２Ｏ３）膜４上に形成された制御電極としてのゲート電極７と、を備えている。
上記のように、本発明の第５の実施の形態に係る窒化物含有半導体装置は、本発明の第１の実施の形態に係る窒化物含有半導体装置に対して、ソース電極５及びドレイン電極６と窒化アルミニウムガリウム（ＡｌＧａＮ）層２との間にそれぞれ挟み込まれるように形成されたｎ＋型窒化ガリウム（ＧａＮ）層１２が付加された構成となっている。
ソース電極５及びドレイン電極６と窒化アルミニウムガリウム（ＡｌＧａＮ）層２との間に、不純物が注入された半導体層、即ち、ｎ＋型窒化ガリウム（ＧａＮ）層１２を形成しておくことにより、ソース電極５及びドレイン電極６と窒化アルミニウムガリウム（ＡｌＧａＮ）層２とのオーミック・コンタクトのコンタクト抵抗を低減させることができる。
尚、本発明の第５の実施の形態に係る窒化物含有半導体装置のその他の構成は、本発明の第１の実施の形態に係る窒化物含有半導体装置と全く同様であるから、窒化アルミニウム（ＡｌＮ）膜３を形成したことによって同様の効果を得ることができる。
図６は、本発明の第６の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第６の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上の一部に形成されたｐ型窒化ガリウム（ＧａＮ）層１３と、ｐ型窒化ガリウム（ＧａＮ）層１３を被覆して窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成されたゲート絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜３と、窒化アルミニウム（ＡｌＮ）膜３上に形成されたゲート絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜４と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、ｐ型窒化ガリウム（ＧａＮ）層１３形成領域上の酸化アルミニウム（Ａｌ２Ｏ３）膜４上に形成された制御電極としてのゲート電極７と、を備えている。
上記のように、本発明の第６の実施の形態に係る窒化物含有半導体装置は、本発明の第１の実施の形態に係る窒化物含有半導体装置に対して、ゲート電極７下方の窒化アルミニウムガリウム（ＡｌＧａＮ）層２と窒化アルミニウム（ＡｌＮ）膜３との間に挟み込まれるように形成されたｐ型窒化ガリウム（ＧａＮ）層１３が付加された構成となっている。
ゲート電極７下方の窒化アルミニウムガリウム（ＡｌＧａＮ）層２と窒化アルミニウム（ＡｌＮ）膜３との間に、不純物が注入された半導体層、即ち、ｐ型窒化ガリウム（ＧａＮ）層１３を形成しておくことにより、ゲート電極７下方のチャネルを空乏化させて、ノーマリオフ型素子を実現することができる。
尚、本発明の第６の実施の形態に係る窒化物含有半導体装置のその他の構成は、本発明の第１の実施の形態に係る窒化物含有半導体装置と全く同様であるから、窒化アルミニウム（ＡｌＮ）膜３を形成したことによって同様の効果を得ることができる。
図７は、本発明の第７の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第７の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上の一部に形成された制御電極としてのゲート電極７と、ゲート電極７を被覆して窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成された絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜１４と、窒化アルミニウム（ＡｌＮ）膜１４上に形成された絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜１５と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、を備えている。
図１に示す本発明の第１の実施の形態に係る窒化物含有半導体装置は、ゲート電極７がゲート絶縁膜上に形成されているＭＩＳゲート構造であったのに対し、図７に示す本発明の第７の実施の形態に係る窒化物含有半導体装置は、半導体層上に直接ゲート電極７が形成されているショットキー接合ゲート構造となっている。
半導体装置がショットキー接合ゲート構造を有する場合においても、半導体層の最上層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２を被覆するパッシベーション膜である絶縁膜下層として、窒化アルミニウム（ＡｌＮ）膜１４を形成することにより、窒化アルミニウムガリウム（ＡｌＧａＮ）層２の酸化を抑制してパッシベーション膜と半導体層との間に良好な界面を形成することができ、高温の熱処理プロセスを通しても新たに界面準位を発生させることがなく、信頼性の高いショットキー接合ゲート構造を実現することができる。
また、絶縁膜上層として酸化アルミニウム（Ａｌ２Ｏ３）膜１５を形成して窒化アルミニウム（ＡｌＮ）膜１４を被覆することにより、窒化アルミニウム（ＡｌＮ）膜１４及び窒化アルミニウムガリウム（ＡｌＧａＮ）層２の酸化等による変質も防止することができる。
図８は、本発明の第８の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第８の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上の一部に形成された制御電極としてのゲート電極７と、ゲート電極７を被覆して窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成された絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜１４と、窒化アルミニウム（ＡｌＮ）膜１４上に形成された絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜１５と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、酸化アルミニウム（Ａｌ２Ｏ３）膜１５上に形成された絶縁膜８と、ゲート電極７を被覆するように絶縁膜８上に形成され、ソース電極５に電気的に接続されたフィールドプレート電極９と、を備えている。
上記のように、本発明の第８の実施の形態に係る窒化物含有半導体装置は、本発明の第７の実施の形態に係る窒化物含有半導体装置と同様に、半導体層上に直接ゲート電極７が形成されているショットキー接合ゲート構造を有する半導体装置であるが、さらに、絶縁膜８、酸化アルミニウム（Ａｌ２Ｏ３）膜１５及び窒化アルミニウム（ＡｌＮ）膜１４を介してゲート電極７を被覆するように形成され、ソース電極５に電気的に接続されたフィールドプレート電極９が付加された構成となっている。
本発明の第７の実施の形態に係る窒化物含有半導体装置に対してフィールドプレート電極９が付加された本発明の第８の実施の形態に係る窒化物含有半導体装置の構成は、本発明の第１の実施の形態に係る窒化物含有半導体装置に対してフィールドプレート電極９が付加された本発明の第２の実施の形態に係る窒化物含有半導体装置と同様の変形例である。
本発明の第８の実施の形態に係る窒化物含有半導体装置においては、絶縁膜８、酸化アルミニウム（Ａｌ２Ｏ３）膜１５及び窒化アルミニウム（ＡｌＮ）膜１４を介してゲート電極７を被覆するフィールドプレート電極９を付加形成することにより、ゲート電極７端部の電界を緩和して、本発明の第７の実施の形態に係る窒化物含有半導体装置よりも素子耐圧の向上を図ることができる。
尚、本発明の第８の実施の形態に係る窒化物含有半導体装置のその他の構成は、本発明の第７の実施の形態に係る窒化物含有半導体装置と全く同様であるから、半導体層の最上層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２を被覆するパッシベーション膜である絶縁膜下層として、窒化アルミニウム（ＡｌＮ）膜１４を形成することにより、本発明の第７の実施の形態に係る窒化物含有半導体装置と同様の効果を得ることができる。
図９は、本発明の第９の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第９の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上の一部に形成された制御電極としてのゲート電極７と、ゲート電極７を被覆して窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成された絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜１４と、窒化アルミニウム（ＡｌＮ）膜１４上に形成された絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜１５と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、酸化アルミニウム（Ａｌ２Ｏ３）膜１５上に形成された絶縁膜８と、ゲート電極７を被覆するように絶縁膜８上に形成され、ソース電極５に電気的に接続されたフィールドプレート電極９と、ドレイン電極６とゲート電極７との間のドレイン電極６近傍領域を被覆するように絶縁膜８上に形成され、ドレイン電極６に電気的に接続された第２のフィールドプレート電極１０と、を備えている。
上記のように、本発明の第９の実施の形態に係る窒化物含有半導体装置は、本発明の第７及び第８の実施の形態に係る窒化物含有半導体装置と同様に、半導体層上に直接ゲート電極７が形成されているショットキー接合ゲート構造を有する半導体装置であるが、さらに、本発明の第８の実施の形態に係る窒化物含有半導体装置に対して、ドレイン電極６とゲート電極７との間のドレイン電極６近傍領域を絶縁膜８、酸化アルミニウム（Ａｌ２Ｏ３）膜１５及び窒化アルミニウム（ＡｌＮ）膜１４を介して被覆するように形成され、ドレイン電極６に電気的に接続された第２のフィールドプレート電極１０が付加された構成となっている。
本発明の第８の実施の形態に係る窒化物含有半導体装置に対して第２のフィールドプレート電極１０が付加された本発明の第９の実施の形態に係る窒化物含有半導体装置の構成は、本発明の第２の実施の形態に係る窒化物含有半導体装置に対して第２のフィールドプレート電極１０が付加された本発明の第３の実施の形態に係る窒化物含有半導体装置と同様の変形例である。
本発明の第９の実施の形態に係る窒化物含有半導体装置においては、絶縁膜８、酸化アルミニウム（Ａｌ２Ｏ３）膜１５及び窒化アルミニウム（ＡｌＮ）膜１４を介してドレイン電極６近傍領域を被覆する第２のフィールドプレート電極１０を付加形成することにより、ドレイン電極６端部の電界を緩和して、本発明の第８の実施の形態に係る窒化物含有半導体装置よりも素子耐圧の向上を図ることができる。
第２のフィールドプレート電極１０は、絶縁膜８上ではなく、酸化アルミニウム（Ａｌ２Ｏ３）膜１５上に直接形成してもよい。
尚、本発明の第９の実施の形態に係る窒化物含有半導体装置のその他の構成は、本発明の第８の実施の形態に係る窒化物含有半導体装置と全く同様であるから、半導体層の最上層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２を被覆するパッシベーション膜である絶縁膜下層として、窒化アルミニウム（ＡｌＮ）膜１４を形成することにより、本発明の第７及び第８の実施の形態に係る窒化物含有半導体装置と同様の効果を得ることができる。
図１０は、本発明の第１０の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第１０の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成された第２の窒化ガリウム（ＧａＮ）層１１と、第２の窒化ガリウム（ＧａＮ）層１１上の一部に形成された制御電極としてのゲート電極７と、ゲート電極７を被覆して窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成された絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜１４と、窒化アルミニウム（ＡｌＮ）膜１４上に形成された絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜１５と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、を備えている。
上記のように、本発明の第１０の実施の形態に係る窒化物含有半導体装置は、本発明の第７の実施の形態に係る窒化物含有半導体装置に対して、半導体層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２とパッシベーション膜としての窒化アルミニウム（ＡｌＮ）膜１４との間に挟み込まれるように形成された第２の窒化ガリウム（ＧａＮ）層１１が付加された構成となっている。
本発明の第１０の実施の形態に係る窒化物含有半導体装置においては、本発明の第４の実施の形態に係る窒化物含有半導体装置と同様に、パッシベーション膜直下の半導体層の最上層を窒化アルミニウムガリウム（ＡｌＧａＮ）層２ではなく第２の窒化ガリウム（ＧａＮ）層１１とすることにより、パッシベーション膜直下の半導体層表面の酸化を抑制し、パッシベーション膜と半導体層との間に良好な界面を得ることができる。
図１１は、本発明の第１１の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
本発明の第１１の実施の形態に係る窒化物含有半導体装置は、チャネル層としてのノンドープ窒化ガリウム（ＧａＮ）層１と、窒化ガリウム（ＧａＮ）層１上に形成されたバリア層としてのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層２と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２上の一部に形成されたｐ型窒化ガリウム（ＧａＮ）層１３と、ｐ型窒化ガリウム（ＧａＮ）層１３上に形成された制御電極としてのゲート電極７と、ゲート電極７及びｐ型窒化ガリウム（ＧａＮ）層１３を被覆して窒化アルミニウムガリウム（ＡｌＧａＮ）層２上に形成された絶縁膜下層としての窒化アルミニウム（ＡｌＮ）膜１４と、窒化アルミニウム（ＡｌＮ）膜１４上に形成された絶縁膜上層としての酸化アルミニウム（Ａｌ２Ｏ３）膜１５と、窒化アルミニウムガリウム（ＡｌＧａＮ）層２にそれぞれ電気的に接続されるように形成された第１及び第２の主電極としてのソース電極５及びドレイン電極６と、を備えている。
上記のように、本発明の第１１の実施の形態に係る窒化物含有半導体装置は、本発明の第７の実施の形態に係る窒化物含有半導体装置に対して、ゲート電極７と窒化アルミニウムガリウム（ＡｌＧａＮ）層２との間に挟み込まれるように形成されたｐ型窒化ガリウム（ＧａＮ）層１３が付加された構成となっている。
ゲート電極７と窒化アルミニウムガリウム（ＡｌＧａＮ）層２との間に、不純物が注入された半導体層、即ち、ｐ型窒化ガリウム（ＧａＮ）層１３を形成しておくことにより、本発明の第６の実施の形態に係る窒化物含有半導体装置と同様に、ゲート電極７下方のチャネルを空乏化させて、ノーマリオフ型素子を実現することができる。
尚、本発明の第１１の実施の形態に係る窒化物含有半導体装置のその他の構成は、本発明の第７の実施の形態に係る窒化物含有半導体装置と全く同様であるから、窒化アルミニウム（ＡｌＮ）膜３を形成したことによって同様の効果を得ることができる。
以上、本発明の第１乃至第１１の実施の形態に係る窒化物含有半導体装置について説明したが、本発明は上記各実施の形態に限定されるものではなく、これら以外にも当業者が容易になし得る変形には、総て本発明の構成を適用することが可能である。
例えば、本発明の第６及び第１１の実施の形態に係る窒化物含有半導体装置においては、チャネルの空乏化の観点から、ノーマリオフ型素子を実現するｐ型窒化ガリウム（ＧａＮ）層１３の代わりにｐ型窒化アルミニウムガリウム（ＡｌＧａＮ）層を形成してもよい。
また、上記各実施の形態においては、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造を含む半導体装置を例に説明したが、窒化ガリウム／窒化インジウムガリウム（ＧａＮ／ＩｎＧａＮ）ヘテロ構造や窒化アルミニウム／窒化アルミニウムガリウム（ＡｌＮ／ＡｌＧａＮ）ヘテロ構造を含む半導体装置にも、本発明の構成を適用することが可能である。
また、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造を形成する基板材料に関しては特に記述していないが、本発明の構成は、サファイア基板、シリコンカーバイド（ＳｉＣ）基板、シリコン（Ｓｉ）基板等の基板材料に依存せず、また、基板材料の導電性や絶縁性といった特性にも関係無く、適用可能である。
さらに、上記各実施の形態においては、窒化アルミニウムガリウム（ＡｌＧａＮ）層２として、ノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）層を用いて説明したが、ｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）層を用いても実施可能である。
本発明の第１の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第２の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第４の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第５の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第６の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第７の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第８の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第９の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第１０の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。 本発明の第１１の実施の形態に係る窒化物含有半導体装置の構造を模式的に示す断面図である。
符号の説明
１ 窒化ガリウム（ＧａＮ）層（チャネル層）
２ 窒化アルミニウムガリウム（ＡｌＧａＮ）層（バリア層）
３ 窒化アルミニウム（ＡｌＮ）膜（ゲート絶縁膜下層）
４ 酸化アルミニウム（Ａｌ２Ｏ３）膜（ゲート絶縁膜上層）
５ ソース電極（第１の主電極）
６ ドレイン電極（第２の主電極）
７ ゲート電極（制御電極）
８ 絶縁膜
９ フィールドプレート電極
１０ 第２のフィールドプレート電極
１１ 第２の窒化ガリウム（ＧａＮ）層
１２ ｎ＋型窒化ガリウム（ＧａＮ）層
１３ ｐ型窒化ガリウム（ＧａＮ）層
１４ 窒化アルミニウム（ＡｌＮ）膜（絶縁膜（パッシベーション膜）下層）
１５ 酸化アルミニウム（Ａｌ２Ｏ３）膜（絶縁膜（パッシベーション膜）上層）

Claims (5)

  1. チャネル層として形成されたノンドープの第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、
    前記第１の窒化アルミニウムガリウム層上にバリア層として形成されたノンドープ又はｎ型の第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、
    前記第２の窒化アルミニウムガリウム層上にゲート絶縁膜下層として形成された窒化アルミニウム（ＡｌＮ）膜と、
    前記窒化アルミニウム膜上にゲート絶縁膜上層として形成された酸化アルミニウム（Ａｌ２Ｏ３）膜と、
    前記第２の窒化アルミニウムガリウム層にそれぞれ電気的に接続されるように第１及び第２の主電極として形成されたソース電極及びドレイン電極と、
    前記酸化アルミニウム膜上に制御電極として形成されたゲート電極と、
    を備えていることを特徴とする窒化物含有半導体装置。
  2. 前記ゲート電極を被覆して形成された絶縁膜と、
    前記ゲート電極を被覆するように前記絶縁膜上に形成され、前記ソース電極に電気的に接続されたフィールドプレート電極と、
    をさらに備えていることを特徴とする請求項１に記載の窒化物含有半導体装置。
  3. 前記ドレイン電極と前記ゲート電極との間の前記ドレイン電極近傍領域を被覆するように前記絶縁膜上に形成され、前記ドレイン電極に電気的に接続された第２のフィールドプレート電極をさらに備えていることを特徴とする請求項２に記載の窒化物含有半導体装置。
  4. 前記第２の窒化アルミニウムガリウム層と前記窒化アルミニウム膜との間に挟み込まれるように形成された窒化ガリウム層をさらに備えていることを特徴とする請求項１に記載の窒化物含有半導体装置。
  5. チャネル層として形成されたノンドープの第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、
    前記第１の窒化アルミニウムガリウム層上にバリア層として形成されたノンドープ又はｎ型の第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、
    前記第２の窒化アルミニウムガリウム層上の一部に制御電極として形成されたゲート電極と、
    前記ゲート電極を被覆して前記第２の窒化アルミニウムガリウム層上に絶縁膜下層として形成された窒化アルミニウム（ＡｌＮ）膜と、
    前記窒化アルミニウム膜上に絶縁膜上層として形成された酸化アルミニウム（Ａｌ２Ｏ３）膜と、
    前記第２の窒化アルミニウムガリウム層にそれぞれ電気的に接続されるように第１及び第２の主電極として形成されたソース電極及びドレイン電極と、
    を備えていることを特徴とする窒化物含有半導体装置。
JP2004207409A 2004-07-14 2004-07-14 窒化物含有半導体装置 Pending JP2006032552A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004207409A JP2006032552A (ja) 2004-07-14 2004-07-14 窒化物含有半導体装置
US11/014,869 US7304331B2 (en) 2004-07-14 2004-12-20 Nitride semiconductor device such as transverse power FET for high frequency signal amplification or power control
CNA2005100832901A CN1722465A (zh) 2004-07-14 2005-07-13 氮化物半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004207409A JP2006032552A (ja) 2004-07-14 2004-07-14 窒化物含有半導体装置

Publications (1)

Publication Number Publication Date
JP2006032552A true JP2006032552A (ja) 2006-02-02

Family

ID=35598532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004207409A Pending JP2006032552A (ja) 2004-07-14 2004-07-14 窒化物含有半導体装置

Country Status (3)

Country Link
US (1) US7304331B2 (ja)
JP (1) JP2006032552A (ja)
CN (1) CN1722465A (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266203A (ja) * 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体素子
JP2007281453A (ja) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd 半導体電界効果トランジスタ及びその製造方法
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2009530857A (ja) * 2006-03-20 2009-08-27 インターナショナル レクティファイアー コーポレイション Ｉｉｉ族窒化物パワー半導体デバイス
JP2009283690A (ja) * 2008-05-22 2009-12-03 Sharp Corp Ｍｏｓ電界効果トランジスタおよびその製造方法
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2010045343A (ja) * 2008-07-15 2010-02-25 Imec 半導体デバイス
JP2011249439A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 電界効果トランジスタ
JP2012033837A (ja) * 2010-08-03 2012-02-16 Sanken Electric Co Ltd 半導体装置
JP2012069978A (ja) * 2011-11-14 2012-04-05 Fujitsu Ltd 化合物半導体装置
CN102446957A (zh) * 2010-10-13 2012-05-09 稳懋半导体股份有限公司 异质结构场效晶体管及其制作方法
JP2012124530A (ja) * 2012-03-12 2012-06-28 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板及びその製造方法
JP2012523701A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 補償型ゲートｍｉｓｆｅｔ及びその製造方法
JP5200936B2 (ja) * 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
JP2013131758A (ja) * 2011-12-21 2013-07-04 Power Integrations Inc 半導体装置
JP2013197313A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2014192311A1 (ja) * 2013-05-31 2014-12-04 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
US9093432B2 (en) 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device
JP2017228685A (ja) * 2016-06-23 2017-12-28 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2018056257A (ja) * 2016-09-28 2018-04-05 豊田合成株式会社 半導体装置の製造方法
WO2018211661A1 (ja) * 2017-05-18 2018-11-22 三菱電機株式会社 半導体装置
JP2019121785A (ja) * 2017-12-27 2019-07-22 ローム株式会社 半導体装置およびその製造方法
WO2021172067A1 (ja) * 2020-02-27 2021-09-02 学校法人早稲田大学 半導体装置及びその製造方法、電界効果トランジスタ
US11329135B2 (en) 2019-12-16 2022-05-10 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10297743B4 (de) * 2002-05-24 2010-01-07 National Institute Of Advanced Industrial Science And Technology Vorrichtung mit Magnetwiderstandseffekt
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US20070252223A1 (en) * 2005-12-05 2007-11-01 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
EP1998376B1 (en) * 2006-03-16 2011-08-03 Fujitsu Ltd. Compound semiconductor device and process for producing the same
TW200742076A (en) * 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
JP2007294769A (ja) 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP5186096B2 (ja) 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8283699B2 (en) 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
JP5332113B2 (ja) * 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US20100314695A1 (en) * 2009-06-10 2010-12-16 International Rectifier Corporation Self-aligned vertical group III-V transistor and method for fabricated same
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR20110066370A (ko) 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8624662B2 (en) * 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5506919B2 (ja) * 2010-04-22 2014-05-28 三菱電機株式会社 半導体装置およびその製造方法
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
DE102010035489A1 (de) * 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement
US8853709B2 (en) 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
KR101775560B1 (ko) * 2010-12-17 2017-09-07 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8941118B1 (en) 2011-07-29 2015-01-27 Hrl Laboratories, Llc Normally-off III-nitride transistors with high threshold-voltage and low on-resistance
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9337332B2 (en) 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
US20130320349A1 (en) * 2012-05-30 2013-12-05 Triquint Semiconductor, Inc. In-situ barrier oxidation techniques and configurations
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
JP6042160B2 (ja) * 2012-10-03 2016-12-14 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9425267B2 (en) * 2013-03-14 2016-08-23 Freescale Semiconductor, Inc. Transistor with charge enhanced field plate structure and method
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9537425B2 (en) 2013-07-09 2017-01-03 Transphorm Inc. Multilevel inverters and their components
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9978844B2 (en) * 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
KR102099881B1 (ko) * 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6337726B2 (ja) 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
JP2016171162A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置
WO2016149146A1 (en) 2015-03-13 2016-09-22 Transphorm, Inc. Paralleling of switching devices for high power circuits
US9865725B2 (en) * 2015-04-14 2018-01-09 Hrl Laboratories, Llc III-nitride transistor with trench gate
WO2017038139A1 (ja) * 2015-08-28 2017-03-09 シャープ株式会社 窒化物半導体装置
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
EP3378097A4 (en) 2015-11-19 2019-09-11 HRL Laboratories, LLC NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
CN108417488B (zh) * 2018-03-15 2021-04-06 吉林大学 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
US11133408B2 (en) * 2019-08-06 2021-09-28 Iqe Plc Dielectric passivation for layered structures
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN112951909B (zh) * 2020-04-30 2022-02-15 英诺赛科(苏州)半导体有限公司 半导体器件
CN113875019A (zh) * 2020-04-30 2021-12-31 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
CN112786700A (zh) * 2020-04-30 2021-05-11 英诺赛科(苏州)半导体有限公司 半导体器件
CN113066864B (zh) * 2020-04-30 2022-09-13 英诺赛科(苏州)半导体有限公司 半导体器件
CN117690962B (zh) * 2024-02-02 2024-05-07 深圳天狼芯半导体有限公司 氮化镓功率器件的结构、制造方法及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2006A (en) * 1841-03-16 Clamp for crimping leather
JP3135939B2 (ja) 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
JPH0521793A (ja) 1991-07-09 1993-01-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
US6100549A (en) 1998-08-12 2000-08-08 Motorola, Inc. High breakdown voltage resurf HFET
JP4224737B2 (ja) 1999-03-04 2009-02-18 ソニー株式会社 半導体素子
JP3271613B2 (ja) 1999-05-06 2002-04-02 日本電気株式会社 電界効果トランジスタ
JP2001284576A (ja) 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
US6831339B2 (en) * 2001-01-08 2004-12-14 International Business Machines Corporation Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same
JP2001230263A (ja) 2001-01-29 2001-08-24 Nec Corp 電界効果型トランジスタ
JP4197400B2 (ja) 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置
JP4285928B2 (ja) 2001-07-02 2009-06-24 三洋電機株式会社 半導体層の形成方法
JP3951743B2 (ja) * 2002-02-28 2007-08-01 松下電器産業株式会社 半導体装置およびその製造方法
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281453A (ja) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd 半導体電界効果トランジスタ及びその製造方法
US9391185B2 (en) 2006-03-20 2016-07-12 Infineon Technologies Americas Corp. III-nitride power semiconductor device
JP2009530857A (ja) * 2006-03-20 2009-08-27 インターナショナル レクティファイアー コーポレイション Ｉｉｉ族窒化物パワー半導体デバイス
JP2007266203A (ja) * 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体素子
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
US7859087B2 (en) 2006-09-20 2010-12-28 Panasonic Corporation Semiconductor device
US8969919B2 (en) 2006-09-20 2015-03-03 Fujitsu Limited Field-effect transistor
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP5200936B2 (ja) * 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
JP2009283690A (ja) * 2008-05-22 2009-12-03 Sharp Corp Ｍｏｓ電界効果トランジスタおよびその製造方法
JP2010045343A (ja) * 2008-07-15 2010-02-25 Imec 半導体デバイス
JP2012523701A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 補償型ゲートｍｉｓｆｅｔ及びその製造方法
JP2011249439A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 電界効果トランジスタ
JP2012033837A (ja) * 2010-08-03 2012-02-16 Sanken Electric Co Ltd 半導体装置
CN102446957A (zh) * 2010-10-13 2012-05-09 稳懋半导体股份有限公司 异质结构场效晶体管及其制作方法
US9093432B2 (en) 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device
JP2012069978A (ja) * 2011-11-14 2012-04-05 Fujitsu Ltd 化合物半導体装置
JP2013131758A (ja) * 2011-12-21 2013-07-04 Power Integrations Inc 半導体装置
US10199488B2 (en) 2011-12-21 2019-02-05 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP2012124530A (ja) * 2012-03-12 2012-06-28 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板及びその製造方法
JP2013197313A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
JPWO2014192311A1 (ja) * 2013-05-31 2017-02-23 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
US9755040B2 (en) 2013-05-31 2017-09-05 Sumitomo Chemical Company, Limited Semiconductor wafer, method of producing semiconductor wafer and electronic device
WO2014192311A1 (ja) * 2013-05-31 2014-12-04 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
JP2017228685A (ja) * 2016-06-23 2017-12-28 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2018056257A (ja) * 2016-09-28 2018-04-05 豊田合成株式会社 半導体装置の製造方法
US10083918B2 (en) 2016-09-28 2018-09-25 Toyoda Gosei Co., Ltd. Manufacturing method of semiconductor device
WO2018211661A1 (ja) * 2017-05-18 2018-11-22 三菱電機株式会社 半導体装置
JPWO2018211661A1 (ja) * 2017-05-18 2019-11-07 三菱電機株式会社 半導体装置
JP2019121785A (ja) * 2017-12-27 2019-07-22 ローム株式会社 半導体装置およびその製造方法
US11329135B2 (en) 2019-12-16 2022-05-10 Kabushiki Kaisha Toshiba Semiconductor device
WO2021172067A1 (ja) * 2020-02-27 2021-09-02 学校法人早稲田大学 半導体装置及びその製造方法、電界効果トランジスタ

Also Published As

Publication number Publication date
CN1722465A (zh) 2006-01-18
US20060011915A1 (en) 2006-01-19
US7304331B2 (en) 2007-12-04

Similar Documents

Publication Publication Date Title
JP2006032552A (ja) 窒化物含有半導体装置
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP5678866B2 (ja) 半導体装置およびその製造方法
JP5065616B2 (ja) 窒化物半導体素子
JP4478175B2 (ja) 半導体装置
US8928003B2 (en) Nitride semiconductor device
TWI470803B (zh) 化合物半導體裝置及其製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
JP4691060B2 (ja) ＧａＮ系半導体素子
TWI546864B (zh) 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體
JP2008277640A (ja) 窒化物半導体素子
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP2008306130A (ja) 電界効果型半導体装置及びその製造方法
WO2005024955A1 (ja) 半導体装置
JP2016127082A (ja) 半導体装置および半導体装置の製造方法
JP6244557B2 (ja) 窒化物半導体デバイス
US11705513B2 (en) Nitride semiconductor device
WO2010016564A1 (ja) 半導体装置
JP5549081B2 (ja) 半導体装置及びその製造方法
JP5545653B2 (ja) 窒化物系半導体装置
JP2010219247A (ja) 化合物半導体装置及びその製造方法
JP2014157993A (ja) 半導体装置
TWM529274U (zh) 常關式疊接型高電子遷移率電晶體
JP2019009459A (ja) 半導体装置および半導体装置の製造方法
JP2010278137A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081104