JP5435922B2 - ショットキーバリアダイオードの製造方法 - Google Patents
ショットキーバリアダイオードの製造方法 Download PDFInfo
- Publication number
- JP5435922B2 JP5435922B2 JP2008266536A JP2008266536A JP5435922B2 JP 5435922 B2 JP5435922 B2 JP 5435922B2 JP 2008266536 A JP2008266536 A JP 2008266536A JP 2008266536 A JP2008266536 A JP 2008266536A JP 5435922 B2 JP5435922 B2 JP 5435922B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor layer
- atoms
- barrier diode
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、逆方向電圧印加時の漏れ電流の低減を図ったショットキーバリアダイオードの製造方法に関する。
酸化膜をショットキーバリアダイオード等のデバイスの絶縁膜として利用する場合、逆方向電圧印加時の酸化膜の信頼性は酸化膜と半導体層の界面準位に依存する。例えば、ＳｉＣ（炭化珪素）酸化膜では、界面準位の密度が高く、界面準位を介した漏れ電流が流れるため、信頼性が悪い。これに対して、Ｎ（窒素）を構成元素として含む酸化膜（以下、ＮＯ酸化膜と記載する）では、界面に存在する未結合手をＮ原子が終端するため、界面準位の密度が低く、信頼性が高い。このＮＯ酸化膜をデバイスに適用した例として、特許文献１にはＮＯ酸化膜をゲート絶縁膜に使用したＴＦＴ（Thin Film Transistor）が記載されている。
特開平８−７８６９３号公報
しかし、ＳｉＣからなる半導体層を有するＳｉＣショットキーバリアダイオードにＮＯ酸化膜を適用した場合、酸素酸化膜を適用した場合よりも逆方向電圧印加時の漏れ電流が増加するという問題がある。以下、この問題の原因を説明する。
図４に示すように、従来のＳｉＣショットキーバリアダイオードの製造工程では、低濃度のＮ型不純物を含むＳｉＣからなる半導体層１００の表面に、Ｐ型不純物を含むＳｉＣからなるガードリング１０１を形成し、さらに半導体層１００およびガードリング１０１上にＮＯ酸化膜１０２を形成する（図４（ａ））。ＮＯ酸化膜１０２を形成した後の半導体層１００の表面には、Ｎ原子１０３が蓄積している。
続いて、電極を形成する位置に対応するＮＯ酸化膜１０２を除去し、コンタクトホールを形成する（図４（ｂ））。この工程によって露出した半導体層１００およびガードリング１０１上に電極１０４を形成する（図４（ｃ））。半導体層１００と電極１０４の間にはショットキー接合が形成されている。
ＮＯ酸化膜１０２に電極用のコンタクトホールを形成した後に露出する半導体層の表面にはＮ原子１０３が残留している。逆方向電圧印加時には、Ｎ原子１０３がＮ型のドーパントとして作用し、電流が流れやすくなるため、逆方向電圧印加時の漏れ電流が増加すると考えられる。上述したように、ＮＯ酸化膜は、界面準位の密度が低く、逆方向電圧印加時の信頼性を向上できる性質を有していながら、従来のＳｉＣショットキーバリアダイオードでは、その性質を発揮できていない。
本発明は、上記に鑑みてなされたものであって、逆方向電圧印加時の漏れ電流を低減することができるショットキーバリアダイオードの製造方法およびショットキーバリアダイオードを提供することを目的とする。
本発明は、上記の課題を解決するためになされたもので、炭化珪素からなる半導体層上に、炭化珪素、酸素、および窒素を含む酸化膜を形成する第１の工程と、前記酸化膜を貫通する孔を形成する第２の工程と、前記第２の工程によって露出した前記半導体層の表面を酸素プラズマで処理することで窒素原子を除去する第３の工程と、前記第３の工程によって表面の窒素原子が除去された前記半導体層上に、前記半導体層とショットキー接合を形成する電極を形成する第４の工程と、を備えたことを特徴とするショットキーバリアダイオードの製造方法である。
本発明のショットキーバリアダイオードの製造方法によれば、電極と接触する位置にある半導体層の表面の窒素原子が除去されるので、逆方向電圧印加時の漏れ電流を低減することができる。
また、本発明のショットキーバリアダイオードの製造方法は、前記第１の工程において、ドライ酸化で酸化膜を形成後に、Ｎ原子およびＯ原子を含むガス雰囲気でアニールすることによって、炭化珪素、酸素、および窒素を含む酸化膜を形成する、ことを特徴とする。
本発明のショットキーバリアダイオードの製造方法によれば、半導体層の表面を酸素プラズマで処理することによって、逆方向電圧印加時の漏れ電流を大幅に低減することができる。
また、本発明のショットキーバリアダイオードの製造方法は、前記第１の工程において、ドライ酸化で酸化膜を形成後に、Ｎ原子およびＯ原子を含むガス雰囲気で再酸化アニールすることによって、炭化珪素、酸素、および窒素を含む酸化膜を形成する、ことを特徴とする。
本発明のショットキーバリアダイオードの製造方法によれば、電極と接触する位置にある半導体層の表面の窒素原子が除去されているので、逆方向電圧印加時の漏れ電流を低減することができる。
本発明によれば、逆方向電圧印加時の漏れ電流を低減することができるという効果が得られる。
以下、図面を参照し、本発明の実施形態を説明する。図１および図２は、本発明の一実施形態によるＳｉＣショットキーバリアダイオードの製造方法を示している。以下の製造方法は一例であり、これに限定する必要はない。
まず、Ｎ型不純物を含むＳｉＣからなる半導体層１を構成する基板を用意する（図１（ａ））。この半導体層１の表面にＰ型不純物を注入し、アニールを行うことによってガードリング２を形成する（図１（ｂ））。さらに、半導体層１およびガードリング２上にＮＯ酸化膜３を形成する（図１（ｃ））。ＮＯ酸化膜３は、構成元素として、ＳｉＣ、Ｏ、Ｎを含んでいる。ＮＯ酸化膜３を形成する方法としては、例えば酸素雰囲気中でドライ酸化を行った後、ＮおよびＯを構成元素に含む一酸化窒素等の雰囲気中でアニールを行えばよい。あるいは、一酸化窒素等の雰囲気中で酸化を行うことによってＮＯ酸化膜３を形成してもよい。ＮＯ酸化膜３を形成した後の半導体層１の表面には、Ｎ原子４が蓄積している。
ＮＯ酸化膜３の形成時には、半導体層１の裏面にもＮＯ酸化膜が形成されるが、図１では図示を省略している。ＮＯ酸化膜３の形成後、ＮＯ酸化膜３上に保護用のレジストを堆積し、ＢＨＦ（Buffered HF）によって半導体層１の裏面のＮＯ酸化膜を除去することが可能である。半導体層１の裏面のＮＯ酸化膜を除去する工程については図１では図示を省略している。続いて、半導体層１の裏面上にＮｉ（ニッケル）等の金属材料を蒸着等により堆積し、電極５を形成する（図１（ｄ））。電極５の形成後、半導体層１と電極５のオーミック接触性を向上するために熱処理を行ってもよい。
続いて、ＢＨＦによって、電極を形成する位置に対応するＮＯ酸化膜３を除去し、ＮＯ酸化膜３を貫通するコンタクトホール（孔）を形成する（図２（ａ））。コンタクトホールを形成することによって露出した半導体層１の表面にはＮ原子４が残留している。酸素プラズマ６によって半導体層１の表面を処理し、半導体層１の表面に残留しているＮ原子４と反応させ、Ｎ原子４を除去する（図２（ｂ））。続いて、コンタクトホールを形成することによって露出した半導体層１およびガードリング２上にＮｉやＴｉ（チタン）等の金属材料を蒸着等により堆積し、電極７を形成する（図２（ｃ））。半導体層１と電極７の間にはショットキー接合が形成されている。電極７は単層構造でもよいし、複数層からなる構造でもよい。
図３は、逆方向電圧に対する漏れ電流を示している。ＮＯ酸化膜３を除去した後に酸素プラズマによる処理を行った場合には、酸素プラズマによる処理を行わなかった場合と比較して、漏れ電流の値が約１桁低減している。
半導体層１の表面のＮ原子４を除去する他の方法として、ＮＯ酸化膜３を除去した後に９００℃〜１１００℃で半導体層１の表面を短時間酸化し、これによって形成された酸化膜をＢＨＦによって除去する犠牲酸化を行ってもよい。
上述したように、本実施形態によれば、逆方向電圧印加時の漏れ電流を低減することができる。特に、ＮＯ酸化膜を除去した後に、酸素プラズマによって半導体層の表面を処理し、半導体層の表面のＮ原子を除去することによって、漏れ電流を大幅に低減することができる。したがって、ＮＯ酸化膜が本来有している逆方向電圧印加時の高信頼性を発揮することができる。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１，１００・・・半導体層、２，１０１・・・ガードリング、３，１０２・・・ＮＯ酸化膜、４，１０３・・・Ｎ原子、５，７，１０４・・・電極、６・・・酸素プラズマ
Claims (3)
- 炭化珪素からなる半導体層上に、炭化珪素、酸素、および窒素を含む酸化膜を形成する第１の工程と、
前記酸化膜を貫通する孔を形成する第２の工程と、
前記第２の工程によって露出した前記半導体層の表面を酸素プラズマで処理することで窒素原子を除去する第３の工程と、
前記第３の工程によって表面の窒素原子が除去された前記半導体層上に、前記半導体層とショットキー接合を形成する電極を形成する第４の工程と、
を備えたことを特徴とするショットキーバリアダイオードの製造方法。 - 前記第１の工程において、ドライ酸化で酸化膜を形成後に、Ｎ原子およびＯ原子を含むガス雰囲気でアニールすることによって、炭化珪素、酸素、および窒素を含む酸化膜を形成する、
ことを特徴とする請求項１に記載のショットキーバリアダイオードの製造方法。 - 前記第１の工程において、ドライ酸化で酸化膜を形成後に、Ｎ原子およびＯ原子を含むガス雰囲気で再酸化アニールすることによって、炭化珪素、酸素、および窒素を含む酸化膜を形成する、
ことを特徴とする請求項１に記載のショットキーバリアダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008266536A JP5435922B2 (ja) | 2008-08-12 | 2008-10-15 | ショットキーバリアダイオードの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008207795 | 2008-08-12 | ||
| JP2008207795 | 2008-08-12 | ||
| JP2008266536A JP5435922B2 (ja) | 2008-08-12 | 2008-10-15 | ショットキーバリアダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010067937A JP2010067937A (ja) | 2010-03-25 |
| JP5435922B2 true JP5435922B2 (ja) | 2014-03-05 |
Family
ID=42193231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008266536A Active JP5435922B2 (ja) | 2008-08-12 | 2008-10-15 | ショットキーバリアダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5435922B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5306392B2 (ja) * | 2011-03-03 | 2013-10-02 | 株式会社東芝 | 半導体整流装置 |
| JP2013120822A (ja) | 2011-12-07 | 2013-06-17 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US9496366B2 (en) * | 2013-10-08 | 2016-11-15 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing silicon carbide (SiC) semiconductor device by introducing nitrogen concentration of 5X1019 cm-3 or more at a boundary surface between thermal oxide film and the SiC substrate and then removing the thermal oxide film |
| KR101598512B1 (ko) * | 2014-08-27 | 2016-03-02 | 메이플세미컨덕터(주) | 에피 재성장 패턴을 포함한 접합장벽 쇼트키 다이오드 및 그 제조방법 |
| KR101615304B1 (ko) * | 2014-09-12 | 2016-04-27 | 한국전기연구원 | 쇼트키 배리어 다이오드의 제조 방법 |
| JP2016178336A (ja) * | 2016-06-10 | 2016-10-06 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| CN109326659B (zh) * | 2018-09-26 | 2021-04-23 | 南京大学 | 一种高响应度低暗电流PIN结构的4H-SiC紫外探测器及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929523A (en) * | 1996-03-07 | 1999-07-27 | 3C Semiconductor Corporation | Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC |
| JP4026312B2 (ja) * | 2000-10-20 | 2007-12-26 | 富士電機ホールディングス株式会社 | 炭化珪素半導体ショットキーダイオードおよびその製造方法 |
| JP4042336B2 (ja) * | 2001-03-21 | 2008-02-06 | 富士電機ホールディングス株式会社 | 炭化珪素半導体素子 |
| JP2003115472A (ja) * | 2001-10-03 | 2003-04-18 | Denso Corp | 半導体装置の製造方法 |
| JP5352954B2 (ja) * | 2006-11-22 | 2013-11-27 | 日産自動車株式会社 | 電極膜／炭化珪素構造体 |
-
2008
- 2008-10-15 JP JP2008266536A patent/JP5435922B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010067937A (ja) | 2010-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5435922B2 (ja) | ショットキーバリアダイオードの製造方法 | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| JP4140648B2 (ja) | ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 | |
| JP5408897B2 (ja) | ゲルマニウム・ナノロッドを具備した電界効果トランジスタ及びその製造方法 | |
| CN105940498B (zh) | 碳化硅半导体装置的制造方法及碳化硅半导体装置 | |
| JP5584823B2 (ja) | 炭化珪素半導体装置 | |
| WO2013146326A1 (ja) | 炭化珪素半導体デバイス | |
| WO2013084620A1 (ja) | 半導体装置の製造方法 | |
| US9768260B2 (en) | Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby | |
| WO2013145022A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| TW201133573A (en) | Method for manufacturing semiconductor device | |
| JP2014170891A (ja) | 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法 | |
| JP4480775B2 (ja) | 半導体装置の製造方法 | |
| JP2009088440A (ja) | 半導体装置及びその製造方法 | |
| JPWO2008018342A1 (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
| JP6060476B2 (ja) | 電極形成方法 | |
| JP4379305B2 (ja) | 半導体装置 | |
| JP2016178336A (ja) | 半導体装置の製造方法 | |
| JP4091931B2 (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP2015508569A (ja) | ダイヤモンドの基板にｍｏｓ積層体を製造する方法 | |
| JP4800239B2 (ja) | 半導体装置の製造方法 | |
| JP6648574B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5090968B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6582537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4415531B2 (ja) | 半導体素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5435922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |