JP2003115472A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003115472A JP2003115472A JP2001307353A JP2001307353A JP2003115472A JP 2003115472 A JP2003115472 A JP 2003115472A JP 2001307353 A JP2001307353 A JP 2001307353A JP 2001307353 A JP2001307353 A JP 2001307353A JP 2003115472 A JP2003115472 A JP 2003115472A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- electron beam
- substrate
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】新規な手法を用いて清浄表面を得ることができ
るプロセスを提供する。 【解決手段】デバイス形成のためのＳｉＣ基板に対し電
子ビームを清浄化ガス雰囲気中または真空中で照射して
清浄化する。この電子ビームの照射による清浄化を行う
際の雰囲気が、酸素またはオゾンまたは水素を１Ｐａ以
下の圧力とする、または、０．１Ｐａ以下の真空状態と
なっている。電子ビームのエネルギーは１ｋｅＶ以上、
単位面積あたりの電流値は１ｐＡ／ｃｍ2以上となって
いる。
るプロセスを提供する。 【解決手段】デバイス形成のためのＳｉＣ基板に対し電
子ビームを清浄化ガス雰囲気中または真空中で照射して
清浄化する。この電子ビームの照射による清浄化を行う
際の雰囲気が、酸素またはオゾンまたは水素を１Ｐａ以
下の圧力とする、または、０．１Ｐａ以下の真空状態と
なっている。電子ビームのエネルギーは１ｋｅＶ以上、
単位面積あたりの電流値は１ｐＡ／ｃｍ2以上となって
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】図１７に示すショットキーバリアダイオ
ード（ＳＢＤ）や図１８に示すショットキー障壁ゲート
ＦＥＴ（ＭＥＳＦＥＴ）の製造工程において、図１９に
示すようにショットキー電極形成の際に、直前の工程で
清浄な表面を形成するのにウェットエッチャーによる薬
液洗浄が行われている。この洗浄は、レジストからの有
機物を除去することが目的である。また、フッ酸溶液を
用いた場合は、犠牲酸化／エッチングによってＲＩＥ
（反応性イオンエッチング）のダメージ層を除去するこ
とを目的としている。また、図１９に示すように、薬液
処理後は一旦大気中を搬送して電極形成装置に移す必要
があり、その際、大気中に浮遊する有機物の蒸気等が表
面に吸着する危険性が高い（汚染の危険性が高い）。
ード（ＳＢＤ）や図１８に示すショットキー障壁ゲート
ＦＥＴ（ＭＥＳＦＥＴ）の製造工程において、図１９に
示すようにショットキー電極形成の際に、直前の工程で
清浄な表面を形成するのにウェットエッチャーによる薬
液洗浄が行われている。この洗浄は、レジストからの有
機物を除去することが目的である。また、フッ酸溶液を
用いた場合は、犠牲酸化／エッチングによってＲＩＥ
（反応性イオンエッチング）のダメージ層を除去するこ
とを目的としている。また、図１９に示すように、薬液
処理後は一旦大気中を搬送して電極形成装置に移す必要
があり、その際、大気中に浮遊する有機物の蒸気等が表
面に吸着する危険性が高い（汚染の危険性が高い）。
【０００３】
【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、新規な手法
を用いて清浄表面を得ることができるプロセスを提供す
ることにある。
景の下になされたものであり、その目的は、新規な手法
を用いて清浄表面を得ることができるプロセスを提供す
ることにある。
【０００４】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法によれば、デバイス形成のための半導体
材料に対し電子ビームまたはレーザビームを、清浄化ガ
ス雰囲気中または真空中で照射して清浄化することによ
り、清浄表面を得ることができる。
装置の製造方法によれば、デバイス形成のための半導体
材料に対し電子ビームまたはレーザビームを、清浄化ガ
ス雰囲気中または真空中で照射して清浄化することによ
り、清浄表面を得ることができる。
【０００５】請求項６に記載の半導体装置の製造方法に
よれば、基板上に清浄化領域を自由な幾何学形状に形成
したり、また配線状に清浄領域を形成することができ
る。請求項７に記載の半導体装置の製造方法によれば、
基板全面に均一な清浄表面を形成することができる。
よれば、基板上に清浄化領域を自由な幾何学形状に形成
したり、また配線状に清浄領域を形成することができ
る。請求項７に記載の半導体装置の製造方法によれば、
基板全面に均一な清浄表面を形成することができる。
【０００６】請求項８に記載の半導体装置の製造方法に
よれば、清浄表面を局所的に形成することができる。こ
の方法を用いれば、既に形成されているデバイス構造に
影響を与える危険が無い請求項９に記載の半導体装置の
製造方法によれば、左半分は低いエネルギー、右半分は
高いエネルギー、というように場所によってエネルギー
を変えることにより、例えばひとつの基板上に異なる周
期構造を持つ清浄表面を形成することができる。
よれば、清浄表面を局所的に形成することができる。こ
の方法を用いれば、既に形成されているデバイス構造に
影響を与える危険が無い請求項９に記載の半導体装置の
製造方法によれば、左半分は低いエネルギー、右半分は
高いエネルギー、というように場所によってエネルギー
を変えることにより、例えばひとつの基板上に異なる周
期構造を持つ清浄表面を形成することができる。
【０００７】請求項１０に記載の半導体装置の製造方法
によれば、基板全面に均一な清浄表面を形成することが
できる。請求項１１に記載の半導体装置の製造方法によ
れば、局所的に清浄表面を形成することができる請求項
２８に記載の発明によれば、ＳｉＣ基板の表面にシリコ
ン層を成膜し、減圧下においてＳｉＣ基板の通電による
基板の加熱またはＳｉＣ基板への光照射による基板の加
熱またはＳｉＣ基板への熱伝導による基板の加熱を行い
つつ酸素ガスを供給することにより、ＳｉＣ基板から前
記シリコン層を除去して清浄化面とする。これにより、
清浄表面を得ることができる。
によれば、基板全面に均一な清浄表面を形成することが
できる。請求項１１に記載の半導体装置の製造方法によ
れば、局所的に清浄表面を形成することができる請求項
２８に記載の発明によれば、ＳｉＣ基板の表面にシリコ
ン層を成膜し、減圧下においてＳｉＣ基板の通電による
基板の加熱またはＳｉＣ基板への光照射による基板の加
熱またはＳｉＣ基板への熱伝導による基板の加熱を行い
つつ酸素ガスを供給することにより、ＳｉＣ基板から前
記シリコン層を除去して清浄化面とする。これにより、
清浄表面を得ることができる。
【０００８】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。図１，２には、本実施
形態における半導体装置の製造工程を示す。図２（ｃ）
に示すように、本例では半導体基板にショットキーバリ
アダイオードを作り込んでいる。
の形態を図面に従って説明する。図１，２には、本実施
形態における半導体装置の製造工程を示す。図２（ｃ）
に示すように、本例では半導体基板にショットキーバリ
アダイオードを作り込んでいる。
【０００９】まず、図１（ａ）に示すように、ｎ+型Ｓ
ｉＣ基板１を用意し、その上にｎ型エピタキシャル層２
を成長する。そして、図１（ｂ）に示すように、基板１
の裏面に電極３を全面に形成する。
ｉＣ基板１を用意し、その上にｎ型エピタキシャル層２
を成長する。そして、図１（ｂ）に示すように、基板１
の裏面に電極３を全面に形成する。
【００１０】さらに、図１（ｃ）に示すように、ｎ型エ
ピタキシャル層２の上に層間絶縁膜４を堆積し、その上
に所望の開口部を有するマスク５を配置する。さらに
は、このマスク５を用いて図２（ａ）に示すように層間
絶縁膜４の所定領域４ａをエッチングにて除去する。エ
ッチング液としてはフッ酸を用いる。その後、マスク５
を除去する。
ピタキシャル層２の上に層間絶縁膜４を堆積し、その上
に所望の開口部を有するマスク５を配置する。さらに
は、このマスク５を用いて図２（ａ）に示すように層間
絶縁膜４の所定領域４ａをエッチングにて除去する。エ
ッチング液としてはフッ酸を用いる。その後、マスク５
を除去する。
【００１１】引き続き、図２（ｂ）に示すように、露出
したＳｉＣ（２）に対し電子ビームを照射して清浄化す
る。つまり、デバイスの電極形成のための半導体材料
（ＳｉＣ）に、電子ビームを清浄化ガス雰囲気中または
真空中で照射して清浄化する（ＳｉＣ清浄面とする）。
このように本例では清浄化を、ショットキー特性をもつ
電極を有した半導体素子の製造に用いるようにし、特
に、清浄化を、ショットキー特性をもつ電極を半導体表
面に形成する工程の、前工程として用いている。その
後、図２（ｃ）に示すように、ニッケル薄膜よりなるシ
ョットキー電極６を形成する。このようにして、半導体
基板にショットキーバリアダイオードが作り込まれ、シ
ョットキー特性を再現性よく得ることができる。
したＳｉＣ（２）に対し電子ビームを照射して清浄化す
る。つまり、デバイスの電極形成のための半導体材料
（ＳｉＣ）に、電子ビームを清浄化ガス雰囲気中または
真空中で照射して清浄化する（ＳｉＣ清浄面とする）。
このように本例では清浄化を、ショットキー特性をもつ
電極を有した半導体素子の製造に用いるようにし、特
に、清浄化を、ショットキー特性をもつ電極を半導体表
面に形成する工程の、前工程として用いている。その
後、図２（ｃ）に示すように、ニッケル薄膜よりなるシ
ョットキー電極６を形成する。このようにして、半導体
基板にショットキーバリアダイオードが作り込まれ、シ
ョットキー特性を再現性よく得ることができる。
【００１２】図１，２に代わる半導体装置の製造工程
を、図３，４に示す。図４（ｃ）に示すように、本例で
は半導体基板にＭＥＳＦＥＴ（ショットキー障壁ゲート
ＦＥＴ）を作り込んでいる。
を、図３，４に示す。図４（ｃ）に示すように、本例で
は半導体基板にＭＥＳＦＥＴ（ショットキー障壁ゲート
ＦＥＴ）を作り込んでいる。
【００１３】まず、図３（ａ）に示すように、ｐ型バッ
ファ層となるＳｉＣ基板１０を用意し、その上に連続エ
ピタキシャル成長によりｎ-型チャネル層１１とｎ+型キ
ャップ層１２を順に形成する。さらに、ｎ+型キャップ
層１２の上に開口部１３ａを有するマスク１３を形成す
る。一方、エピタキシャル成長にてＳｉＣ基板１０の裏
側の面にｉ層１４を形成する。次に、ｎ+型キャップ層
１２に対しマスク１３の開口部１３ａから反応性イオン
エッチングを行い、図３（ｂ）に示すように、ｎ+型キ
ャップ層１２の所定領域を除去する。その後、マスク１
３を除去する。
ファ層となるＳｉＣ基板１０を用意し、その上に連続エ
ピタキシャル成長によりｎ-型チャネル層１１とｎ+型キ
ャップ層１２を順に形成する。さらに、ｎ+型キャップ
層１２の上に開口部１３ａを有するマスク１３を形成す
る。一方、エピタキシャル成長にてＳｉＣ基板１０の裏
側の面にｉ層１４を形成する。次に、ｎ+型キャップ層
１２に対しマスク１３の開口部１３ａから反応性イオン
エッチングを行い、図３（ｂ）に示すように、ｎ+型キ
ャップ層１２の所定領域を除去する。その後、マスク１
３を除去する。
【００１４】さらに、図３（ｃ）に示すように、電極形
成用マスク１５を配置し、犠牲酸化およびその酸化膜の
除去を行った後、図４（ａ）に示すように、ソース・ド
レイン電極１６を形成する。その後、マスク１５を除去
する。
成用マスク１５を配置し、犠牲酸化およびその酸化膜の
除去を行った後、図４（ａ）に示すように、ソース・ド
レイン電極１６を形成する。その後、マスク１５を除去
する。
【００１５】そして、図４（ｂ）に示すように、ショッ
トキー電極形成用のマスク１７を配置する。この状態
で、電子ビームを照射してＳｉＣ表面を浄化する。つま
り、マスク１７から露出する面をＳｉＣ浄化面とする。
この状態で、図４（ｃ）に示すように、ショットキー電
極１８を形成する。その後、マスク１７を除去する。こ
のようにして、半導体基板にＭＥＳＦＥＴが作り込まれ
る。
トキー電極形成用のマスク１７を配置する。この状態
で、電子ビームを照射してＳｉＣ表面を浄化する。つま
り、マスク１７から露出する面をＳｉＣ浄化面とする。
この状態で、図４（ｃ）に示すように、ショットキー電
極１８を形成する。その後、マスク１７を除去する。こ
のようにして、半導体基板にＭＥＳＦＥＴが作り込まれ
る。
【００１６】次に、図２（ｂ）や図４（ｂ）における電
極形成面の清浄化処理、および、図２（ｃ）や図４
（ｃ）における電極形成面への電極成膜処理について詳
しく説明する。
極形成面の清浄化処理、および、図２（ｃ）や図４
（ｃ）における電極形成面への電極成膜処理について詳
しく説明する。
【００１７】清浄化・成膜装置を図５に示す。清浄化装
置２０はチャンバー２１を、また、成膜装置３０はチャ
ンバー３１を備えている。さらに、チャンバー２１とチ
ャンバー３１は連通路４０にて連通しており、この連通
路４０の途中には常閉型シャッター４１が設置されてい
る。清浄化装置２０のチャンバー２１には雰囲気ガス導
入口２１ａと排気口２１ｂが設けられ、チャンバー２１
内を所望のガス雰囲気下や真空雰囲気下にできるととも
に所望のガス供給を行うことができるようになってい
る。詳しくは、電子ビームの照射による清浄化を行う際
の雰囲気として、酸素またはオゾンまたは水素を１Ｐａ
以下の圧力とする、または、０．１Ｐａ以下の真空状態
とすることができるようになっている。また、チャンバ
ー２１の上面には電子銃２２が設置され、電子銃２２か
ら電子ビームがチャンバー２１内に設置した基板（ウエ
ハ）５０に向けて発射される。このとき、電子ビームの
エネルギーを１ｋｅＶ以上、単位面積あたりの電流値を
１ｐＡ／ｃｍ2以上としている。さらに、清浄化装置２
０には電子ビーム走査装置２３が設けられ、電子銃２２
から発した電子ビームを基板（ウエハ）５０の任意の箇
所に照射するようになっている。一方、成膜装置３０の
チャンバー３１には排気口３１ａが設けられ、チャンバ
ー３１内を減圧することができるようになっている。ま
た、チャンバー３１内には蒸着源３２が配置されてい
る。
置２０はチャンバー２１を、また、成膜装置３０はチャ
ンバー３１を備えている。さらに、チャンバー２１とチ
ャンバー３１は連通路４０にて連通しており、この連通
路４０の途中には常閉型シャッター４１が設置されてい
る。清浄化装置２０のチャンバー２１には雰囲気ガス導
入口２１ａと排気口２１ｂが設けられ、チャンバー２１
内を所望のガス雰囲気下や真空雰囲気下にできるととも
に所望のガス供給を行うことができるようになってい
る。詳しくは、電子ビームの照射による清浄化を行う際
の雰囲気として、酸素またはオゾンまたは水素を１Ｐａ
以下の圧力とする、または、０．１Ｐａ以下の真空状態
とすることができるようになっている。また、チャンバ
ー２１の上面には電子銃２２が設置され、電子銃２２か
ら電子ビームがチャンバー２１内に設置した基板（ウエ
ハ）５０に向けて発射される。このとき、電子ビームの
エネルギーを１ｋｅＶ以上、単位面積あたりの電流値を
１ｐＡ／ｃｍ2以上としている。さらに、清浄化装置２
０には電子ビーム走査装置２３が設けられ、電子銃２２
から発した電子ビームを基板（ウエハ）５０の任意の箇
所に照射するようになっている。一方、成膜装置３０の
チャンバー３１には排気口３１ａが設けられ、チャンバ
ー３１内を減圧することができるようになっている。ま
た、チャンバー３１内には蒸着源３２が配置されてい
る。
【００１８】そして、清浄化装置２０のチャンバー２１
内に基板（ウエハ）５０をセットした後、電子銃２２か
ら電子ビームが基板（ウエハ）５０に向けて発せられ、
この電子ビームは電子ビーム走査装置２３により基板
（ウエハ）５０での所望の領域に走査される。このよう
に、電子ビームの照射の際に、電子ビームを絞って走査
することにより、基板の所定領域に清浄表面を形成する
ことができる。
内に基板（ウエハ）５０をセットした後、電子銃２２か
ら電子ビームが基板（ウエハ）５０に向けて発せられ、
この電子ビームは電子ビーム走査装置２３により基板
（ウエハ）５０での所望の領域に走査される。このよう
に、電子ビームの照射の際に、電子ビームを絞って走査
することにより、基板の所定領域に清浄表面を形成する
ことができる。
【００１９】このようにして電子ビームの走査に伴ない
基板（ウエハ）５０での電極形成面（ＳｉＣ面）が清浄
化されると、次に、シャッター４１を開ける。そして、
トランスファロッド（図示略）により基板５０をチャン
バー２１から連通路４０を通して成膜装置３０のチャン
バー３１に移送する。つまり、大気に触れることなく基
板（ウエハ）５０をチャンバー３１内に搬送する。そし
て、成膜装置３０のチャンバー３１内において蒸着源３
２からの金属原料にて基板５０での電極形成面（ＳｉＣ
面）に電極膜を成膜する。
基板（ウエハ）５０での電極形成面（ＳｉＣ面）が清浄
化されると、次に、シャッター４１を開ける。そして、
トランスファロッド（図示略）により基板５０をチャン
バー２１から連通路４０を通して成膜装置３０のチャン
バー３１に移送する。つまり、大気に触れることなく基
板（ウエハ）５０をチャンバー３１内に搬送する。そし
て、成膜装置３０のチャンバー３１内において蒸着源３
２からの金属原料にて基板５０での電極形成面（ＳｉＣ
面）に電極膜を成膜する。
【００２０】このように、清浄化用の真空容器（チャン
バー）２１と蒸着用のチャンバー３１を連通させ、この
連通路４０にシャッター４１を設け、異なる容器２１，
３１での連続プロセスにて連続して清浄化と蒸着を行
う。つまり、真空中または清浄化ガス雰囲気中で清浄化
処理した後、大気開放せずに別の真空容器３１に搬送し
て電極を形成するようにしている（真空一貫プロセスで
行っている）。
バー）２１と蒸着用のチャンバー３１を連通させ、この
連通路４０にシャッター４１を設け、異なる容器２１，
３１での連続プロセスにて連続して清浄化と蒸着を行
う。つまり、真空中または清浄化ガス雰囲気中で清浄化
処理した後、大気開放せずに別の真空容器３１に搬送し
て電極を形成するようにしている（真空一貫プロセスで
行っている）。
【００２１】以下に、応用例を説明する。図５において
は、２つのチャンバー２１，３１を連通路４０にて連通
したが、図６に示すように、１つのチャンバー２１を用
い、その上面に電子ビーム照射手段（電子銃２２、電子
ビーム走査装置２３）を配置するとともにその内部に蒸
着源３２を配置して、チャンバー２１内において基板
（ウエハ）５０に対し電子ビームを照射するとともに電
極用金属膜を成膜するようにしてもよい。つまり、単一
の真空容器（チャンバー）２１において連続して清浄化
と蒸着を行うようにしてもよい。このように、真空中ま
たは清浄化ガス雰囲気中で清浄化処理した後、同一真空
容器２１に備え付けた電極膜堆積装備（スパッタリング
装置や蒸着装置）により電極を形成するようにしてもよ
い。
は、２つのチャンバー２１，３１を連通路４０にて連通
したが、図６に示すように、１つのチャンバー２１を用
い、その上面に電子ビーム照射手段（電子銃２２、電子
ビーム走査装置２３）を配置するとともにその内部に蒸
着源３２を配置して、チャンバー２１内において基板
（ウエハ）５０に対し電子ビームを照射するとともに電
極用金属膜を成膜するようにしてもよい。つまり、単一
の真空容器（チャンバー）２１において連続して清浄化
と蒸着を行うようにしてもよい。このように、真空中ま
たは清浄化ガス雰囲気中で清浄化処理した後、同一真空
容器２１に備え付けた電極膜堆積装備（スパッタリング
装置や蒸着装置）により電極を形成するようにしてもよ
い。
【００２２】また、図５において電子銃２２からの電子
ビームを電子ビーム走査装置２３にて基板（ウエハ）５
０での特定の領域のみに選択的に照射（電子ビーム走査
装置２３を使用して局所的に清浄面を形成）するように
したが、この方式に代わる手法として、図７に示すよう
に電子ビームを絞って基板全体に走査（照射）して基板
全面に均一な清浄表面を形成してもよい。
ビームを電子ビーム走査装置２３にて基板（ウエハ）５
０での特定の領域のみに選択的に照射（電子ビーム走査
装置２３を使用して局所的に清浄面を形成）するように
したが、この方式に代わる手法として、図７に示すよう
に電子ビームを絞って基板全体に走査（照射）して基板
全面に均一な清浄表面を形成してもよい。
【００２３】また、基板（ウエハ）５０における電子ビ
ームを照射する領域は、図８に示すように角形の領域
（パターン）であっても、図９に示すように帯状に長い
領域（パターン）であってもよい。要は、電子ビームの
照射の際に、電子ビームを絞って、基板上の必要な部分
のみに照射するようにすることにより、清浄表面を局所
的に形成することができる。この方法（特定領域のスキ
ャニング）を用いれば、既に形成されているデバイス構
造に影響を与える危険が無い。即ち、電子ビームの照射
の際に、電子ビームを走査することにより、基板上に清
浄化領域を自由な幾何学形状に形成したり、また配線状
に清浄領域を形成することができる。
ームを照射する領域は、図８に示すように角形の領域
（パターン）であっても、図９に示すように帯状に長い
領域（パターン）であってもよい。要は、電子ビームの
照射の際に、電子ビームを絞って、基板上の必要な部分
のみに照射するようにすることにより、清浄表面を局所
的に形成することができる。この方法（特定領域のスキ
ャニング）を用いれば、既に形成されているデバイス構
造に影響を与える危険が無い。即ち、電子ビームの照射
の際に、電子ビームを走査することにより、基板上に清
浄化領域を自由な幾何学形状に形成したり、また配線状
に清浄領域を形成することができる。
【００２４】また、電子ビームのエネルギーまたは単位
面積あたりの電流値を、形成したい清浄表面の種類によ
って異ならせるようにしてもよい。具体的には、使用す
るウエハ（ＳｉＣ基板）に、図１０に示すように、同一
基板５１において異なる周期構造の面５１ａ，５１ｂを
形成したい場合に、電子ビーム走査装置２３により各面
５１ａ，５１ｂに対しそれぞれ異なるエネルギーレベル
の電子ビームを照射（走査）して清浄面とするようにし
てもよい。つまり、電子ビームの照射のために電子ビー
ムを走査する際に、場所によってエネルギーを変える手
法を採用して、左半分は低いエネルギー、右半分は高い
エネルギー、というように場所によってエネルギーを変
えることにより、ひとつの基板上に異なる周期構造を持
つ清浄表面を形成することができる。
面積あたりの電流値を、形成したい清浄表面の種類によ
って異ならせるようにしてもよい。具体的には、使用す
るウエハ（ＳｉＣ基板）に、図１０に示すように、同一
基板５１において異なる周期構造の面５１ａ，５１ｂを
形成したい場合に、電子ビーム走査装置２３により各面
５１ａ，５１ｂに対しそれぞれ異なるエネルギーレベル
の電子ビームを照射（走査）して清浄面とするようにし
てもよい。つまり、電子ビームの照射のために電子ビー
ムを走査する際に、場所によってエネルギーを変える手
法を採用して、左半分は低いエネルギー、右半分は高い
エネルギー、というように場所によってエネルギーを変
えることにより、ひとつの基板上に異なる周期構造を持
つ清浄表面を形成することができる。
【００２５】また、図１１に示すように、電子銃２２か
らの電子ビームを広げたまま基板（ウエハ）５０に照射
して均一な清浄面を形成してもよい。つまり、広がった
電子ビームを基板全面に照射するようにし、これによ
り、基板全面に均一な清浄表面を形成することができ
る。
らの電子ビームを広げたまま基板（ウエハ）５０に照射
して均一な清浄面を形成してもよい。つまり、広がった
電子ビームを基板全面に照射するようにし、これによ
り、基板全面に均一な清浄表面を形成することができ
る。
【００２６】また、図１１に示した方式の変形例とし
て、図１２に示すように、電子銃２２から電子ビームを
広げたまま基板（ウエハ）５０に照射する際に、基板
（ウエハ）５０側においてマスク材６１を配置し、マス
ク材６１の開口部から基板（ウエハ）５０に照射して局
所的な清浄面を形成してもよい。つまり、清浄表面を形
成する必要が無い領域にマスク材６１を形成しておき、
その上から広がった電子ビームを基板全面に照射する、
あるいは、絞った電子ビームを基板全面に走査すること
により、局所的に清浄表面を形成することができる。こ
のとき、マスク材６１として、シリコン酸化膜やシリコ
ン窒化膜等の絶縁膜を用いたり、あるいはレジストマス
クを用いる。
て、図１２に示すように、電子銃２２から電子ビームを
広げたまま基板（ウエハ）５０に照射する際に、基板
（ウエハ）５０側においてマスク材６１を配置し、マス
ク材６１の開口部から基板（ウエハ）５０に照射して局
所的な清浄面を形成してもよい。つまり、清浄表面を形
成する必要が無い領域にマスク材６１を形成しておき、
その上から広がった電子ビームを基板全面に照射する、
あるいは、絞った電子ビームを基板全面に走査すること
により、局所的に清浄表面を形成することができる。こ
のとき、マスク材６１として、シリコン酸化膜やシリコ
ン窒化膜等の絶縁膜を用いたり、あるいはレジストマス
クを用いる。
【００２７】また、電子ビームのエネルギーまたは単位
面積あたりの電流値を時間とともに変化させてもよい。
例えばエネルギーを２０ｋｅＶとしておいて、単位面積
あたりの電流値をはじめの０．１秒は１μＡ／ｃｍ2、
次の０．９秒は０Ａ／ｃｍ2とし、これを１サイクルと
して繰り返すことで、最表面のみ清浄化反応を起こし、
下の数原子層にはその効果が及ばないように制御するこ
とができる。
面積あたりの電流値を時間とともに変化させてもよい。
例えばエネルギーを２０ｋｅＶとしておいて、単位面積
あたりの電流値をはじめの０．１秒は１μＡ／ｃｍ2、
次の０．９秒は０Ａ／ｃｍ2とし、これを１サイクルと
して繰り返すことで、最表面のみ清浄化反応を起こし、
下の数原子層にはその効果が及ばないように制御するこ
とができる。
【００２８】これまでの説明においては電子ビームを照
射したが、電子ビームの代わりに図１３に示すようにレ
ーザ光を照射してもよい。詳しくは、清浄化装置７０に
はチャンバー７１が備えられ、チャンバー７１には雰囲
気ガス導入口７１ａと排気口７１ｂが設けられ、チャン
バー７１内を所望のガス雰囲気下や真空雰囲気下にでき
るとともに所望のガス供給を行うことができるようにな
っている。また、チャンバー７１の上方にはミラー７３
およびミラー駆動装置７４が設置され、レーザ発振器７
２からのレーザ光をミラー７３を介してチャンバー７１
内に設置した基板（ウエハ）５０に照射する際にミラー
駆動装置７４にて走査して任意の箇所に照射することが
できるようになっている。
射したが、電子ビームの代わりに図１３に示すようにレ
ーザ光を照射してもよい。詳しくは、清浄化装置７０に
はチャンバー７１が備えられ、チャンバー７１には雰囲
気ガス導入口７１ａと排気口７１ｂが設けられ、チャン
バー７１内を所望のガス雰囲気下や真空雰囲気下にでき
るとともに所望のガス供給を行うことができるようにな
っている。また、チャンバー７１の上方にはミラー７３
およびミラー駆動装置７４が設置され、レーザ発振器７
２からのレーザ光をミラー７３を介してチャンバー７１
内に設置した基板（ウエハ）５０に照射する際にミラー
駆動装置７４にて走査して任意の箇所に照射することが
できるようになっている。
【００２９】このように電子ビームの代わりにレーザ光
を照射することにより、電子ビームを電極形成面（Ｓｉ
Ｃ面）に照射して清浄化するのと同様の効果が期待でき
る。レーザの種類として、ＡｒレーザまたはＨｅ−Ｃｄ
レーザまたはＣＯ2レーザまたはＹＡＧレーザまたはエ
キシマレーザを用いることができる。特に、レーザ光を
局所的に走査することにより必要な領域のみにレーザ光
を照射することができ、これにより清浄表面を得るよう
にしている。また、基板表面にレーザ光を反射する金属
膜（あるいは絶縁体の多層膜）をマスクとして形成し、
清浄表面を形成したい領域のみを開口させ、この開口部
からレーザ光を照射する、即ち、基板表面にマスク材を
形成しておき、レーザ光を基板全面に照射（基板全面に
走査）してマスク材の開口部のみに（基板上の必要な領
域だけに）清浄表面を形成するようにしてもよい。
を照射することにより、電子ビームを電極形成面（Ｓｉ
Ｃ面）に照射して清浄化するのと同様の効果が期待でき
る。レーザの種類として、ＡｒレーザまたはＨｅ−Ｃｄ
レーザまたはＣＯ2レーザまたはＹＡＧレーザまたはエ
キシマレーザを用いることができる。特に、レーザ光を
局所的に走査することにより必要な領域のみにレーザ光
を照射することができ、これにより清浄表面を得るよう
にしている。また、基板表面にレーザ光を反射する金属
膜（あるいは絶縁体の多層膜）をマスクとして形成し、
清浄表面を形成したい領域のみを開口させ、この開口部
からレーザ光を照射する、即ち、基板表面にマスク材を
形成しておき、レーザ光を基板全面に照射（基板全面に
走査）してマスク材の開口部のみに（基板上の必要な領
域だけに）清浄表面を形成するようにしてもよい。
【００３０】また、電子ビームやレーザ光の照射の代わ
りに、図１４に示す装置を用いて基板１０１の表面を清
浄化してもよい。詳しくは、清浄化・成膜装置８０には
チャンバー８１が備えられ、チャンバー８１には清浄化
ガス／原料ガスの導入口８１ａと排気口８１ｂが設けら
れ、チャンバー８１内を所望のガス雰囲気下や真空雰囲
気下にできるとともに所望のガス供給を行うことができ
るようになっている。また、チャンバー８１内には対向
電極８２，８３が配置され、電極８２に基板（ウエハ）
１０１がセットされる。対向電極８２，８３間にはＣＶ
Ｄ用電源８４が接続されている。さらに、熱源としてラ
ンプ８４やヒータ８５が設置され、ランプ８４からの光
照射またはヒータ８５からの熱伝導によって基板（ウエ
ハ）１０１を５００〜１１００℃に加熱することができ
るようになっている。また、チャンバー８１内にはシリ
コン蒸着源（図示略）が配置されている。
りに、図１４に示す装置を用いて基板１０１の表面を清
浄化してもよい。詳しくは、清浄化・成膜装置８０には
チャンバー８１が備えられ、チャンバー８１には清浄化
ガス／原料ガスの導入口８１ａと排気口８１ｂが設けら
れ、チャンバー８１内を所望のガス雰囲気下や真空雰囲
気下にできるとともに所望のガス供給を行うことができ
るようになっている。また、チャンバー８１内には対向
電極８２，８３が配置され、電極８２に基板（ウエハ）
１０１がセットされる。対向電極８２，８３間にはＣＶ
Ｄ用電源８４が接続されている。さらに、熱源としてラ
ンプ８４やヒータ８５が設置され、ランプ８４からの光
照射またはヒータ８５からの熱伝導によって基板（ウエ
ハ）１０１を５００〜１１００℃に加熱することができ
るようになっている。また、チャンバー８１内にはシリ
コン蒸着源（図示略）が配置されている。
【００３１】手順としては、まず、図１５（ａ）に示す
ように、ＳｉＣよりなるウエハ（ＳｉＣ基板）１０１の
表面にシリコン層１０２を５ｎｍ程度成膜（蒸着）す
る。続いて、基板１０１を５００〜１１００℃に加熱す
る。これにより、シリコン層１０２のうちの大部分のシ
リコンが蒸発し、ＳｉＣ基板１０１上にはシリコンが２
〜３原子層残り、基板表面が３×３構造（３倍周期構
造）、つまり、図１６に示すように、周期的に並んだＳ
ｉ−Ｃ結合の３倍の周期でシリコンが結合した構造とな
る。
ように、ＳｉＣよりなるウエハ（ＳｉＣ基板）１０１の
表面にシリコン層１０２を５ｎｍ程度成膜（蒸着）す
る。続いて、基板１０１を５００〜１１００℃に加熱す
る。これにより、シリコン層１０２のうちの大部分のシ
リコンが蒸発し、ＳｉＣ基板１０１上にはシリコンが２
〜３原子層残り、基板表面が３×３構造（３倍周期構
造）、つまり、図１６に示すように、周期的に並んだＳ
ｉ−Ｃ結合の３倍の周期でシリコンが結合した構造とな
る。
【００３２】さらに、上記温度としたまま雰囲気圧力を
１×１０-2Ｐａ〜１×１０-6Ｐａとし、チャンバー８１
内に酸素を供給する。これにより、図１５（ｂ）に示す
ように、３×３構造のＳｉやＳｉＣ基板１０１中のＳｉ
およびＣが酸素ガス中の酸素と反応してＳｉＯ、ＣＯ、
ＣＯ2となって除去される。その結果、ＳｉおよびＣ原
子のみが周期的に並んだ１×１構造となる。このように
して、図１５（ｃ）に示すように大気中のＣ等で汚染さ
れていないＳｉＣ基板１の清浄表面を得ることができ
る。つまり、ＳｉＣ基板１０１の表面にシリコン層１０
２を成膜する工程と、減圧下においてＳｉＣ基板１０１
への光照射による基板の加熱またはＳｉＣ基板１０１へ
の熱伝導による基板の加熱を行いつつ酸素ガスを供給す
ることにより、ＳｉＣ基板１０１からシリコン層１０２
を除去して清浄化面とする工程とを有する。
１×１０-2Ｐａ〜１×１０-6Ｐａとし、チャンバー８１
内に酸素を供給する。これにより、図１５（ｂ）に示す
ように、３×３構造のＳｉやＳｉＣ基板１０１中のＳｉ
およびＣが酸素ガス中の酸素と反応してＳｉＯ、ＣＯ、
ＣＯ2となって除去される。その結果、ＳｉおよびＣ原
子のみが周期的に並んだ１×１構造となる。このように
して、図１５（ｃ）に示すように大気中のＣ等で汚染さ
れていないＳｉＣ基板１の清浄表面を得ることができ
る。つまり、ＳｉＣ基板１０１の表面にシリコン層１０
２を成膜する工程と、減圧下においてＳｉＣ基板１０１
への光照射による基板の加熱またはＳｉＣ基板１０１へ
の熱伝導による基板の加熱を行いつつ酸素ガスを供給す
ることにより、ＳｉＣ基板１０１からシリコン層１０２
を除去して清浄化面とする工程とを有する。
【００３３】なお、基板１０１の加熱は、ＳｉＣ基板１
０１の通電による基板の加熱であってもよく、要は、ラ
ンプ加熱、熱伝導加熱、直接通電加熱のいずれかを用い
ればよい。
０１の通電による基板の加熱であってもよく、要は、ラ
ンプ加熱、熱伝導加熱、直接通電加熱のいずれかを用い
ればよい。
【００３４】このような手法を用いることにより、汚染
の無い原子レベルで平坦な周期構造をもつ清浄表面上に
ショットキー電極を形成することができ、その結果、シ
ョットキーバリアダイオードにおいては特性にバラつき
の少ないショットキー接合を形成することができ、また
ＭＥＳＦＥＴにおいてはチャネル移動度の向上が期待さ
れる。
の無い原子レベルで平坦な周期構造をもつ清浄表面上に
ショットキー電極を形成することができ、その結果、シ
ョットキーバリアダイオードにおいては特性にバラつき
の少ないショットキー接合を形成することができ、また
ＭＥＳＦＥＴにおいてはチャネル移動度の向上が期待さ
れる。
【００３５】また換言すると、前述の電子ビームの照射
により清浄化面を得る方式においては、図１４，１５，
１６を用いて説明した基板温度の上昇を伴なう方式と同
等の効果が得られ、そのため、デバイス構造が既に形成
されている場合、これを加熱破壊すること無く清浄表面
を形成することができることとなる。
により清浄化面を得る方式においては、図１４，１５，
１６を用いて説明した基板温度の上昇を伴なう方式と同
等の効果が得られ、そのため、デバイス構造が既に形成
されている場合、これを加熱破壊すること無く清浄表面
を形成することができることとなる。
【００３６】このようにして表面清浄化を行った後、図
１４のチャンバー８１内においてＳｉＣ基板１０１の上
に電極用金属膜を成膜する。これまで説明してきた各手
法はショットキー電極形成に限らず、不純物濃度を高め
た半導体表面にオーミック電極を形成する上でも有効で
ある。つまり、清浄化を、高不純物濃度の半導体表面に
オーミック電極を形成する工程の、前工程として用いる
ものとし、対象となる素子の種類に関しては、ＭＯＳＦ
ＥＴまたは接合形ＦＥＴのオーミック電極形成前の表面
処理に用いることができる。
１４のチャンバー８１内においてＳｉＣ基板１０１の上
に電極用金属膜を成膜する。これまで説明してきた各手
法はショットキー電極形成に限らず、不純物濃度を高め
た半導体表面にオーミック電極を形成する上でも有効で
ある。つまり、清浄化を、高不純物濃度の半導体表面に
オーミック電極を形成する工程の、前工程として用いる
ものとし、対象となる素子の種類に関しては、ＭＯＳＦ
ＥＴまたは接合形ＦＥＴのオーミック電極形成前の表面
処理に用いることができる。
【００３７】また、この方法はＳｉＣを用いたデバイス
に限らず、ＳｉやＧａＡｓ系の化合物半導体に対しても
効果がある。つまり、清浄化を行う材料はＳｉＣの他に
もＳｉであってもよい。また、清浄化を行う材料はＡ
ｌ、Ａｓ、Ｇａ、Ｉｎ、Ｐ、Ｎのうち少なくとも２元素
からなる材料であり、例えば、ＧａＡｓまたはＩｎＧａ
ＡｓまたはＩｎＡｌＡｓまたはＩｎＧａＡｓＰまたはＧ
ａＰまたはＧａＮであってもよい。また、清浄表面に形
成する電極は、ＡｌまたはＮｉまたはＴｉまたはＷであ
ったり、ＩＴＯまたはＺｎＯよりなる透明電極であって
もよい。
に限らず、ＳｉやＧａＡｓ系の化合物半導体に対しても
効果がある。つまり、清浄化を行う材料はＳｉＣの他に
もＳｉであってもよい。また、清浄化を行う材料はＡ
ｌ、Ａｓ、Ｇａ、Ｉｎ、Ｐ、Ｎのうち少なくとも２元素
からなる材料であり、例えば、ＧａＡｓまたはＩｎＧａ
ＡｓまたはＩｎＡｌＡｓまたはＩｎＧａＡｓＰまたはＧ
ａＰまたはＧａＮであってもよい。また、清浄表面に形
成する電極は、ＡｌまたはＮｉまたはＴｉまたはＷであ
ったり、ＩＴＯまたはＺｎＯよりなる透明電極であって
もよい。
【００３８】さらに、清浄化を、マイクロセンサ（表面
マイクロマシニングによるＧセンサ等）の電極形成前の
表面処理に用いることもできる。
マイクロマシニングによるＧセンサ等）の電極形成前の
表面処理に用いることもできる。
【図１】実施の形態における半導体装置の製造工程を示
す断面図。
す断面図。
【図２】半導体装置の製造工程を示す断面図。
【図３】別の半導体装置の製造工程を示す断面図。
【図４】半導体装置の製造工程を示す断面図。
【図５】清浄化・成膜装置を示す図。
【図６】清浄化・成膜装置を示す図。
【図７】清浄化装置を示す図。
【図８】清浄化装置を示す図。
【図９】清浄化装置を示す図。
【図１０】清浄化装置を示す図。
【図１１】清浄化装置を示す図。
【図１２】清浄化装置を示す図。
【図１３】清浄化装置を示す図。
【図１４】清浄化・成膜装置を示す図。
【図１５】半導体装置の製造工程を示す断面図。
【図１６】半導体装置の製造工程を説明するための図。
【図１７】半導体装置を示す断面図。
【図１８】半導体装置を示す断面図。
【図１９】従来の清浄化工程と電極膜形成工程を説明す
るための図。
るための図。
１…ｎ+型ＳｉＣ基板、２…ｎ型エピタキシャル層、３
…電極、４…層間絶縁膜、５…マスク、６…ショットキ
ー電極、１０…ｐ型バッファ層となるＳｉＣ基板、１１
…ｎ-型チャネル層、１２…ｎ+型キャップ層、１３…マ
スク、１４…ｉ層、１５…電極形成用マスク、１６…ソ
ース・ドレイン電極、１７…ショットキー電極形成用マ
スク、１８…ショットキー電極、２０…清浄化装置、２
１…チャンバー、２２…電子銃、２３…電子ビーム走査
装置、３０…成膜装置、３１…チャンバー、３２…蒸着
源、４０…連通路、５０…基板、７０…清浄化装置、７
１…チャンバー、７２…レーザ発振器、７３…ミラー、
７４…ミラー駆動装置、８０…清浄化・成膜装置、８１
…チャンバー、８２，８３…対向電極、８４…ランプ、
８５…ヒータ、１０１…ＳｉＣ基板、１０２…シリコン
層。
…電極、４…層間絶縁膜、５…マスク、６…ショットキ
ー電極、１０…ｐ型バッファ層となるＳｉＣ基板、１１
…ｎ-型チャネル層、１２…ｎ+型キャップ層、１３…マ
スク、１４…ｉ層、１５…電極形成用マスク、１６…ソ
ース・ドレイン電極、１７…ショットキー電極形成用マ
スク、１８…ショットキー電極、２０…清浄化装置、２
１…チャンバー、２２…電子銃、２３…電子ビーム走査
装置、３０…成膜装置、３１…チャンバー、３２…蒸着
源、４０…連通路、５０…基板、７０…清浄化装置、７
１…チャンバー、７２…レーザ発振器、７３…ミラー、
７４…ミラー駆動装置、８０…清浄化・成膜装置、８１
…チャンバー、８２，８３…対向電極、８４…ランプ、
８５…ヒータ、１０１…ＳｉＣ基板、１０２…シリコン
層。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/812 Ｈ０１Ｌ 29/48 Ｍ
29/872 29/80 Ｂ
29/163
Ｆターム(参考） 4M104 AA01 AA03 AA05 BB02 BB05
BB14 BB18 BB36 CC01 CC03
DD09 DD22 DD26 DD34 DD35
GG03 GG09 GG10 GG11 GG12
GG14 HH15
5F102 FA00 GJ02 GJ03 GJ05 GK04
GL02 GN02 GR04 GT03 HC00
HC01 HC11 HC15 HC21
Claims (28)
- 【請求項１】 デバイス形成のための半導体材料に対し
電子ビームまたはレーザビームを、清浄化ガス雰囲気中
または真空中で照射して清浄化するようにしたことを特
徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 電子ビームの照射による清浄化を行う際の雰囲気とし
て、酸素またはオゾンまたは水素を１Ｐａ以下の圧力と
する、または、０．１Ｐａ以下の真空状態としたことを
特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
において、 電子ビームのエネルギーを１ｋｅＶ以上、単位面積あた
りの電流値を１ｐＡ／ｃｍ2以上としたことを特徴とす
る半導体装置の製造方法。 - 【請求項４】 請求項１に記載の半導体装置の製造方法
において、 電子ビームのエネルギーまたは単位面積あたりの電流値
を、形成したい清浄表面の種類によって異ならせたこと
を特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１に記載の半導体装置の製造方法
において、 電子ビームのエネルギーまたは単位面積あたりの電流値
を時間とともに変化させたことを特徴とする半導体装置
の製造方法。 - 【請求項６】 請求項１に記載の半導体装置の製造方法
において、 電子ビームの照射の際に、電子ビームを走査するように
したことを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項１に記載の半導体装置の製造方法
において、 電子ビームの照射の際に、電子ビームを絞って基板全面
に走査するようにしたことを特徴とする半導体装置の製
造方法。 - 【請求項８】 請求項１に記載の半導体装置の製造方法
において、 電子ビームの照射の際に、電子ビームを絞って、基板上
の必要な部分のみに照射するようにしたことを特徴とす
る半導体装置の製造方法。 - 【請求項９】 請求項１に記載の半導体装置の製造方法
において、 電子ビームの照射のために電子ビームを走査する際に、
場所によってエネルギーを変えるようにしたことを特徴
とする半導体装置の製造方法。 - 【請求項１０】 請求項１に記載の半導体装置の製造方
法において、 広がった電子ビームを基板全面に照射するようにしたこ
とを特徴とする半導体装置の製造方法。 - 【請求項１１】 請求項１に記載の半導体装置の製造方
法において、 清浄表面を形成する必要が無い領域にマスク材を形成し
ておき、その上から絞った電子ビームを全面に走査す
る、あるいは、広がった電子ビームを全面に照射するよ
うにしたことを特徴とする半導体装置の製造方法。 - 【請求項１２】 請求項１に記載の半導体装置の製造方
法において、 清浄化を、ショットキー特性をもつ電極を有した半導体
素子の製造に用いるようにしたことを特徴とする半導体
装置の製造方法。 - 【請求項１３】 請求項１に記載の半導体装置の製造方
法において、 清浄化を、ショットキー特性をもつ電極を半導体表面に
形成する工程の、前工程として用いるようにしたことを
特徴とする半導体装置の製造方法。 - 【請求項１４】 請求項１３に記載の半導体装置の製造
方法において、 ショットキー特性をもつ電極を有した半導体素子はショ
ットキーバリアダイオードまたはショットキー障壁ゲー
ト電界効果トランジスタであることを特徴とする半導体
装置の製造方法。 - 【請求項１５】 請求項１に記載の半導体装置の製造方
法において、 清浄化を、高不純物濃度の半導体表面にオーミック電極
を形成する工程の、前工程として用いるようにしたこと
を特徴とする半導体装置の製造方法。 - 【請求項１６】 請求項１に記載の半導体装置の製造方
法において、 清浄化を、ＭＯＳＦＥＴまたは接合形ＦＥＴのオーミッ
ク電極形成前の表面処理に用いるようにしたことを特徴
とする半導体装置の製造方法。 - 【請求項１７】 請求項１に記載の半導体装置の製造方
法において、 清浄化を、マイクロセンサの電極形成前の表面処理に用
いるようにしたことを特徴とする半導体装置の製造方
法。 - 【請求項１８】 請求項１に記載の半導体装置の製造方
法において、 清浄化を行う材料はＳｉＣまたはＳｉであることを特徴
とする半導体装置の製造方法。 - 【請求項１９】 請求項１に記載の半導体装置の製造方
法において、 清浄化を行う材料はＡｌ、Ａｓ、Ｇａ、Ｉｎ、Ｐ、Ｎの
うち少なくとも２元素からなる材料であることを特徴と
する半導体装置の製造方法。 - 【請求項２０】 請求項１９に記載の半導体装置の製造
方法において、 Ａｌ、Ａｓ、Ｇａ、Ｉｎ、Ｐ、Ｎのうち少なくとも２元
素からなる材料は、ＧａＡｓまたはＩｎＧａＡｓまたは
ＩｎＡｌＡｓまたはＩｎＧａＡｓＰまたはＧａＰまたは
ＧａＮであることを特徴とする半導体装置の製造方法。 - 【請求項２１】 請求項１に記載の半導体装置の製造方
法において、 清浄表面に形成する電極は、ＡｌまたはＮｉまたはＴｉ
またはＷであることを特徴とする半導体装置の製造方
法。 - 【請求項２２】 請求項１に記載の半導体装置の製造方
法において、 清浄表面に形成する電極は、ＩＴＯまたはＺｎＯよりな
る透明電極であることを特徴とする半導体装置の製造方
法。 - 【請求項２３】 請求項１に記載の半導体装置の製造方
法において、 真空中または清浄化ガス雰囲気中で清浄化処理した後、
同一真空容器に備え付けた電極膜堆積装備により電極を
形成するようにしたことを特徴とする半導体装置の製造
方法。 - 【請求項２４】 請求項１に記載の半導体装置の製造方
法において、 真空中または清浄化ガス雰囲気中で清浄化処理した後、
大気開放せずに別の真空容器に搬送し、電極を形成する
ようにしたことを特徴とする半導体装置の製造方法。 - 【請求項２５】 請求項１に記載の半導体装置の製造方
法において、 レーザとして、ＡｒレーザまたはＨｅ−Ｃｄレーザまた
はＣＯ2レーザまたはＹＡＧレーザまたはエキシマレー
ザを用いたことを特徴とする半導体装置の製造方法。 - 【請求項２６】 請求項１に記載の半導体装置の製造方
法において、 レーザ光を局所的に走査して必要な領域のみに照射した
ことを特徴とする半導体装置の製造方法。 - 【請求項２７】 請求項１に記載の半導体装置の製造方
法において、 基板表面にマスク材を形成しておき、レーザ光を基板全
面に照射してマスク材の開口部のみにレーザ光を照射し
たことを特徴とする半導体装置の製造方法。 - 【請求項２８】 ＳｉＣ基板の表面にシリコン層を成膜
する工程と、 減圧下においてＳｉＣ基板の通電による基板の加熱また
はＳｉＣ基板への光照射による基板の加熱またはＳｉＣ
基板への熱伝導による基板の加熱を行いつつ酸素ガスを
供給することにより、前記ＳｉＣ基板から前記シリコン
層を除去して清浄化面とする工程と、を有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307353A JP2003115472A (ja) | 2001-10-03 | 2001-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307353A JP2003115472A (ja) | 2001-10-03 | 2001-10-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003115472A true JP2003115472A (ja) | 2003-04-18 |
Family
ID=19126827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001307353A Pending JP2003115472A (ja) | 2001-10-03 | 2001-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003115472A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130874A (ja) * | 2006-11-22 | 2008-06-05 | Nissan Motor Co Ltd | 電極膜／炭化珪素構造体、炭化珪素ショットキバリアダイオード、金属−炭化珪素半導体構造電界効果トランジスタ、電極膜の成膜最適化方法および電極膜／炭化珪素構造体の製造方法 |
| JP2010067937A (ja) * | 2008-08-12 | 2010-03-25 | Shindengen Electric Mfg Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| CN101807527A (zh) * | 2010-03-23 | 2010-08-18 | 中国电子科技集团公司第十三研究所 | 一种SiC MESFET栅极制作方法 |
| WO2012157679A1 (ja) * | 2011-05-18 | 2012-11-22 | ローム株式会社 | 半導体装置およびその製造方法 |
| CN102931067A (zh) * | 2012-10-30 | 2013-02-13 | 中国电子科技集团公司第五十五研究所 | 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法 |
| WO2014199614A1 (ja) * | 2013-06-13 | 2014-12-18 | 学校法人関西学院 | ＳｉＣ半導体素子の製造方法 |
-
2001
- 2001-10-03 JP JP2001307353A patent/JP2003115472A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130874A (ja) * | 2006-11-22 | 2008-06-05 | Nissan Motor Co Ltd | 電極膜／炭化珪素構造体、炭化珪素ショットキバリアダイオード、金属−炭化珪素半導体構造電界効果トランジスタ、電極膜の成膜最適化方法および電極膜／炭化珪素構造体の製造方法 |
| JP2010067937A (ja) * | 2008-08-12 | 2010-03-25 | Shindengen Electric Mfg Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| CN101807527A (zh) * | 2010-03-23 | 2010-08-18 | 中国电子科技集团公司第十三研究所 | 一种SiC MESFET栅极制作方法 |
| WO2012157679A1 (ja) * | 2011-05-18 | 2012-11-22 | ローム株式会社 | 半導体装置およびその製造方法 |
| US9111769B2 (en) | 2011-05-18 | 2015-08-18 | Rohm Co., Ltd. | Semiconductor device and method for producing same |
| US9548353B2 (en) | 2011-05-18 | 2017-01-17 | Rohm Co., Ltd. | Wide band-gap semiconductor device including schotky electrode and method for producing same |
| CN102931067A (zh) * | 2012-10-30 | 2013-02-13 | 中国电子科技集团公司第五十五研究所 | 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法 |
| WO2014199614A1 (ja) * | 2013-06-13 | 2014-12-18 | 学校法人関西学院 | ＳｉＣ半導体素子の製造方法 |
| JP2015002217A (ja) * | 2013-06-13 | 2015-01-05 | 学校法人関西学院 | ＳｉＣ半導体素子の製造方法 |
| US9941116B2 (en) | 2013-06-13 | 2018-04-10 | Kwansei Gakuin Educational Foundation | Method for manufacturing silicon-carbide semiconductor element |
| US11081347B2 (en) | 2013-06-13 | 2021-08-03 | Kwansei Gakuin Educational Foundation | Method for manufacturing silicon-carbide semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648276A (en) | Method and apparatus for fabricating a thin film semiconductor device | |
| EP0456479B1 (en) | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process | |
| JP3609131B2 (ja) | イオンドーピング装置のクリーニング方法 | |
| JPH1050624A (ja) | 化学元素の受容材料中への導入方法 | |
| JP2003115472A (ja) | 半導体装置の製造方法 | |
| JPH0621099A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JP3844526B2 (ja) | 結晶性珪素膜作製方法 | |
| JP2771472B2 (ja) | 半導体装置の製造方法 | |
| JP2002223016A (ja) | 量子素子の製造方法 | |
| EP0783176B1 (en) | Improved masking methods during semiconductor device fabrication | |
| JP2694625B2 (ja) | 化合物半導体基体のエッチング方法および製造方法 | |
| JP2922149B2 (ja) | 微細加工方法 | |
| JPH0778759A (ja) | 半導体材料の製造方法および製造装置 | |
| JP2006114581A (ja) | 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ | |
| JP3541324B2 (ja) | 半導体装置の製造方法 | |
| JPH01171275A (ja) | 薄膜トランジスタの製造方法 | |
| JP3384700B2 (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法 | |
| JPS60241268A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05335337A (ja) | 薄膜トランジスタの製造方法 | |
| JP2717165B2 (ja) | 化合物半導体の構造形成方法 | |
| JPH0430429A (ja) | 表面処理方法 | |
| JPH06163486A (ja) | 炭化珪素のエッチング方法および装置 | |
| JPH04302148A (ja) | 半導体素子の製造方法 | |
| JP2000091331A (ja) | 絶縁膜の作製方法および半導体装置の製造方法 | |
| JPH03292743A (ja) | 電界効果トランジスタの製造方法 |