JP4415531B2 - 半導体素子とその製造方法 - Google Patents
半導体素子とその製造方法 Download PDFInfo
- Publication number
- JP4415531B2 JP4415531B2 JP2002262017A JP2002262017A JP4415531B2 JP 4415531 B2 JP4415531 B2 JP 4415531B2 JP 2002262017 A JP2002262017 A JP 2002262017A JP 2002262017 A JP2002262017 A JP 2002262017A JP 4415531 B2 JP4415531 B2 JP 4415531B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- semiconductor
- surface protective
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、GaN系化合物半導体を使用した半導体素子とその製造方法に関する。
【0002】
【従来の技術】
GaN(窒化ガリウム)系化合物半導体は、シリコン半導体に比べて、絶縁耐圧及び電子移動度が高い。このため、GaN系化合物半導体を用いれば、高速、低損失、高絶縁耐圧という特性を有する半導体素子が実現できると期待される。
このため、GaN系化合物半導体の電界効果トランジスタやショットキバリアダイオード等の半導体素子への適用が試みられている。
【0003】
GaN系化合物半導体を使用した電界効果トランジスタは、例えば、特許文献1に開示されている。
【0004】
【特許文献1】
特開2001−320054号公報(段落0006−0017、第1図)
【0005】
【発明が解決しようとする課題】
しかし、実際に、GaN系化合物半導体を電界効果トランジスタに適用すると、大きなリーク電流が発生する。また、ドレイン−ソース間のコンダクタンスがゲート信号の周波数によって変化する現象、いわゆる周波数分散も生じる。
【0006】
GaN系化合物半導体を使用した電界効果トランジスタでは半導体基板上に絶縁膜(パッシベーション膜)が形成される。この絶縁膜の形成によって生じる電子のトラップ(捕獲)効果や半導体基板へのダメージが、GaN系化合物半導体の表面準位を不安定にする。
【0007】
上記したリーク電流や周波数分散の発生は、この表面準位の不安定によって引き起こされると考えられる。
【0008】
以上のようなリーク電流や周波数分散が発生すると、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する電界効果トランジスタを実現することはできない。
【0009】
以上のような問題は、電界効果トランジスタだけでなく、GaN系化合物半導体を使用したショットキバリアダイオード等の他の半導体素子においても生じる。
【0010】
従って、本発明は、GaN系化合物半導体を用いて、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する半導体素子とその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の観点にかかる半導体素子は、窒化ガリウム(GaN)系化合物半導体から形成された半導体基板と、前記半導体基板上の所定領域に形成された複数の電極と、ニッケル酸化膜から形成され、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆することにより該半導体基板の表面準位を安定化させる表面保護膜と、から構成されることを特徴とする。
【0012】
この発明によれば、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する、GaN系化合物半導体を用いた半導体素子を提供することができる。
【0013】
前記表面保護膜は、0.5〜5.0nmの厚さを有してもよい。
【0014】
前記表面保護膜は、2つの電極の間にまたがって形成され、100MΩ/□〜5000MΩ/□のシート抵抗を有してもよい。
【0015】
前記表面保護膜は、2つの電極の間にまたがらないように形成され、10KΩ/□〜5000MΩ/□のシート抵抗を有してもよい。
【0016】
前記半導体基板、前記複数の電極、及び、前記表面保護膜の全体を覆い、活性化した水素を含む絶縁膜をさらに備えてもよい。
【0017】
本発明の第2の観点にかかる半導体素子の製造方法は、窒化ガリウム(GaN)系化合物半導体から形成された半導体基板を有する半導体素子の製造方法であって、前記半導体基板上の所定領域に複数の電極を形成する電極形成工程と、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆するニッケル膜を形成する膜形成工程と、前記ニッケル膜を酸化することにより、前記半導体基板の表面準位を安定化させる表面保護膜を形成する酸化工程と、を備えることを特徴とする。
【0018】
【発明の実施の形態】
次に、本発明の実施の形態にかかるGaN系化合物半導体を使用した半導体素子について図面を参照して説明する。
以下では、GaN系化合物半導体を使用した半導体素子として、電界効果トランジスタを例にとって説明する。
【0019】
上記電界効果トランジスタは、図1に示すように、半導体基板1と、ソース電極2と、ドレイン電極3と、ゲート電極4と、表面保護膜5と、絶縁膜6と、から構成される。
【0020】
半導体基板1は、図1に示すように、シリコン単結晶から形成されたサブストレート11と、サブストレート11上に順次積層されたGaNバッファ層12、アンドープGaN層13、及び、n形GaN層14と、から構成されたGaN系化合物半導体基板である。
【0021】
ソース電極2及びドレイン電極3は、半導体基板1(具体的にはn形GaN層14)上の所定領域にそれぞれ形成され、n形GaN層14に対してオーミック性接触(低抵抗性接触)している。ソース電極2及びドレイン電極3は、半導体基板1上に形成されたTi(チタン)膜と、Ti膜上に形成されたAl(アルミニウム)膜と、から構成され、約300nmの厚さを有する。
【0022】
ゲート電極4は、半導体基板1(具体的にはn形GaN層14)上の、ソース電極2とドレイン電極3との間の所定領域に形成されている。ゲート電極4は、半導体基板1上に形成されたNi(ニッケル)膜又はPt(プラチナ)膜と、Ni膜又はPt膜の上に形成されたAu(金)膜と、から構成され、約300nmの厚さを有する。また、ゲート電極4とn形GaN層14との接触面(界面)には、所定の高さ(バリアハイト)を有するショットキ障壁が生じている。
【0023】
表面保護膜5は、ソース電極2、ドレイン電極3、及び、ゲート電極4の表面上と、ソース電極2、ドレイン電極3、及び、ゲート電極4のそれぞれの間に露出したn形GaN層14の表面上、に形成されている。表面保護膜5は、ニッケル酸化膜であり、0.5〜5.0nmの厚さ、100MΩ/□〜5000MΩ/□のシート抵抗を有する。
【0024】
絶縁膜6は、シリコン酸化膜又はシリコン窒化膜であり、表面保護膜5上に形成されている。絶縁膜6は、電界効果トランジスタの機能を保護するパッシベーション膜であると共に、ソース電極2、ドレイン電極3、及び、ゲート電極4を互いに電気的に絶縁する。
【0025】
なお、図1中では省略されているが、ソース電極2、ドレイン電極3、及び、ゲート電極4が有する配線部分の一部は、その形成領域が互いに重なっている。しかし、これらの間は、絶縁膜6によって互いに電気的に絶縁されている。
【0026】
以上のように、半導体基板1(具体的にはn形GaN層14)の表面を表面保護膜5によって被覆することにより、半導体基板1(即ち、GaN系化合物半導体)の表面準位を安定させることができる。その結果、リーク電流が減少すると共に、ドレイン電極3とゲート電極4との間のコンダクタンスがゲート信号の周波数によって変化する現象、いわゆる周波数分散の発生が抑制される。
【0027】
次に、上記した構成を有する電界効果トランジスタの製造方法について説明する。
初めに、図2(a)に示すように、サブストレート11上に、例えばMOCVD(有機金属気相成長)によって、GaNバッファ層12、アンドープGaN層13、及び、n形GaN層14をこの順で積層形成する。これにより、半導体基板1が形成される。
【0028】
次に、半導体基板1上に、スパッタリング等によって、Ti膜及びAl膜をこの順で形成し、ドライエッチング等によってパターニングする。これにより、図2(b)に示すように、ソース電極2及びドレイン電極3が形成される。
【0029】
続いて、ソース電極2及びドレイン電極3が形成された半導体基板1上に、スパッタリング等によって、Ni膜(又はPt膜)及びAu膜をこの順で形成し、ドライエッチング等によってパターニングする。これにより、図2(b)に示すように、ソース電極2とドレイン電極3との間に露出された半導体基板1上にゲート電極4が形成される。
【0030】
そして、図3(a)に示すように、ソース電極2、ドレイン電極3、及び、ゲート電極4が形成された半導体基板1上の全面に、スパッタリング等によって、ニッケル膜5’を形成する。
【0031】
このとき、ニッケル膜5’が厚すぎると、次の工程でニッケル膜5’を酸化する際、ニッケル膜5’を均一に酸化するのが困難になる。一方、ニッケル膜5’が薄すぎると、半導体基板1上の全面を均一に覆うことができなくなる場合がある。従って、ニッケル膜5’の厚さは、0.5〜5.0nmの範囲内に設定するのが望ましい。
【0032】
ニッケル膜5’を形成した後、熱酸化等によってニッケル膜5’を酸化し、図3(b)に示すように、表面保護膜5を形成する。
この際、ニッケル膜5’の厚さが0.5〜5.0nmと極めて薄いため、ニッケル膜5’をその厚さ方向全体に容易に酸化することができる。また、酸化によってニッケル膜5’の抵抗値が増大する。このとき、ニッケル膜5’の厚さが極めて薄いため、形成された表面保護膜5のシート抵抗は、実質的に絶縁膜と見なせる値(100MΩ/□〜5000MΩ/□)となる。
【0033】
なお、上記の酸化処理によって形成された表面保護膜5は、完全な絶縁膜(NiO)よりも酸素の結合率が小さい酸素プアーな膜である場合が、即ち、完全な絶縁膜でない場合がある。しかし、この場合も、表面保護膜5のシート抵抗が上記範囲内にあれば、デバイスの使用上問題となるレベルのリーク電流が表面保護膜5を介して流れることはない。
【0034】
表面保護膜5を形成した後、図3(c)に示すように、表面保護膜5上に、例えばプラズマCVD(化学気相成長)によって絶縁膜6を形成し、図1に示した電界効果トランジスタが完成する。
【0035】
なお、プラズマCVDによって形成された絶縁膜6には活性化した水素等が含まれており、電子のトラップ効果が発生しやすい。しかし、上記表面保護膜5によって半導体基板1の表面準位が安定化されているので、このトラップ効果に起因するリーク電流の増大は有効に防止される。
【0036】
以上のようにして、リーク電流が十分に抑制され、高速、低損失、及び、高耐圧化が高水準に達成された電界効果トランジスタを実現することができる。
また、上記したように、トラップ効果に起因するリーク電流の増大を表面保護膜5によって防止できるので、絶縁膜6の材質や形成方法等が制約されず、自由度が増すという効果も得られる。
【0037】
なお、ニッケル酸化膜以外の膜(例えば、チタン酸化膜等)を表面保護膜5として用いた場合、ニッケル酸化膜の場合ほどには半導体基板1の表面準位を安定化させることはできないことが確認されている。これは、ニッケルが化学的な特質として触媒(水素還元)機能を有し、これによって熱処理中のGaN系化合物半導体表面からの水素脱離効果が引き起こされるためと考えられる。
【0038】
以上のような触媒機能はニッケル以外にも、例えばプラチナ等でも認められている。しかし、プラチナ等の金属は、ニッケルに比べて酸化しにくく、高抵抗の膜を容易に得ることができない。
【0039】
形成された表面保護膜5の抵抗が低いと、表面保護膜5を介してリーク電流が流れる。また、表面保護膜5が厚さ方向に均一に酸化されていないと、残存した金属膜と半導体基板1との間でショットキ障壁が生じ、安定した電気的特性を得ることができない。
【0040】
以上の理由から、表面準位の安定化効果が良好に発揮され、且つ高いシート抵抗を有する表面保護膜5を容易に形成するためには、ニッケル酸化膜が好適である。
【0041】
また、表面保護膜5は、例えば図4に示すように、半導体基板1とゲート電極4との間に形成してもよい。この場合、ゲート電極4、表面保護膜5、及び、半導体基板1によって形成されたMIS(金属−絶縁膜−半導体)構造を有する絶縁ゲート形電界効果トランジスタが得られる。
【0042】
図4のような構成によっても、表面保護膜5によって半導体基板1の表面準位が安定化するので、リーク電流の抑制と、電界効果トランジスタの高速、低損失及び高耐圧化を高水準で達成することができる。
【0043】
また、例えば図5に示すように、表面保護膜5をゲート電極4の近傍にのみ形成した場合も、上記した半導体基板1の表面準位を安定化させる効果を得ることができる。
【0044】
図5の場合、表面保護膜5が、ソース電極2とゲート電極4との間、及び、ドレイン電極3とゲート電極4との間にまたがっていない、言い換えると、ソース電極2とゲート電極4との間、及び、ドレイン電極3とゲート電極4との間を橋渡ししていないので、表面保護膜5を介してリーク電流が流れることはない。このため、表面保護膜5の抵抗値を上記実施の形態で示した範囲よりも小さく設定することができる。
【0045】
しかし、表面保護膜5の抵抗値が小さすぎると、表面準位を安定させる効果が十分に得られず、半導体基板1とゲート電極4との界面において適切な高さのショットキ障壁を得ることができない。
従って、図5に示す構成においては、表面保護膜5のシート抵抗を10KΩ/□〜5000MΩ/□の範囲内に設定しなければならない。
【0046】
また、半導体基板1を構成するサブストレート11は、サファイア又はシリコンカーバイトなどから形成されてもよい。
【0047】
また、表面保護膜5によって被覆される層は、GaN系化合物半導体層であれば、上記したn形GaN層14でなくてもよい。例えば、AlGaN層などであってもよい。この場合も、表面保護膜5により、上記と同様の効果を得ることができる。
【0048】
また、本発明は、上記した電界効果トランジスタ以外の半導体素子(例えば、GaN系化合物半導体を使用したショットキバリアダイオード等)にも適用することができ、上記と同様の効果を得ることができる。
【0049】
【発明の効果】
以上の説明から明らかなように、本発明によって、GaN系化合物半導体を用いて、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する半導体素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる電界効果トランジスタの構成図である。
【図2】(a)及び(b)は、図1に示した電界効果トランジスタの製造工程の一部を示す図である。
【図3】(a)から(c)は、図1に示した電界効果トランジスタの製造工程の一部を示す図である。
【図4】本発明の実施の形態にかかる電界効果トランジスタの他の構成図である。
【図5】本発明の実施の形態にかかる電界効果トランジスタの他の構成図である。
【符号の説明】
1 半導体基板
2 ソース電極
3 ドレイン電極
4 ゲート電極
5 表面保護膜
6 絶縁膜
11 サブストレート
12 GaNバッファ層
13 アンドープGaN層
14 n形GaN層
Claims (6)
- 窒化ガリウム(GaN)系化合物半導体から形成された半導体基板と、
前記半導体基板上の所定領域に形成された複数の電極と、
ニッケル酸化膜から形成され、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆することにより該半導体基板の表面準位を安定化させる表面保護膜と、
から構成されることを特徴とする半導体素子。 - 前記表面保護膜は、0.5〜5.0nmの厚さを有する、ことを特徴とする請求項1に記載の半導体素子。
- 前記表面保護膜は、2つの電極の間にまたがって形成され、100MΩ/□〜5000MΩ/□のシート抵抗を有する、ことを特徴とする請求項1又は2に記載の半導体素子。
- 前記表面保護膜は、2つの電極の間にまたがらないように形成され、10KΩ/□〜5000MΩ/□のシート抵抗を有する、ことを特徴とする請求項1又は2に記載の半導体素子。
- 前記半導体基板、前記複数の電極、及び、前記表面保護膜の全体を覆い、活性化した水素を含む絶縁膜をさらに備える、ことを特徴とする請求項1乃至4の何れか1項に記載の半導体素子。
- 窒化ガリウム(GaN)系化合物半導体から形成された半導体基板を有する半導体素子の製造方法であって、
前記半導体基板上の所定領域に複数の電極を形成する電極形成工程と、
前記複数の電極間の前記半導体基板の少なくとも一部分を被覆するニッケル膜を形成する膜形成工程と、
前記ニッケル膜を酸化することにより、前記半導体基板の表面準位を安定化させる表面保護膜を形成する酸化工程と、
を備えることを特徴とする半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002262017A JP4415531B2 (ja) | 2002-09-06 | 2002-09-06 | 半導体素子とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002262017A JP4415531B2 (ja) | 2002-09-06 | 2002-09-06 | 半導体素子とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004103744A JP2004103744A (ja) | 2004-04-02 |
JP4415531B2 true JP4415531B2 (ja) | 2010-02-17 |
Family
ID=32262206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002262017A Expired - Lifetime JP4415531B2 (ja) | 2002-09-06 | 2002-09-06 | 半導体素子とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4415531B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7525122B2 (en) * | 2005-06-29 | 2009-04-28 | Cree, Inc. | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
US20100155779A1 (en) * | 2005-09-30 | 2010-06-24 | Yasuhiro Murase | Field Effect Transistor |
WO2008035403A1 (en) | 2006-09-20 | 2008-03-27 | Fujitsu Limited | Field-effect transistor |
JP5401775B2 (ja) * | 2007-08-31 | 2014-01-29 | 富士通株式会社 | 化合物半導体装置およびその製造方法 |
JP5673501B2 (ja) * | 2011-11-14 | 2015-02-18 | 富士通株式会社 | 化合物半導体装置 |
DE112017007723T5 (de) * | 2017-07-04 | 2020-03-19 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
-
2002
- 2002-09-06 JP JP2002262017A patent/JP4415531B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004103744A (ja) | 2004-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6580267B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4866007B2 (ja) | 化合物半導体装置 | |
US6593193B2 (en) | Semiconductor device and method for fabricating the same | |
EP2065925B1 (en) | Field-effect transistor | |
TWI546864B (zh) | 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體 | |
JP5983999B2 (ja) | 半導体装置の製造方法 | |
JP5166576B2 (ja) | GaN系半導体素子の製造方法 | |
JP2007273545A (ja) | 半導体装置及びその製造方法 | |
JP2006245317A (ja) | 半導体装置およびその製造方法 | |
JP2008034438A (ja) | 半導体装置 | |
CN110783191B (zh) | 制造半导体器件的方法 | |
JP4379305B2 (ja) | 半導体装置 | |
JP2017092282A (ja) | 半導体装置 | |
US9564503B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
WO2014003047A1 (ja) | 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ | |
JP4415531B2 (ja) | 半導体素子とその製造方法 | |
JP2012234984A (ja) | 半導体装置 | |
JP3984471B2 (ja) | 半導体装置及びその製造方法 | |
JP5113375B2 (ja) | 窒化物半導体装置 | |
JP2008172085A (ja) | 窒化物半導体装置及びその製造方法 | |
US6933181B2 (en) | Method for fabricating semiconductor device | |
JP5877967B2 (ja) | 化合物半導体装置 | |
JP2004014716A (ja) | 半導体装置 | |
JP2010171287A (ja) | 窒化物半導体装置 | |
WO2023233766A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4415531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |