JP4042336B2 - 炭化珪素半導体素子 - Google Patents

炭化珪素半導体素子 Download PDF

Info

Publication number
JP4042336B2
JP4042336B2 JP2001079780A JP2001079780A JP4042336B2 JP 4042336 B2 JP4042336 B2 JP 4042336B2 JP 2001079780 A JP2001079780 A JP 2001079780A JP 2001079780 A JP2001079780 A JP 2001079780A JP 4042336 B2 JP4042336 B2 JP 4042336B2
Authority
JP
Japan
Prior art keywords
silicon carbide
group
nitrogen
epitaxial layer
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001079780A
Other languages
English (en)
Other versions
JP2002280573A (ja
Inventor
慎次 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2001079780A priority Critical patent/JP4042336B2/ja
Publication of JP2002280573A publication Critical patent/JP2002280573A/ja
Application granted granted Critical
Publication of JP4042336B2 publication Critical patent/JP4042336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は炭化珪素を素材とする半導体素子、すなわち炭化珪素半導体素子に関するものである。
【0002】
【従来の技術】
炭化珪素は、半導体素子の素材としてシリコンより優れた点が多く、電力用半導体や高周波半導体への利用を目指して実用化のための研究が精力的におこなわれている。
炭化珪素の結晶構造には6H型や4H型、3C型があり、その単結晶は昇華法によって作製される。炭化珪素半導体素子は、単結晶基板にCVD(化学的気相成長法)により所定のキャリア濃度のエピタキシャル成長層を形成したり、局所的に伝導性の制御を行うためにイオン注入を実施して作製される。また、炭化珪素を、たとえば1100〜1200℃の高温の酸化雰囲気中に曝すと、炭化珪素中の炭素は酸化されて二酸化炭素(CO2 )となり、一方炭化珪素中の珪素は酸化されて、表面に二酸化珪素(SiO2 )膜が形成される。その熱酸化膜を半導体素子の絶縁膜として利用することができる。
【0003】
【発明が解決しようとする課題】
昇華法による基板やエピタキシャル成長層は、製造装置内に残留もしくは混入した大気中の窒素ガスを取り込んで、n型の伝導性を示す傾向にある。特にエピタキシャル成長工程は、1500℃以上の高温で、しかも長時間におよぶ工程である。また、ドーパントのイオン注入も活性化率向上のため、1000℃以上の高温でおこなわれることが多い。
【0004】
熱酸化の際に、炭化珪素中の炭素はCO2ガスになって、系外に排出される。その際、取り込まれた窒素もガスとして外部に排出されるが,その一部は炭化珪素中の珪素原子と結合して熱酸化膜との界面近傍の炭化珪素中に極微細な窒化珪素粒子が形成される。例えば整流素子の−種であるショットキダイオードを作製する場合に、熱酸化膜を除去してその表面にショットキー電極を形成しても,その金属/半導体界面に窒化珪素の微粒子が分散した層が存在するため,良好な整流特性が得られないという問題があった。
【0005】
また,熱酸化膜を利用してMOS型の電界効果型トランジスタ(以下MOSFETと記す)を作製する場合には、酸化膜/半導体の境界に近い半導体層に形成されるチヤネル層に窒化珪素の微粒子が存在するため、チヤネル層を移動するキャリアがこの窒化珪素微粒子により散乱を受け、移動度が低くなってしまうという問題があった。
【0006】
これらの問題に鑑み本発明の目的は、窒化珪素微粒子の発生を抑え,特性の良好なショットキーダイオードやMOSFET等の炭化珪素半導体素子を提供することにある.
【0007】
【課題を解決するための手段】
上記課題解決のため本発明は、炭化珪素半導体基板上に炭化珪素エピタキシャル層を成長した炭化珪素半導体素子において、炭化珪素エピタキシャル層に含まれる窒素濃度が2 ×10 14 /cm 3 以上1×1015/cm3以下であり、該炭化珪素エピタキシャル層が、窒素以外のV b 属元素、またはVI族元素を含み、窒素以外のV b 属元素、またはVI族元素の濃度が、1×10 15 /cm 3 以上であるものとする。
炭化珪素エピタキシャル層中の窒素濃度を抑制することにより窒化珪素微粒子の生成を抑えることができる。
【0008】
特に、炭化珪素エピタキシャル層がn型の場合には、燐、批素もしくはアンチモン等の窒素以外のVb 属元素、またはVI族元素をドーパントとし、窒素の取り込みを避けることが重要である。炭化珪素エピタキシャル層が、アルミニウムもしくはほう素等のIII元素、またはII族元素を含んでいても、また、それら窒素以外のVb 属元素、またはVI族元素、III元素、II族元素の濃度が、1×1015/cm3以上であっても良いことは勿論である。
【0009】
炭化珪素半導体素子が不純物イオンを注入した領域を有する場合にも、窒素の取り込みを避け、イオン注入領域に含まれる窒素濃度が1×1015/cm3以下であるものとする。
イオン注入領域についても、n型の場合には燐、批素もしくはアンチモン等の窒素以外のVb 属元素、またはVI族元素をドーパントとし、窒素の取り込みを避けることとする。
【0010】
不純物イオンがアルミニウムもしくはほう素等のIII元素、またはII族元素である場合は問題無い。
半導体素子が金属/半導体界面が形成するショットキー障壁により整流特性を有するショットキーダイオードの場合には、窒化珪素微粒子の生成を抑えることにより後述のように良好な界面特性を有するショットキーダイオードが得られる。
【0011】
半導体素子が熱酸化膜を有する場合には、特に熱酸化工程で窒化珪素微粒子を発生しやすいので、熱酸化される部分の窒素濃度を低く抑えて置くことが重要である。
半導体素子がMOSFETの場合には、後述のようにチヤネル層を走行するキャリアが窒化珪素微粒子による散乱を受けないので高移動度を有する炭化珪素MOSFETが得られる。
【0012】
【発明の実施の形態】
[実施例1]
図2は本発明実施例1の炭化珪素ショットキーダイオード(以下SBDと記す)の断面図である。4H型の炭化珪素基板(以下SiC 基板と記す)11上に、n- タキシャル層12を成長したエタキシャルウェハを使用して製作した、3mm角、電極面積が3.14mm2 のSBDである。13はn- タキシャル層12とショットキ接合を形成するチタン(Ti)のショットキー電極、14はSiC 基板11の裏面に設けられたチタン、ニッケル、金(Ti/Ni/Au)のカソード電極、15は酸化膜、16はほう素イオンの注入と熱処理で形成されたガードリングである。
【0013】
以下に製造方法を詳しく説明する。4H型でシリコン面(以下Si面と記す)を(11-20 )方向に8度傾けた(この角度をオフアングルという)直径2インチのSiC 基板11を使用した。SiC 基板11はn型でキャリア濃度が1×1018/cm3である。ただし、6H型や3C型でもよいし,またC 面や(11-20 )面でも良い。あるいはオフアングルの方向や角度が異なっても本発明の適用には何の影響も及ばさない。
【0014】
最初にSiC 基板11の裏面側に燐イオンのイオン注入により、n+ カソード層17を形成する。加速電圧は50kV、ドーズ量は5×1014/cm2である。ついで、製造装置内に残留もしくは混入した大気中の窒素ガスを避けるため、ロードロック式のエピタキシャル成膜装置を用いて、アルゴンガスによるパージと、800℃ベークとを3回繰り返した後、燐ドープのn- タキシャル層12を成膜する。n- タキシャル層12は、厚さ10μmでn型、キャリア濃度が1×1016/cm3である。原料ガスは、モノシラン(SiH4 )、プロパン(C3 8 )とフォスフィン(PH3 )であり、SiCコートのグラファイトサセプタを用いたRF加熱により、成膜温度は1500℃、時間は5時間である。このエピタキシャル成長中に裏面のn+ カソード層17に注入された燐イオンが熱処理され活性化する。なお、ロードロック式でないエピタキシャル成膜装置の場合は、意図しない窒素のドープがおき、その濃度は1×1016/cm3以上にも達する。
【0015】
ポジタイプのフォトレジストを使ってガードリング16のターニングをする。
続いて、ほう素を30〜180keV の加速電圧でボックス状にイオン注入した後、1600℃で30分間のアニールをおこない、深さ約0.5μm のガードリング16を形成する。
1100℃、5時間のパイロジェニック酸化により、厚さ30nmの酸化膜15を形成してパターニングした後、ショットキー電極13としてTiをスパッタ蒸着し、200℃、5分間の熱処理をし、次いでカソード電極14としてTi/Ni/Auをスパッタ蒸着し、チップ化した。
【0016】
図1(実線−リンドープ)は、このようにして作製したSBD の逆方向電流電圧特性図である。
同図に比較例として、従来の製造方法による窒素ドープのエピタキシャル層をもつSBD (破線−チッ素ドープ)の逆方向電流電圧特性も示した。
従来の製造方法による窒素ドープのSBD では、例えば逆電圧400V でのもれ電流が約30mA/cm2であるのに対し、本実施例1のSBD のもれ電流は1.5mA/cm2であり、1/20になっていることがわかる。
【0017】
すなわち、上のエピタキシャル層12の成膜工程で、ロードロック式のエピタキシャル成膜装置を用いて、十分に製造装置内の窒素ガスを避ける操作をおこない、燐ドープのn- タキシャル層12を成膜したことにより、表面近傍の窒化珪素微粒子が殆ど発生しなかったためと考えられる。SiMS分析法によりエピタキシャル層12の窒素濃度を測定したところ、2×1014/cm3であった。
【0018】
確認のため、エピタキシャル層12の成膜工程で、ロードロック式のエピタキシャル成膜装置でのパージ条件やベーク条件を変えて、窒素濃度の異なるSBD を作製し、その逆方向特性を測定した。窒素濃度と燐濃度との和は、1×1016/cm3とした。
図3は、逆電圧400V でのもれ電流の窒素濃度依存性を示す特性図である。
【0019】
窒素濃度が1×1015/cm3以下であれば、漏れ電流は3mA/cm2以下に抑えられるが、1×1015/cm3を越すともれ電流が急増している。従って、窒素濃度を1×1015cm-3以下に抑えることが重要である。尚、イオン注入種は窒素以外のVb属元素であればどれでもよい。また、p型のエピタキシャルウェハの場合には、アルミニウムを用いても同様の結果が得られる。
【0020】
[実施例2]図4は本発明実施例2のSiC MOSFETの断面図である。実施例1と同種の4H型のSiC 基板21を使用した。SiC 基板21上にトリメチルアルミニウムを使ってアルミニウムをドープしたp- タキシャル層22を成長した。このとき、実施例1と同様に、ロードロツク式のエピタキシャル成膜装置を用いて、アルゴンガスによるパージと、800℃ベークとを3回繰り返した後、p- タキシャル層22を成膜した。
【0021】
ポジタイプのフォトレジストを使ってターニングをした後、燐を30〜180keV の加速電圧でボックス状にイオン注入し、1600℃で30分間のアニールをおこない、深さ約0.5μm のn+ ソース領域27およびn+ ドレイン領域28を形成する。
1100℃、5時間のパイロジェニック酸化により、厚さ30nmのゲート酸化膜25を形成してパターニングした後、Ti/Ni/Auをスパッタ蒸着しパターニングしてソース電極24、ドレイン電極23、ケート電極26、基板電極29を形成して、チップ化した。
【0022】
このようにして作製したMOSFETのチャネルでのキャリア移動度を測定したところ、115cm2/Vsと従来の窒素汚染を避けない方法によりp- タキシャル層を形成したものの移動度5cm2/Vsの約20倍以上の値を示した。
これは、上のp- タキシャル層22の形成工程で、製造装置内に残留もしくは混入した大気中の窒素汚染を避ける方法を取ったことにより、表面近傍の窒化珪素微粒子が殆ど発生しなかったためと考えられる。SIMS分析法によりp- エピタキシャル層22の窒素濃度を測定したところ、2×1014/cm3であった。
【0023】
確認のため、p- エピタキシャル層22の形成工程で、ドープガスの比率を変えて、窒素濃度の異なるMOSFETを作製し、その移動度特性を測定した。窒素濃度と燐濃度との和は、1×1016/cm3とした。
図5は、キャリア移動度の窒素濃度依存性を示す特性図である。窒素濃度が1×1015/cm3以下であれば、キャリア移動度は100cm2/Vs以上であるが、1×1015/cm3を越すと急速に低下している。従って、窒素濃度を1×1015cm-3以下に抑えることが重要である。
【0024】
更にMOS 界面のクーロン散乱によるチャネル移動度を改善する目的で、n+ ソース領域27およびn+ ドレイン領域28との間に、燐イオンの注入によるカウンタードープ領域30を形成した。加速電圧は、30kV、ドーズ量は2×1011/cm2とした。比較のため、窒素イオンの注入によりカウンタードープ領域を形成したものも作製した。両者を比較した結果,窒素のカウンタードープではチャネル移動度が100cm2/Vsであったが燐ドープでは150cm2/Vsと大幅に向上させることができた。
【0025】
【発明の効果】
以上説明したように本発明によれば、エピタキシャル層成長工程における窒素混入を避け、炭化珪素エピタキシャル層に含まれる窒素濃度を2×10 14 /cm 3 以上1×1015/cm3以下に抑制することにより、窒化珪素微粒子発生の影響を免れ、ショットキーダイオートやMOSFETの特性を改善することができた。
【0026】
更に、不純物領域形成の際にも、n型ドーパントとして窒素以外の元素を用いることが有効であることを示した。
本発明により、ショットキーダイオートやMOSFET以外にも特性の優れた炭化珪素半導体素子を、再現性良く作製することが可能になる。
【図面の簡単な説明】
【図1】 本発明実施例1のSiCSBDおよび比較例の電流−電圧特性図
【図2】 本発明実施例1のSiCSBDの断面図
【図3】 SiCSBDの漏れ電流の窒素濃度依存性を示す特性図
【図4】 本発明実施例2のSiCMOSFET の断面図
【図5】 SiCMOSFET のキャリア移動度の窒素濃度依存性を示す特性図
【符号の説明】
11、21 SiC 基板
12 n- タキシャル層
13 ショットキー電極
14 カソード電極
15二酸化珪素膜
16 ガードリング
22 p- タキシャル層
23 ソース電極
24 ドレイン電極
25 ゲート酸化膜
26 ゲート電極
27 n+ ソース領域
28 n+ ドレイン領域
29 基板電極
30 カウンタードープ領域

Claims (5)

  1. 炭化珪素半導体基板上に炭化珪素エピタキシャル層を成長した炭化珪素半導体素子において、炭化珪素エピタキシャル層に含まれる窒素濃度が2 ×10 14 /cm 3 以上1×1015/cm3以下であり、該炭化珪素エピタキシャル層が、窒素以外のV b 属元素、またはVI族元素を含み、窒素以外のV b 属元素、またはVI族元素の濃度が、1×10 15 /cm 3 以上であることを特徴とする炭化珪素半導体素子。
  2. 炭化珪素半導体基板上に炭化珪素エピタキシャル層を成長した炭化珪素半導体素子において、炭化珪素エピタキシャル層に含まれる窒素濃度が2 ×10 14 /cm 3 以上1×1015/cm3以下であり、該炭化珪素エピタキシャル層が、III族元素、またはII族元素を含み、III族元素、II族元素の濃度が、1×10 15 /cm 3 以上であることを特徴とする炭化珪素半導体素子。
  3. 前記炭化珪素エピタキシャル層に窒素以外のV b 属元素、VI族元素、III族元素、またはII族元素の不純物イオンを注入した領域を有し、そのイオン注入領域に含まれる窒素濃度が2 ×10 14 /cm 3 以上1×1015/cm3以下であることを特徴とする請求項1または2に記載の炭化珪素半導体素子。
  4. 半導体素子が前記炭化珪素エピタキシャル層と金属とで形成するショットキー障壁により整流特性を有するショットキーバリアダイオードであることを特徴とする請求項に記載の炭化珪素半導体素子。
  5. 金属−熱酸化膜−半導体構造からなるMOS型ゲートを有し、前記イオン注入領域がソース領域およびドレイン領域であることを特徴とする請求項に記載の炭化珪素半導体素子。
JP2001079780A 2001-03-21 2001-03-21 炭化珪素半導体素子 Expired - Fee Related JP4042336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001079780A JP4042336B2 (ja) 2001-03-21 2001-03-21 炭化珪素半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001079780A JP4042336B2 (ja) 2001-03-21 2001-03-21 炭化珪素半導体素子

Publications (2)

Publication Number Publication Date
JP2002280573A JP2002280573A (ja) 2002-09-27
JP4042336B2 true JP4042336B2 (ja) 2008-02-06

Family

ID=18936163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001079780A Expired - Fee Related JP4042336B2 (ja) 2001-03-21 2001-03-21 炭化珪素半導体素子

Country Status (1)

Country Link
JP (1) JP4042336B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419409B2 (ja) * 2002-12-25 2010-02-24 住友電気工業株式会社 Cvdエピタキシャル成長方法
JP4826373B2 (ja) * 2006-07-18 2011-11-30 富士電機株式会社 単結晶ウェハの製造方法
JP5435922B2 (ja) * 2008-08-12 2014-03-05 新電元工業株式会社 ショットキーバリアダイオードの製造方法
CN102456748A (zh) * 2010-10-22 2012-05-16 上海芯石微电子有限公司 一种肖特基二极管及其制造方法
JP2014154666A (ja) 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6419414B2 (ja) * 2013-03-22 2018-11-07 株式会社東芝 SiCエピタキシャルウェハおよび半導体装置

Also Published As

Publication number Publication date
JP2002280573A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
US10784338B2 (en) Field effect transistor devices with buried well protection regions
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US7265388B2 (en) Semiconductor device
US6995396B2 (en) Semiconductor substrate, semiconductor device and method for fabricating the same
US8138504B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP3760688B2 (ja) 炭化けい素半導体素子の製造方法
US9552997B2 (en) Silicon carbide switching devices including P-type channels
JP4843854B2 (ja) Mosデバイス
EP1633004B1 (en) Guard ring for semiconductor devices
US7473929B2 (en) Semiconductor device and method for fabricating the same
US8198675B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP5141227B2 (ja) 半導体装置の製造方法
JP4463448B2 (ja) SiC基板及びSiC半導体素子の製造方法
WO2000068474A1 (fr) Plaquette en sic, dispositif a semiconducteur en sic et procede de fabrication de plaquette en sic
JP4449814B2 (ja) 炭化けい素半導体素子の製造方法
JP2005303010A (ja) 炭化珪素素子及びその製造方法
JP2003234301A (ja) 半導体基板、半導体素子及びその製造方法
US9590047B2 (en) SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
JP3972450B2 (ja) 炭化珪素半導体装置の製造方法
JP4042336B2 (ja) 炭化珪素半導体素子
JP5110445B2 (ja) 半導体装置
JP6108330B2 (ja) 炭化珪素半導体装置及びその製造方法
KR20140108631A (ko) 탄화규소 반도체 장치의 제조 방법
JP4100070B2 (ja) 半導体装置の製造方法
US20170271455A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

R150 Certificate of patent or registration of utility model

Ref document number: 4042336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees