JP2004342802A - 突起電極付きプリント基板およびその製造方法 - Google Patents
突起電極付きプリント基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004342802A JP2004342802A JP2003137032A JP2003137032A JP2004342802A JP 2004342802 A JP2004342802 A JP 2004342802A JP 2003137032 A JP2003137032 A JP 2003137032A JP 2003137032 A JP2003137032 A JP 2003137032A JP 2004342802 A JP2004342802 A JP 2004342802A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- conductor layer
- layer portion
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13609—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】システムインパッケージの小形化および高密度化を図り、信頼性を確保するとともに、生産性向上を図り、設備費用を極力抑え、製造コストを低減することができる突起電極付きプリント基板およびその製造方法を提供する。
【解決手段】第１および第２の導体層部分２４，２５のうち、融点の低い第２の導体層部分２５がプリント基板２０ａに溶融接合される構成であるので、突起電極２１を比較的低い加熱温度でもってプリント基板２０ａに簡単に接合することができるだけでなく、プリント基板２０ａに加熱、加圧によって突起電極２１を接合する際のダメージを極力小さくすることが可能になり、プリント基板自体の信頼性を確保する。
【選択図】 図１
【解決手段】第１および第２の導体層部分２４，２５のうち、融点の低い第２の導体層部分２５がプリント基板２０ａに溶融接合される構成であるので、突起電極２１を比較的低い加熱温度でもってプリント基板２０ａに簡単に接合することができるだけでなく、プリント基板２０ａに加熱、加圧によって突起電極２１を接合する際のダメージを極力小さくすることが可能になり、プリント基板自体の信頼性を確保する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、突起電極付きプリント基板およびその製造方法に関し、たとえば携帯電話および携帯情報端末などに好適に用いられる技術に関する。
【０００２】
【従来の技術】
携帯電話および携帯情報端末の急速な普及の原動力の一つとして、機器の飛躍的な小形化がある。その背景には、従来、複数の大規模集積回路（ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ ）で構成されていたシステムおよび機能を、一つの半導体素子に集約するシステムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）化の技術の進歩がある。その一方で、必要な複数の半導体素子を組合わせて、プリント基板上に直接搭載し、一パッケージ化したシステムインパッケージ（ＳＩＰ：Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）が近年、注目を集めている。
【０００３】
近年、携帯電話に代表される携帯情報機器においては、高機能化が進むのに伴って商品サイクルが短くなってきており、携帯情報機器の開発期間を極力短縮することが切望されている。たとえば、携帯電話において一つの機能変更が生じた場合、ＳＯＣにおいては、半導体素子の設計からプロセスまでのすべてに影響を与える変更が必要になるので、その開発に膨大な費用と時間を要するのに対し、ＳＩＰにおいては、一部の半導体素子の種類を変更または追加したり、プリント基板の若干の変更を行うなどによって対応することが可能になるため、ＳＩＰは、ＳＯＣと比べて開発期間の大幅な短縮と開発コストの大幅な低減を図ることができる。
【０００４】
前記ＳＩＰの小形化、高密度化を図るためには、ショート防止を図るためのバンプなどの突起電極が設けられたベアチップ半導体素子を、その能動素子面を下に向けて電気的に接続するいわゆるフェースダウンでもって、プリント基板にフリップチップボンディング法にて実装する手法が有効である。しかし、このＳＩＰは、複数の半導体素子を組合わせて一つのシステムを構成するため、前記複数の半導体素子のうち、自社製以外の他社製半導体素子を搭載しなければならない場合がある。つまり、ＳＩＰにおいて、突起電極が設けられていない他社製半導体素子を必要とする場合には、フリップチップボンディング法以外のたとえばワイヤーボンディング法などの実装手法を用いる必要があり、それ故、半導体素子と、プリント基板の電極部との間の距離が実質的に広がりＳＩＰの小形化に支障をきたす。
【０００５】
従来プリント基板にバンプなどの突起電極を形成したうえで突起電極が設けられていない半導体素子つまりベアチップ半導体素子などを搭載する技術（特許文献１）が開示されている。図６は、前記特許文献１に開示された突起電極付きプリント基板１の製造方法を段階的に示す説明図である。図６（ａ）に示すように、内層導体２を形成してあるプリント基板１に、スルーホールおよびバイヤホールなどの貫通導通穴３を形成する。またプリント基板１の表面部に、外層導体４，５、および電極端子６をメッキ法にて形成する。さらに所定の箇所にソルダーレジスト層７を形成する。
【０００６】
次に、図６（ｂ）に示すように、メッキレジスト８をプリント基板１に形成し、ベアチップ半導体素子１０を接続する電極端子６に、フォト法および炭酸ガスレーザにて微小な穴を開け、その後、メッキ法にて、所定の金属を析出することによって、電極端子６上に突起電極９を形成する。次に、図６（ｃ）に示すように、メッキレジスト７を剥離した後、ベアチップ半導体素子１０を、フリップチップボンディング法にて突起電極９を介してプリント基板１に接続する。
【０００７】
【特許文献１】
特開２０００−２０８９１０号公報
【０００８】
【発明が解決しようとする課題】
前記特許文献１に記載の従来技術では、プリント基板１の表面部の外層導体４，５などの回路を形成するためのメッキプロセスとは別に、突起電極９を形成するための専用のメッキプロセスが必要になるうえ、突起電極９を、たとえば無電解銅メッキを約２０μｍ以上３０μｍ以下積層し、無電解ニッケルメッキを約１０μｍ積層し、さらに無電解金メッキを約０．５μｍ積層して形成するので、メッキプロセスが複雑化する。また、各金属を析出するために多大な処理時間が必要になる。それ故、タクトタイムおよび工数が大きくなり生産性が低くなる。また、メッキプロセスが複雑化する分、その設備費用も高くなり製造コストが高くつく。
【０００９】
したがって本発明の目的は、システムインパッケージの小形化および高密度化を図り、信頼性を確保するとともに、生産性向上を図り、設備費用を極力抑え、製造コストを低減することができる突起電極付きプリント基板およびその製造方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、突起電極が形成されるプリント基板であって、
突起電極は、それぞれ融点の異なる二層以上の導体層部分が一体的に積層されて成り、それら導体層部分のうち、最も低い融点の導体層部分がプリント基板に溶融接合されていることを特徴とする突起電極付きプリント基板である。
【００１１】
本発明に従えば、二層以上の導体層部分のうち、最も低い融点の導体層部分がプリント基板に溶融接合される構成であるので、突起電極を比較的低い加熱温度でもってプリント基板に簡単に接合することができるだけでなく、プリント基板に加熱、加圧によって突起電極を接合する際のダメージを極力小さくすることが可能になり、プリント基板自体の信頼性を確保することができる。また、前記公報に記載の従来のものと比べて製造コストの低減を図ることができる。
【００１２】
また本発明は、前記二層以上の導体層部分のうち、プリント基板に溶融接合されている導体層部分以外の導体層部分は、プリント基板に溶融接合されている導体層部分の厚さよりも大きく形成されることを特徴とする。
【００１３】
本発明に従えば、プリント基板に溶融接合されている導体層部分以外の導体層部分の厚さを、上述したように大きく形成することによって、突起電極をプリント基板に溶融接合するときの熱応力による突起電極の形状変化を極力防止することができる。それ故、プリント基板上において、隣接する突起電極のピッチを狭くすることが可能となる。
【００１４】
また本発明は、前記二層以上の導体層部分から成る突起電極は、プリント基板に溶融接合されている導体層部分以外の導体層部分が、金、銅およびニッケルのうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成され、プリント基板に溶融接合されている導体層部分が、インジウム、銀、錫、ビスマスおよび亜鉛のうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成されることを特徴とする。
【００１５】
本発明に従えば、プリント基板に溶融接合されている導体層部分と、この導体層部分以外の導体層部分とをそれぞれ上述した金属によって構成することで、フリップチップボンディング法を用いることが可能となり、システムインパッケージの小形化および高密度化を図ることができるとともに、突起電極をプリント基板に簡単に接合することができる突起電極付きプリント基板を容易に実現することができる。
【００１６】
また本発明は、プリント基板に溶融接合されている導体層部分において、プリント基板に臨む表面積は、プリント基板の表面積よりも小さく形成されることを特徴とする。
【００１７】
本発明に従えば、突起電極をプリント基板に形成する際、プリント基板に対して突起電極の高精度な位置合わせが不要になる。つまり、導体層部分のプリント基板に臨む表面積が、プリント基板の表面積よりも小さく形成されているので、プリント基板に対する前記導体層部分の相対位置の許容範囲が広がる。それ故、プリント基板に対し、突起電極を高精度に位置合わせする必要がなくなるので、突起電極の形成を簡単化することができるとともにタクトタイムを短縮することができる。
【００１８】
また本発明は、前記突起電極を介してベアチップ半導体素子を搭載可能なプリント基板において、
プリント基板に接合材を介して接合する電子部品を含み、接合材の融点は、ベアチップ半導体素子を搭載するための突起電極のプリント基板に溶融接合される導体層部分の融点よりも低く設定されることを特徴とする。
【００１９】
本発明に従えば、プリント基板に、所定の加熱温度でもって溶融接合された突起電極を介して、ベアチップ半導体素子を搭載した後、プリント基板に接合材を介して電子部品を接合する。接合材の融点は、ベアチップ半導体素子をプリント基板に溶融接合する導体層部分の融点よりも低く設定されているので、電子部品をプリント基板に接合する際、前記所定の加熱温度よりも低い加熱温度に設定することができる。それ故、プリント基板に一旦接合された突起電極の導体層が再溶融するのを未然に防止することができ、安定した接続信頼性を保持することができる。
【００２０】
また本発明は、前記接合材は、導電性接着材および錫を含む合金から成ることを特徴とする。
【００２１】
本発明に従えば、プリント基板に一旦接合された突起電極の導体層が再溶融するのを未然に防止することができる接合材を、容易に実現することができる。
【００２２】
また本発明は、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層して、突起電極形成用基板から剥離可能に、突起電極を形成する工程と、
プリント基板に突起電極を転写する工程とを含むことを特徴とする突起電極付きプリント基板の製造方法である。
【００２３】
本発明に従えば、突起電極を剥離可能に形成する工程においては、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層する。次工程において、突起電極をプリント基板に転写することができる。したがって、プリント基板に、必要な箇所のみ突起電極を転写によって形成することが可能になる。前記公報に記載の従来技術においては、突起電極をプリント基板に形成する際のメッキプロセスが複雑化し、各金属を析出するため多大な処理時間が必要になるのに対し、本発明においては、突起電極を突起電極形成用基板に設けるプロセスと、プリント基板を形成するプロセスとを並行してまたは略並行して行うことが可能となる。それ故、プリント基板単体でのプロセスを簡単化することができる。
【００２４】
また本発明は、プリント基板に突起電極を転写する工程は、
前記二層以上の導体層部分のうち、突起電極形成用基板から最も遠い最表層の導体層部分を溶融してプリント基板側の接合部と接合する段階と、
突起電極を突起電極形成用基板から剥離する段階とを含むことを特徴とする。
【００２５】
本発明に従えば、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層して突起電極を剥離可能に形成した後、二層以上の導体層部分のうち、突起電極形成用基板から最も遠い最表層の導体層部分を溶融してプリント基板側の接合部と接合し、その後、突起電極を突起電極形成用基板から剥離する。突起電極形成用基板から最も遠い前記最表層の導体層部分を溶融してプリント基板側の接合部と接合するため、プリント基板に突起電極を確実にかつ簡単に形成することができる。
【００２６】
【発明の実施の形態】
図１は、本発明の実施形態に係る突起電極付きプリント基板２０の要部断面図である。本実施形態は、たとえば携帯電話および携帯情報端末などに好適に用いられる突起電極付きプリント基板に本発明の突起電極付きプリント基板を適用した場合の一例を示す。以下の説明は、突起電極付きプリント基板の製造方法についての説明をも含む。なお、図１には、プリント基板２０の厚み方向一方が上方に、厚み方向他方が下方に示され、突起電極２１の並び方向一方が左方に、並び方向他方が右方に示される。
【００２７】
突起電極２１付きプリント基板２０は、プリント基板２０ａと、複数の突起電極２１とを含んでいる。プリント基板２０ａは、たとえば、ガラス布エポキシ樹脂またはアラミド繊維不織布エポキシ樹脂などの絶縁基板材料から平板状に形成されている。このプリント基板２０ａの上面部２２には、べアチップ半導体素子（以下、単に半導体素子と呼ぶこともある）を搭載するための複数の接合ランド部２３が、後述する半導体素子の電極部のピッチ、または、電子部品の電極部のピッチに合わせて所定間隔おきに付設されている。これら接合部としての接合ランド部２３は、プリント基板２０ａの上面部２２に銅メッキが施された後、順次、ニッケル無電解メッキ、金の無電解メッキが施されて成り、各接合ランド部２３はプリント基板２０ａに含まれている。
【００２８】
各接合ランド部２３には、それぞれ融点の異なる第１および第２の導体層部分２４，２５が一体的に積層されて成る突起電極２１が溶融接続されている。また、それら導体層部分２４，２５のうち、融点が低い方の導体層部分２５（後述する）が接合ランド部２３に溶融接合されている。すなわち、接合ランド部２３の上面部には、突起電極２１の下段部に位置する第２の導体層部分２５が、突起電極２１全体の厚さのたとえば約１／８の厚さに積層されている。この下段部に位置する第２の導体層部分２５は接合ランド部２３の上面部に臨み、かつ、前記上面部に臨む第２の導体層部分２５の表面積Ｓ１は、接合ランド部２３の上面部の表面積Ｓ２よりもやや小さく形成されている。この約１／８の厚さに積層された第２の導体層部分２５の上面部に、第１の導体層部分２４が積層され、突起電極２１全体の厚さのたとえば約７／８の厚さに積層されている。
【００２９】
第１の導体層部分２４は、金、銅およびニッケルのうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成される。本実施形態において、第１の導電層部分２４は、具体的にはたとえば融点が約１０６３℃である金を用いて構成される。第２の導体層部分２５は、インジウム、銀、錫、ビスマスおよび亜鉛のうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成される。本実施形態において、第２の導体層部分２５は、具体的にはたとえば融点が約１３８℃である錫およびビスマスなどの合金などを用いて構成される。第１の導体層部分２４の厚さＴｍは、下段部に位置する第２の導体層部分２５であってプリント基板２０ａに溶融接合されている第２の導体層部分２５の厚さＴｄよりも大きく形成されている。
【００３０】
図２は、プリント基板２０ａに突起電極２１を転写する工程を段階的に示す説明図であり、図３は、プリント基板２０ａに突起電極２１を形成する工程を示すフローチャートである。ここで、Ｓｉ（ｉ＝１，２，３）はステップを示す。プリント基板２０ａに突起電極２１を転写する際には、図２（ａ）および図３のステップ１に示すように、たとえばガラス基板などの絶縁基板である突起電極形成用基板２６の厚み方向一方の表面部に、たとえばＩＴＯである導体層２７を蒸着によって形成する。次に、導体層２７上にメッキレジスト２８を塗布し、半導体素子２９の電極部３０のピッチＰ（図４参照）に合わせて所定間隔おきに、複数の開口部２８ａを露光現像およびエッチングによってパターニングする。各開口部２８ａは、突起電極形成用基板２６の厚み方向に平行な軸線をもつ上端開放状でたとえば直径約６０μｍの円筒形状に形成され、かつ、接合ランド部２３の上面部に臨む第２の導体層部分２５の表面積Ｓ１が、接合ランド部２３の上面部の表面積Ｓ２よりもやや小さくなるように、メッキレジスト２８用マスクの開口径を適宜調整することによって形成される。導体層２７としては、たとえば、金、白金、チタンタングステン、クロム、上述したＩＴＯなどのうちのいずれかを使用する。
【００３１】
次に、図２（ｂ）に示すように、各開口部２８ａに、順次、第１の導体層２４、第２の導体層２５をメッキ法によって形成する。前記メッキ法としては、電解メッキ法、無電解メッキ法などの湿式メッキ法または蒸着などの乾式メッキ法が適用可能である。なお、突起電極２１を形成した後、メッキレジスト２８を除去してもよい。以上説明した工程によって、二層の導体層部分２４，２５から成る突起電極２１が、突起電極形成用基板２６に形成される。
【００３２】
次に、図２（ｃ）および図３のステップ２に示すように、プリント基板２０ａの複数の接合ランド部２３に対して、複数の突起電極２１が対向するように配置したうえで、搭載対象である所望の半導体素子２９を搭載するのに必要な接合ランド部２３に対して複数の突起電極２１をそれぞれ相対的に位置決めする。その後、複数の突起電極２１を、突起電極形成用基板２６側から図示外のツールを用いて加圧しつつ、前記下段部に位置する第２の導体層部分２５だけが溶融するたとえば約２４０℃の温度まで加熱して、下段部に位置する第２の導体層部分２５を溶融する。
【００３３】
プリント基板２０ａに溶融接合される第２の導体層部分２５において、プリント基板２０ａに臨む表面積Ｓ１は、接合ランド部２３の上面部の表面積Ｓ２よりもやや小さくなるように形成されているので、突起電極２１をプリント基板２０ａに形成する際、プリント基板２０ａに対して突起電極２１の高精度な位置合わせが不要になる。つまり、第２の導体層部分２５の接合ランド部２３に臨む表面積Ｓ１が、接合ランド部２３の表面積Ｓ２よりもやや小さくなるように形成されているので、プリント基板２０ａに対する前記導体層部分２５の相対位置の許容範囲が広がる。それ故、プリント基板２０ａに対し、突起電極２１を高精度に位置合わせする必要がなくなるので、突起電極２１の形成を簡単化することができるとともにタクトタイムを短縮することができる。
【００３４】
その後、図３のステップ３に示すように、前記ツールおよび突起電極形成用基板２６を、プリント基板２０ａから離隔することによって、突起電極２１が突起電極形成用基板２６から剥離して、プリント基板２０ａの接合ランド部２３上に突起電極２１を転写する。プリント基板２０ａの接合ランド部２３上に、複数の突起電極２１を転写、形成する際には、第２の導体層部分２５を溶融させるとともに、第１の導体層部分２４は溶融しない条件において実施する。すなわち、第２の導体層部分２５を溶融させ、接合ランド部２３の材料と溶融接合させることで、図１に示すように、突起電極形成用基板２６上の突起電極２１を、プリント基板２０ａの接合ランド部２３上に確実に転写、形成することができる。
【００３５】
以上説明した突起電極２１付きプリント基板２０によれば、第１および第２の導体層部分２４，２５が一体的に積層されて成る突起電極２１がプリント基板２０に溶融接合されているので、搭載対象のたとえばベアチップ半導体素子２９を、プリント基板２０ａに接続する場合に、ベアチップ半導体素子２９に、突起電極を形成するなどの接続前処理を施す必要がなくなる。それ故、搭載対象となる半導体素子２９の形態上の制限を極力解消することが可能となる。また、フリップチップボンディング法を用いることが可能となり、システムインパッケージの小形化および高密度化を図ることができる。また、第１および第２の導体層部分２４，２５のうち、融点の低い第２の導体層部分２５がプリント基板２０ａに溶融接合される構成であるので、突起電極２１を比較的低い加熱温度でもってプリント基板２０ａに簡単に接合することができるだけでなく、プリント基板２０ａに加熱、加圧によって突起電極２１を接合する際のダメージを極力小さくすることが可能になり、プリント基板自体の信頼性を確保することができる。また、前記公報に記載の従来のものと比べて製造コストの低減を図ることができる。
【００３６】
また、プリント基板２０ａに溶融接合されている第２の導体層部分２５以外の第１導体層部分２４の厚さＴｍを、上述したように大きく形成することによって、突起電極２１をプリント基板２０ａに溶融接合するときの熱応力による突起電極２１の形状変化を極力防止することができる。それ故、プリント基板２０ａ上において、隣接する突起電極２１のピッチを狭くすることが可能となり、システムインパッケージの小形化および高密度化を一層図ることができる。また、突起電極２１付きプリント基板２０の製造方法によれば、突起電極２１を形成する工程においては、突起電極形成用基板２６に、それぞれ融点の異なる第１および第２の導体層部分２４，２５を一体的に積層し、次工程において、突起電極２１をプリント基板２０ａに転写することができる。したがって、プリント基板２０ａに、必要な箇所のみ突起電極２１を転写によって形成することが可能になる。前記公報に記載の従来技術においては、突起電極をプリント基板に形成する際のメッキプロセスが複雑化し、各金属を析出するため多大な処理時間が必要になるのに対し、本実施形態においては、突起電極２１を突起電極形成用基板２６に設けるプロセスと、プリント基板２０ａを形成するプロセスとを並行してまたは略並行して行うことが可能となる。それ故、プリント基板単体でのプロセスを簡単化することができる。突起電極形成用基板２６から最も遠い前記最表層の導体層部分を溶融してプリント基板２０ａ側の接合ランド部２３と接合するため、プリント基板２０ａに突起電極２１を確実にかつ簡単に形成することができる。
【００３７】
図４は、突起電極２１付きプリント基板２０に半導体素子２９を搭載する工程を段階的に示す説明図であり、図５は、突起電極２１付きプリント基板２０にチップ部品３１を接合した状態の断面図である。ただし、前記実施形態と同一の部材には同一の符号を付し、その説明は適宜省略する。ベアチップ半導体素子２９において、その複数の電極部３０は所定間隔おきに付設されている。プリント基板２０ａにおいて、これら電極部３０の所定間隔に合わせて突起電極２１が形成されている。
【００３８】
突起電極２１付きプリント基板２０に半導体素子２９を搭載する場合、図４（ａ）に示すように、半導体素子２９の複数の電極部３０と、プリント基板２０ａ上の複数の突起電極２１とを位置合わせし、半導体素子２９の厚み方向一方から所定の超音波と圧力、場合によりさらに温度を付加させた超音波接合の条件下で、各接合ランド部２３上の突起電極２１と半導体素子２９の電極部３０とを接続する。突起電極２１において、半導体素子２９に臨む厚み方向一方の表面積Ｓ３は、半導体素子２９の電極部３０の表面積Ｓ４よりもやや小さく形成されているので、各電極部３０と突起電極２１とを位置合わせする場合、プリント基板２０ａの突起電極２１に対して、半導体素子２９の高精度な位置合わせが不要になる。つまり、突起電極２１の半導体素子２９に臨む厚み方向一方の表面積Ｓ３が、電極部３０の表面積Ｓ４よりもやや小さく形成されているので、突起電極２１に対する半導体素子２９の相対位置の許容範囲が広がるので、半導体素子２９の高精度な位置合わせが不要になる。したがって、半導体素子２９の実装を簡単化することができるとともにタクトタイムを短縮することができる。
【００３９】
次に図４（ｂ）に示すように、突起電極２１が形成されている部分を除き、接続後の半導体素子２９とプリント基板２０ａとの間にアンダーフィル３２を注入する。これによって、プリント基板２０ａの突起電極２１に対し、半導体素子２９を強固に接続することができ、良好な接続信頼性を得ることができる。突起電極２１と半導体素子２９の電極部３０とを接続する手法として、たとえば、異方性導電フィルム、異方性導電性ペーストによる熱圧着接続や熱と加圧による固層拡散接続などによる他の手法も適用することができる。また、突起電極２１と半導体素子２９の電極部３０とを接続する前に、突起電極２１付きプリント基板２０上に、アンダーフィル３２を予め塗布しておいてもよい。
【００４０】
半導体素子２９をプリント基板２０ａに搭載した後、このプリント基板２０ａに、電子部品３１であるチップ抵抗およびチップコンデンサを搭載する場合、電子部品３１をプリント基板２０ａに接合するための接合材３３は、接合ランド部２３に溶融接合される上述した第２の導体層部分２５の融点よりも低い融点に設定されている。前記接合材３３は、導電性接着材および錫を含む合金、具体的にはたとえば、錫とビスマスとの合金、錫とインジウムとの合金、錫と亜鉛との合金などから構成されている。したがって、プリント基板２０ａに、接合材３３を介して、第２の導体層部分２５の融点よりも低い融点付近の加熱温度でもって、チップ抵抗およびチップコンデンサを接合する。このように、電子部品３１をプリント基板２０ａに接合するための接合材３３は、接合ランド部２３に溶融接合される第２の導体層部分２５の融点よりも低い融点に設定されているので、プリント基板２０ａに、半導体素子２９を搭載した後、電子部品３１を搭載する際、プリント基板２０ａ上に接合した突起電極２１の導体層部分２５が再溶融せず、安定した接続信頼性を保持することができる。
【００４１】
本発明の実施の他の形態として、三層以上の導体層部分が一体的に積層されて成る突起電極を適用することも可能である。銅、ニッケル、または、銅ニッケルなどの合金を用いて第１の導体層部分を構成してもよい。インジウム、銀、錫、ビスマス、亜鉛、または、錫および銀、錫および亜鉛などの合金などを用いて第２の導体層部分を構成してもよい。突起電極形成用基板は、ガラス基板に必ずしも限定されるものではなく、たとえば、石英基板、ポリイミドなどの絶縁基板を用いてもよい。本実施形態においては、円筒形状の突起電極について説明したが、突起電極は、必ずしも円筒形状に限定されるものではなく、円錐形状または多角形状の突起電極を適用可能である。電子部品を接合する接合材は、上述したものの他に、金属粉を含んだ導電性接着剤および錫を含む合金、すなわち、錫−銀系に融点降下元素であるインジウム、ビスマス、亜鉛などを添加した三元系以上の接合材も適用可能である。その他、前記実施形態に、特許請求の範囲を逸脱しない範囲において種々の部分的変更を行う場合もある。
【００４２】
【発明の効果】
以上のように本発明によれば、二層以上の導体層部分のうち、最も低い融点の導体層部分がプリント基板に溶融接合される構成であるので、突起電極を比較的低い加熱温度でもってプリント基板に簡単に接合することができるだけでなく、プリント基板に加熱、加圧によって突起電極を接合する際のダメージを極力小さくすることが可能になり、プリント基板自体の信頼性を確保することができる。また、前記公報に記載の従来のものと比べて製造コストの低減を図ることができる。
【００４３】
また本発明によれば、プリント基板に溶融接合されている導体層部分以外の導体層部分の厚さを、上述したように大きく形成することによって、突起電極をプリント基板に溶融接合するときの熱応力による突起電極の形状変化を極力防止することができる。それ故、プリント基板上において、隣接する突起電極のピッチを狭くすることが可能となり、システムインパッケージの小形化および高密度化を一層図ることができる。
【００４４】
また本発明によれば、プリント基板に溶融接合されている導体層部分と、この導体層部分以外の導体層部分とをそれぞれ上述した金属によって構成することで、フリップチップボンディング法を用いることが可能となり、システムインパッケージの小形化および高密度化を図ることができるとともに、突起電極をプリント基板に簡単に接合することができる突起電極付きプリント基板を容易に実現することができる。
【００４５】
また本発明によれば、突起電極をプリント基板に形成する際、プリント基板に対して突起電極の高精度な位置合わせが不要になる。つまり、導体層部分のプリント基板に臨む表面積が、プリント基板の表面積よりも小さく形成されているので、プリント基板に対する前記導体層部分の相対位置の許容範囲が広がる。それ故、突起電極の形成を簡単化することができるとともにタクトタイムを短縮することができる。
【００４６】
また本発明によれば、プリント基板に、所定の加熱温度でもって溶融接合された突起電極を介して、ベアチップ半導体素子を搭載した後、プリント基板に接合材を介して電子部品を接合する。接合材の融点は、ベアチップ半導体素子をプリント基板に溶融接合する導体層部分の融点よりも低く設定されているので、電子部品をプリント基板に接合する際、前記所定の加熱温度よりも低い加熱温度に設定することができる。それ故、プリント基板に一旦接合された突起電極の導体層が再溶融するのを未然に防止することができ、安定した接続信頼性を保持することができる。
【００４７】
また、本発明によれば、プリント基板に一旦接合された突起電極の導体層が再溶融するのを未然に防止することができる接合材を、容易に実現することができる。
【００４８】
また、本発明によれば、突起電極を剥離可能に形成する工程においては、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層する。次工程において、突起電極をプリント基板に転写することができる。したがって、プリント基板に、必要な箇所のみ突起電極を転写によって形成することが可能になる。前記公報に記載の従来技術においては、突起電極をプリント基板に形成する際のメッキプロセスが複雑化し、各金属を析出するため多大な処理時間が必要になるのに対し、突起電極を突起電極形成用基板に設けるプロセスと、プリント基板を形成するプロセスとを並行してまたは略並行して行うことが可能となる。それ故、プリント基板単体でのプロセスを簡単化することができる。
【００４９】
また、本発明によれば、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層して突起電極を剥離可能に形成した後、二層以上の導体層部分のうち、突起電極形成用基板から最も遠い最表層の導体層部分を溶融してプリント基板側の接合部と接合し、その後、突起電極を突起電極形成用基板から剥離することができる。突起電極形成用基板から最も遠い前記最表層の導体層部分を溶融してプリント基板側の接合部と接合するため、プリント基板に突起電極を確実にかつ簡単に形成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る突起電極付きプリント基板の要部断面図である。
【図２】プリント基板に突起電極を転写する工程を段階的に示す説明図である。
【図３】プリント基板に突起電極を形成する工程を示すフローチャートである。
【図４】突起電極付きプリント基板に半導体素子を搭載する工程を段階的に示す説明図である。
【図５】突起電極付きプリント基板にチップ部品を接合した状態の断面図である。
【図６】従来の突起電極付きプリント基板を製造する方法を段階的に示す説明図である。
【符号の説明】
２０ プリント基板
２１ 突起電極
２３ 接合ランド部
２４ 第１の導体層部分
２５ 第２の導体層部分
２６ 突起電極形成用基板
２９ 半導体素子
３１ 電子部品
【発明の属する技術分野】
本発明は、突起電極付きプリント基板およびその製造方法に関し、たとえば携帯電話および携帯情報端末などに好適に用いられる技術に関する。
【０００２】
【従来の技術】
携帯電話および携帯情報端末の急速な普及の原動力の一つとして、機器の飛躍的な小形化がある。その背景には、従来、複数の大規模集積回路（ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ ）で構成されていたシステムおよび機能を、一つの半導体素子に集約するシステムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）化の技術の進歩がある。その一方で、必要な複数の半導体素子を組合わせて、プリント基板上に直接搭載し、一パッケージ化したシステムインパッケージ（ＳＩＰ：Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）が近年、注目を集めている。
【０００３】
近年、携帯電話に代表される携帯情報機器においては、高機能化が進むのに伴って商品サイクルが短くなってきており、携帯情報機器の開発期間を極力短縮することが切望されている。たとえば、携帯電話において一つの機能変更が生じた場合、ＳＯＣにおいては、半導体素子の設計からプロセスまでのすべてに影響を与える変更が必要になるので、その開発に膨大な費用と時間を要するのに対し、ＳＩＰにおいては、一部の半導体素子の種類を変更または追加したり、プリント基板の若干の変更を行うなどによって対応することが可能になるため、ＳＩＰは、ＳＯＣと比べて開発期間の大幅な短縮と開発コストの大幅な低減を図ることができる。
【０００４】
前記ＳＩＰの小形化、高密度化を図るためには、ショート防止を図るためのバンプなどの突起電極が設けられたベアチップ半導体素子を、その能動素子面を下に向けて電気的に接続するいわゆるフェースダウンでもって、プリント基板にフリップチップボンディング法にて実装する手法が有効である。しかし、このＳＩＰは、複数の半導体素子を組合わせて一つのシステムを構成するため、前記複数の半導体素子のうち、自社製以外の他社製半導体素子を搭載しなければならない場合がある。つまり、ＳＩＰにおいて、突起電極が設けられていない他社製半導体素子を必要とする場合には、フリップチップボンディング法以外のたとえばワイヤーボンディング法などの実装手法を用いる必要があり、それ故、半導体素子と、プリント基板の電極部との間の距離が実質的に広がりＳＩＰの小形化に支障をきたす。
【０００５】
従来プリント基板にバンプなどの突起電極を形成したうえで突起電極が設けられていない半導体素子つまりベアチップ半導体素子などを搭載する技術（特許文献１）が開示されている。図６は、前記特許文献１に開示された突起電極付きプリント基板１の製造方法を段階的に示す説明図である。図６（ａ）に示すように、内層導体２を形成してあるプリント基板１に、スルーホールおよびバイヤホールなどの貫通導通穴３を形成する。またプリント基板１の表面部に、外層導体４，５、および電極端子６をメッキ法にて形成する。さらに所定の箇所にソルダーレジスト層７を形成する。
【０００６】
次に、図６（ｂ）に示すように、メッキレジスト８をプリント基板１に形成し、ベアチップ半導体素子１０を接続する電極端子６に、フォト法および炭酸ガスレーザにて微小な穴を開け、その後、メッキ法にて、所定の金属を析出することによって、電極端子６上に突起電極９を形成する。次に、図６（ｃ）に示すように、メッキレジスト７を剥離した後、ベアチップ半導体素子１０を、フリップチップボンディング法にて突起電極９を介してプリント基板１に接続する。
【０００７】
【特許文献１】
特開２０００−２０８９１０号公報
【０００８】
【発明が解決しようとする課題】
前記特許文献１に記載の従来技術では、プリント基板１の表面部の外層導体４，５などの回路を形成するためのメッキプロセスとは別に、突起電極９を形成するための専用のメッキプロセスが必要になるうえ、突起電極９を、たとえば無電解銅メッキを約２０μｍ以上３０μｍ以下積層し、無電解ニッケルメッキを約１０μｍ積層し、さらに無電解金メッキを約０．５μｍ積層して形成するので、メッキプロセスが複雑化する。また、各金属を析出するために多大な処理時間が必要になる。それ故、タクトタイムおよび工数が大きくなり生産性が低くなる。また、メッキプロセスが複雑化する分、その設備費用も高くなり製造コストが高くつく。
【０００９】
したがって本発明の目的は、システムインパッケージの小形化および高密度化を図り、信頼性を確保するとともに、生産性向上を図り、設備費用を極力抑え、製造コストを低減することができる突起電極付きプリント基板およびその製造方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、突起電極が形成されるプリント基板であって、
突起電極は、それぞれ融点の異なる二層以上の導体層部分が一体的に積層されて成り、それら導体層部分のうち、最も低い融点の導体層部分がプリント基板に溶融接合されていることを特徴とする突起電極付きプリント基板である。
【００１１】
本発明に従えば、二層以上の導体層部分のうち、最も低い融点の導体層部分がプリント基板に溶融接合される構成であるので、突起電極を比較的低い加熱温度でもってプリント基板に簡単に接合することができるだけでなく、プリント基板に加熱、加圧によって突起電極を接合する際のダメージを極力小さくすることが可能になり、プリント基板自体の信頼性を確保することができる。また、前記公報に記載の従来のものと比べて製造コストの低減を図ることができる。
【００１２】
また本発明は、前記二層以上の導体層部分のうち、プリント基板に溶融接合されている導体層部分以外の導体層部分は、プリント基板に溶融接合されている導体層部分の厚さよりも大きく形成されることを特徴とする。
【００１３】
本発明に従えば、プリント基板に溶融接合されている導体層部分以外の導体層部分の厚さを、上述したように大きく形成することによって、突起電極をプリント基板に溶融接合するときの熱応力による突起電極の形状変化を極力防止することができる。それ故、プリント基板上において、隣接する突起電極のピッチを狭くすることが可能となる。
【００１４】
また本発明は、前記二層以上の導体層部分から成る突起電極は、プリント基板に溶融接合されている導体層部分以外の導体層部分が、金、銅およびニッケルのうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成され、プリント基板に溶融接合されている導体層部分が、インジウム、銀、錫、ビスマスおよび亜鉛のうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成されることを特徴とする。
【００１５】
本発明に従えば、プリント基板に溶融接合されている導体層部分と、この導体層部分以外の導体層部分とをそれぞれ上述した金属によって構成することで、フリップチップボンディング法を用いることが可能となり、システムインパッケージの小形化および高密度化を図ることができるとともに、突起電極をプリント基板に簡単に接合することができる突起電極付きプリント基板を容易に実現することができる。
【００１６】
また本発明は、プリント基板に溶融接合されている導体層部分において、プリント基板に臨む表面積は、プリント基板の表面積よりも小さく形成されることを特徴とする。
【００１７】
本発明に従えば、突起電極をプリント基板に形成する際、プリント基板に対して突起電極の高精度な位置合わせが不要になる。つまり、導体層部分のプリント基板に臨む表面積が、プリント基板の表面積よりも小さく形成されているので、プリント基板に対する前記導体層部分の相対位置の許容範囲が広がる。それ故、プリント基板に対し、突起電極を高精度に位置合わせする必要がなくなるので、突起電極の形成を簡単化することができるとともにタクトタイムを短縮することができる。
【００１８】
また本発明は、前記突起電極を介してベアチップ半導体素子を搭載可能なプリント基板において、
プリント基板に接合材を介して接合する電子部品を含み、接合材の融点は、ベアチップ半導体素子を搭載するための突起電極のプリント基板に溶融接合される導体層部分の融点よりも低く設定されることを特徴とする。
【００１９】
本発明に従えば、プリント基板に、所定の加熱温度でもって溶融接合された突起電極を介して、ベアチップ半導体素子を搭載した後、プリント基板に接合材を介して電子部品を接合する。接合材の融点は、ベアチップ半導体素子をプリント基板に溶融接合する導体層部分の融点よりも低く設定されているので、電子部品をプリント基板に接合する際、前記所定の加熱温度よりも低い加熱温度に設定することができる。それ故、プリント基板に一旦接合された突起電極の導体層が再溶融するのを未然に防止することができ、安定した接続信頼性を保持することができる。
【００２０】
また本発明は、前記接合材は、導電性接着材および錫を含む合金から成ることを特徴とする。
【００２１】
本発明に従えば、プリント基板に一旦接合された突起電極の導体層が再溶融するのを未然に防止することができる接合材を、容易に実現することができる。
【００２２】
また本発明は、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層して、突起電極形成用基板から剥離可能に、突起電極を形成する工程と、
プリント基板に突起電極を転写する工程とを含むことを特徴とする突起電極付きプリント基板の製造方法である。
【００２３】
本発明に従えば、突起電極を剥離可能に形成する工程においては、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層する。次工程において、突起電極をプリント基板に転写することができる。したがって、プリント基板に、必要な箇所のみ突起電極を転写によって形成することが可能になる。前記公報に記載の従来技術においては、突起電極をプリント基板に形成する際のメッキプロセスが複雑化し、各金属を析出するため多大な処理時間が必要になるのに対し、本発明においては、突起電極を突起電極形成用基板に設けるプロセスと、プリント基板を形成するプロセスとを並行してまたは略並行して行うことが可能となる。それ故、プリント基板単体でのプロセスを簡単化することができる。
【００２４】
また本発明は、プリント基板に突起電極を転写する工程は、
前記二層以上の導体層部分のうち、突起電極形成用基板から最も遠い最表層の導体層部分を溶融してプリント基板側の接合部と接合する段階と、
突起電極を突起電極形成用基板から剥離する段階とを含むことを特徴とする。
【００２５】
本発明に従えば、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層して突起電極を剥離可能に形成した後、二層以上の導体層部分のうち、突起電極形成用基板から最も遠い最表層の導体層部分を溶融してプリント基板側の接合部と接合し、その後、突起電極を突起電極形成用基板から剥離する。突起電極形成用基板から最も遠い前記最表層の導体層部分を溶融してプリント基板側の接合部と接合するため、プリント基板に突起電極を確実にかつ簡単に形成することができる。
【００２６】
【発明の実施の形態】
図１は、本発明の実施形態に係る突起電極付きプリント基板２０の要部断面図である。本実施形態は、たとえば携帯電話および携帯情報端末などに好適に用いられる突起電極付きプリント基板に本発明の突起電極付きプリント基板を適用した場合の一例を示す。以下の説明は、突起電極付きプリント基板の製造方法についての説明をも含む。なお、図１には、プリント基板２０の厚み方向一方が上方に、厚み方向他方が下方に示され、突起電極２１の並び方向一方が左方に、並び方向他方が右方に示される。
【００２７】
突起電極２１付きプリント基板２０は、プリント基板２０ａと、複数の突起電極２１とを含んでいる。プリント基板２０ａは、たとえば、ガラス布エポキシ樹脂またはアラミド繊維不織布エポキシ樹脂などの絶縁基板材料から平板状に形成されている。このプリント基板２０ａの上面部２２には、べアチップ半導体素子（以下、単に半導体素子と呼ぶこともある）を搭載するための複数の接合ランド部２３が、後述する半導体素子の電極部のピッチ、または、電子部品の電極部のピッチに合わせて所定間隔おきに付設されている。これら接合部としての接合ランド部２３は、プリント基板２０ａの上面部２２に銅メッキが施された後、順次、ニッケル無電解メッキ、金の無電解メッキが施されて成り、各接合ランド部２３はプリント基板２０ａに含まれている。
【００２８】
各接合ランド部２３には、それぞれ融点の異なる第１および第２の導体層部分２４，２５が一体的に積層されて成る突起電極２１が溶融接続されている。また、それら導体層部分２４，２５のうち、融点が低い方の導体層部分２５（後述する）が接合ランド部２３に溶融接合されている。すなわち、接合ランド部２３の上面部には、突起電極２１の下段部に位置する第２の導体層部分２５が、突起電極２１全体の厚さのたとえば約１／８の厚さに積層されている。この下段部に位置する第２の導体層部分２５は接合ランド部２３の上面部に臨み、かつ、前記上面部に臨む第２の導体層部分２５の表面積Ｓ１は、接合ランド部２３の上面部の表面積Ｓ２よりもやや小さく形成されている。この約１／８の厚さに積層された第２の導体層部分２５の上面部に、第１の導体層部分２４が積層され、突起電極２１全体の厚さのたとえば約７／８の厚さに積層されている。
【００２９】
第１の導体層部分２４は、金、銅およびニッケルのうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成される。本実施形態において、第１の導電層部分２４は、具体的にはたとえば融点が約１０６３℃である金を用いて構成される。第２の導体層部分２５は、インジウム、銀、錫、ビスマスおよび亜鉛のうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成される。本実施形態において、第２の導体層部分２５は、具体的にはたとえば融点が約１３８℃である錫およびビスマスなどの合金などを用いて構成される。第１の導体層部分２４の厚さＴｍは、下段部に位置する第２の導体層部分２５であってプリント基板２０ａに溶融接合されている第２の導体層部分２５の厚さＴｄよりも大きく形成されている。
【００３０】
図２は、プリント基板２０ａに突起電極２１を転写する工程を段階的に示す説明図であり、図３は、プリント基板２０ａに突起電極２１を形成する工程を示すフローチャートである。ここで、Ｓｉ（ｉ＝１，２，３）はステップを示す。プリント基板２０ａに突起電極２１を転写する際には、図２（ａ）および図３のステップ１に示すように、たとえばガラス基板などの絶縁基板である突起電極形成用基板２６の厚み方向一方の表面部に、たとえばＩＴＯである導体層２７を蒸着によって形成する。次に、導体層２７上にメッキレジスト２８を塗布し、半導体素子２９の電極部３０のピッチＰ（図４参照）に合わせて所定間隔おきに、複数の開口部２８ａを露光現像およびエッチングによってパターニングする。各開口部２８ａは、突起電極形成用基板２６の厚み方向に平行な軸線をもつ上端開放状でたとえば直径約６０μｍの円筒形状に形成され、かつ、接合ランド部２３の上面部に臨む第２の導体層部分２５の表面積Ｓ１が、接合ランド部２３の上面部の表面積Ｓ２よりもやや小さくなるように、メッキレジスト２８用マスクの開口径を適宜調整することによって形成される。導体層２７としては、たとえば、金、白金、チタンタングステン、クロム、上述したＩＴＯなどのうちのいずれかを使用する。
【００３１】
次に、図２（ｂ）に示すように、各開口部２８ａに、順次、第１の導体層２４、第２の導体層２５をメッキ法によって形成する。前記メッキ法としては、電解メッキ法、無電解メッキ法などの湿式メッキ法または蒸着などの乾式メッキ法が適用可能である。なお、突起電極２１を形成した後、メッキレジスト２８を除去してもよい。以上説明した工程によって、二層の導体層部分２４，２５から成る突起電極２１が、突起電極形成用基板２６に形成される。
【００３２】
次に、図２（ｃ）および図３のステップ２に示すように、プリント基板２０ａの複数の接合ランド部２３に対して、複数の突起電極２１が対向するように配置したうえで、搭載対象である所望の半導体素子２９を搭載するのに必要な接合ランド部２３に対して複数の突起電極２１をそれぞれ相対的に位置決めする。その後、複数の突起電極２１を、突起電極形成用基板２６側から図示外のツールを用いて加圧しつつ、前記下段部に位置する第２の導体層部分２５だけが溶融するたとえば約２４０℃の温度まで加熱して、下段部に位置する第２の導体層部分２５を溶融する。
【００３３】
プリント基板２０ａに溶融接合される第２の導体層部分２５において、プリント基板２０ａに臨む表面積Ｓ１は、接合ランド部２３の上面部の表面積Ｓ２よりもやや小さくなるように形成されているので、突起電極２１をプリント基板２０ａに形成する際、プリント基板２０ａに対して突起電極２１の高精度な位置合わせが不要になる。つまり、第２の導体層部分２５の接合ランド部２３に臨む表面積Ｓ１が、接合ランド部２３の表面積Ｓ２よりもやや小さくなるように形成されているので、プリント基板２０ａに対する前記導体層部分２５の相対位置の許容範囲が広がる。それ故、プリント基板２０ａに対し、突起電極２１を高精度に位置合わせする必要がなくなるので、突起電極２１の形成を簡単化することができるとともにタクトタイムを短縮することができる。
【００３４】
その後、図３のステップ３に示すように、前記ツールおよび突起電極形成用基板２６を、プリント基板２０ａから離隔することによって、突起電極２１が突起電極形成用基板２６から剥離して、プリント基板２０ａの接合ランド部２３上に突起電極２１を転写する。プリント基板２０ａの接合ランド部２３上に、複数の突起電極２１を転写、形成する際には、第２の導体層部分２５を溶融させるとともに、第１の導体層部分２４は溶融しない条件において実施する。すなわち、第２の導体層部分２５を溶融させ、接合ランド部２３の材料と溶融接合させることで、図１に示すように、突起電極形成用基板２６上の突起電極２１を、プリント基板２０ａの接合ランド部２３上に確実に転写、形成することができる。
【００３５】
以上説明した突起電極２１付きプリント基板２０によれば、第１および第２の導体層部分２４，２５が一体的に積層されて成る突起電極２１がプリント基板２０に溶融接合されているので、搭載対象のたとえばベアチップ半導体素子２９を、プリント基板２０ａに接続する場合に、ベアチップ半導体素子２９に、突起電極を形成するなどの接続前処理を施す必要がなくなる。それ故、搭載対象となる半導体素子２９の形態上の制限を極力解消することが可能となる。また、フリップチップボンディング法を用いることが可能となり、システムインパッケージの小形化および高密度化を図ることができる。また、第１および第２の導体層部分２４，２５のうち、融点の低い第２の導体層部分２５がプリント基板２０ａに溶融接合される構成であるので、突起電極２１を比較的低い加熱温度でもってプリント基板２０ａに簡単に接合することができるだけでなく、プリント基板２０ａに加熱、加圧によって突起電極２１を接合する際のダメージを極力小さくすることが可能になり、プリント基板自体の信頼性を確保することができる。また、前記公報に記載の従来のものと比べて製造コストの低減を図ることができる。
【００３６】
また、プリント基板２０ａに溶融接合されている第２の導体層部分２５以外の第１導体層部分２４の厚さＴｍを、上述したように大きく形成することによって、突起電極２１をプリント基板２０ａに溶融接合するときの熱応力による突起電極２１の形状変化を極力防止することができる。それ故、プリント基板２０ａ上において、隣接する突起電極２１のピッチを狭くすることが可能となり、システムインパッケージの小形化および高密度化を一層図ることができる。また、突起電極２１付きプリント基板２０の製造方法によれば、突起電極２１を形成する工程においては、突起電極形成用基板２６に、それぞれ融点の異なる第１および第２の導体層部分２４，２５を一体的に積層し、次工程において、突起電極２１をプリント基板２０ａに転写することができる。したがって、プリント基板２０ａに、必要な箇所のみ突起電極２１を転写によって形成することが可能になる。前記公報に記載の従来技術においては、突起電極をプリント基板に形成する際のメッキプロセスが複雑化し、各金属を析出するため多大な処理時間が必要になるのに対し、本実施形態においては、突起電極２１を突起電極形成用基板２６に設けるプロセスと、プリント基板２０ａを形成するプロセスとを並行してまたは略並行して行うことが可能となる。それ故、プリント基板単体でのプロセスを簡単化することができる。突起電極形成用基板２６から最も遠い前記最表層の導体層部分を溶融してプリント基板２０ａ側の接合ランド部２３と接合するため、プリント基板２０ａに突起電極２１を確実にかつ簡単に形成することができる。
【００３７】
図４は、突起電極２１付きプリント基板２０に半導体素子２９を搭載する工程を段階的に示す説明図であり、図５は、突起電極２１付きプリント基板２０にチップ部品３１を接合した状態の断面図である。ただし、前記実施形態と同一の部材には同一の符号を付し、その説明は適宜省略する。ベアチップ半導体素子２９において、その複数の電極部３０は所定間隔おきに付設されている。プリント基板２０ａにおいて、これら電極部３０の所定間隔に合わせて突起電極２１が形成されている。
【００３８】
突起電極２１付きプリント基板２０に半導体素子２９を搭載する場合、図４（ａ）に示すように、半導体素子２９の複数の電極部３０と、プリント基板２０ａ上の複数の突起電極２１とを位置合わせし、半導体素子２９の厚み方向一方から所定の超音波と圧力、場合によりさらに温度を付加させた超音波接合の条件下で、各接合ランド部２３上の突起電極２１と半導体素子２９の電極部３０とを接続する。突起電極２１において、半導体素子２９に臨む厚み方向一方の表面積Ｓ３は、半導体素子２９の電極部３０の表面積Ｓ４よりもやや小さく形成されているので、各電極部３０と突起電極２１とを位置合わせする場合、プリント基板２０ａの突起電極２１に対して、半導体素子２９の高精度な位置合わせが不要になる。つまり、突起電極２１の半導体素子２９に臨む厚み方向一方の表面積Ｓ３が、電極部３０の表面積Ｓ４よりもやや小さく形成されているので、突起電極２１に対する半導体素子２９の相対位置の許容範囲が広がるので、半導体素子２９の高精度な位置合わせが不要になる。したがって、半導体素子２９の実装を簡単化することができるとともにタクトタイムを短縮することができる。
【００３９】
次に図４（ｂ）に示すように、突起電極２１が形成されている部分を除き、接続後の半導体素子２９とプリント基板２０ａとの間にアンダーフィル３２を注入する。これによって、プリント基板２０ａの突起電極２１に対し、半導体素子２９を強固に接続することができ、良好な接続信頼性を得ることができる。突起電極２１と半導体素子２９の電極部３０とを接続する手法として、たとえば、異方性導電フィルム、異方性導電性ペーストによる熱圧着接続や熱と加圧による固層拡散接続などによる他の手法も適用することができる。また、突起電極２１と半導体素子２９の電極部３０とを接続する前に、突起電極２１付きプリント基板２０上に、アンダーフィル３２を予め塗布しておいてもよい。
【００４０】
半導体素子２９をプリント基板２０ａに搭載した後、このプリント基板２０ａに、電子部品３１であるチップ抵抗およびチップコンデンサを搭載する場合、電子部品３１をプリント基板２０ａに接合するための接合材３３は、接合ランド部２３に溶融接合される上述した第２の導体層部分２５の融点よりも低い融点に設定されている。前記接合材３３は、導電性接着材および錫を含む合金、具体的にはたとえば、錫とビスマスとの合金、錫とインジウムとの合金、錫と亜鉛との合金などから構成されている。したがって、プリント基板２０ａに、接合材３３を介して、第２の導体層部分２５の融点よりも低い融点付近の加熱温度でもって、チップ抵抗およびチップコンデンサを接合する。このように、電子部品３１をプリント基板２０ａに接合するための接合材３３は、接合ランド部２３に溶融接合される第２の導体層部分２５の融点よりも低い融点に設定されているので、プリント基板２０ａに、半導体素子２９を搭載した後、電子部品３１を搭載する際、プリント基板２０ａ上に接合した突起電極２１の導体層部分２５が再溶融せず、安定した接続信頼性を保持することができる。
【００４１】
本発明の実施の他の形態として、三層以上の導体層部分が一体的に積層されて成る突起電極を適用することも可能である。銅、ニッケル、または、銅ニッケルなどの合金を用いて第１の導体層部分を構成してもよい。インジウム、銀、錫、ビスマス、亜鉛、または、錫および銀、錫および亜鉛などの合金などを用いて第２の導体層部分を構成してもよい。突起電極形成用基板は、ガラス基板に必ずしも限定されるものではなく、たとえば、石英基板、ポリイミドなどの絶縁基板を用いてもよい。本実施形態においては、円筒形状の突起電極について説明したが、突起電極は、必ずしも円筒形状に限定されるものではなく、円錐形状または多角形状の突起電極を適用可能である。電子部品を接合する接合材は、上述したものの他に、金属粉を含んだ導電性接着剤および錫を含む合金、すなわち、錫−銀系に融点降下元素であるインジウム、ビスマス、亜鉛などを添加した三元系以上の接合材も適用可能である。その他、前記実施形態に、特許請求の範囲を逸脱しない範囲において種々の部分的変更を行う場合もある。
【００４２】
【発明の効果】
以上のように本発明によれば、二層以上の導体層部分のうち、最も低い融点の導体層部分がプリント基板に溶融接合される構成であるので、突起電極を比較的低い加熱温度でもってプリント基板に簡単に接合することができるだけでなく、プリント基板に加熱、加圧によって突起電極を接合する際のダメージを極力小さくすることが可能になり、プリント基板自体の信頼性を確保することができる。また、前記公報に記載の従来のものと比べて製造コストの低減を図ることができる。
【００４３】
また本発明によれば、プリント基板に溶融接合されている導体層部分以外の導体層部分の厚さを、上述したように大きく形成することによって、突起電極をプリント基板に溶融接合するときの熱応力による突起電極の形状変化を極力防止することができる。それ故、プリント基板上において、隣接する突起電極のピッチを狭くすることが可能となり、システムインパッケージの小形化および高密度化を一層図ることができる。
【００４４】
また本発明によれば、プリント基板に溶融接合されている導体層部分と、この導体層部分以外の導体層部分とをそれぞれ上述した金属によって構成することで、フリップチップボンディング法を用いることが可能となり、システムインパッケージの小形化および高密度化を図ることができるとともに、突起電極をプリント基板に簡単に接合することができる突起電極付きプリント基板を容易に実現することができる。
【００４５】
また本発明によれば、突起電極をプリント基板に形成する際、プリント基板に対して突起電極の高精度な位置合わせが不要になる。つまり、導体層部分のプリント基板に臨む表面積が、プリント基板の表面積よりも小さく形成されているので、プリント基板に対する前記導体層部分の相対位置の許容範囲が広がる。それ故、突起電極の形成を簡単化することができるとともにタクトタイムを短縮することができる。
【００４６】
また本発明によれば、プリント基板に、所定の加熱温度でもって溶融接合された突起電極を介して、ベアチップ半導体素子を搭載した後、プリント基板に接合材を介して電子部品を接合する。接合材の融点は、ベアチップ半導体素子をプリント基板に溶融接合する導体層部分の融点よりも低く設定されているので、電子部品をプリント基板に接合する際、前記所定の加熱温度よりも低い加熱温度に設定することができる。それ故、プリント基板に一旦接合された突起電極の導体層が再溶融するのを未然に防止することができ、安定した接続信頼性を保持することができる。
【００４７】
また、本発明によれば、プリント基板に一旦接合された突起電極の導体層が再溶融するのを未然に防止することができる接合材を、容易に実現することができる。
【００４８】
また、本発明によれば、突起電極を剥離可能に形成する工程においては、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層する。次工程において、突起電極をプリント基板に転写することができる。したがって、プリント基板に、必要な箇所のみ突起電極を転写によって形成することが可能になる。前記公報に記載の従来技術においては、突起電極をプリント基板に形成する際のメッキプロセスが複雑化し、各金属を析出するため多大な処理時間が必要になるのに対し、突起電極を突起電極形成用基板に設けるプロセスと、プリント基板を形成するプロセスとを並行してまたは略並行して行うことが可能となる。それ故、プリント基板単体でのプロセスを簡単化することができる。
【００４９】
また、本発明によれば、突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層して突起電極を剥離可能に形成した後、二層以上の導体層部分のうち、突起電極形成用基板から最も遠い最表層の導体層部分を溶融してプリント基板側の接合部と接合し、その後、突起電極を突起電極形成用基板から剥離することができる。突起電極形成用基板から最も遠い前記最表層の導体層部分を溶融してプリント基板側の接合部と接合するため、プリント基板に突起電極を確実にかつ簡単に形成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る突起電極付きプリント基板の要部断面図である。
【図２】プリント基板に突起電極を転写する工程を段階的に示す説明図である。
【図３】プリント基板に突起電極を形成する工程を示すフローチャートである。
【図４】突起電極付きプリント基板に半導体素子を搭載する工程を段階的に示す説明図である。
【図５】突起電極付きプリント基板にチップ部品を接合した状態の断面図である。
【図６】従来の突起電極付きプリント基板を製造する方法を段階的に示す説明図である。
【符号の説明】
２０ プリント基板
２１ 突起電極
２３ 接合ランド部
２４ 第１の導体層部分
２５ 第２の導体層部分
２６ 突起電極形成用基板
２９ 半導体素子
３１ 電子部品
Claims (8)
- 突起電極が形成されるプリント基板であって、
突起電極は、それぞれ融点の異なる二層以上の導体層部分が一体的に積層されて成り、それら導体層部分のうち、最も低い融点の導体層部分がプリント基板に溶融接合されていることを特徴とする突起電極付きプリント基板。 - 前記二層以上の導体層部分のうち、プリント基板に溶融接合されている導体層部分以外の導体層部分は、プリント基板に溶融接合されている導体層部分の厚さよりも大きく形成されることを特徴とする請求項１に記載の突起電極付きプリント基板。
- 前記二層以上の導体層部分から成る突起電極は、プリント基板に溶融接合されている導体層部分以外の導体層部分が、金、銅およびニッケルのうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成され、プリント基板に溶融接合されている導体層部分が、インジウム、銀、錫、ビスマスおよび亜鉛のうち少なくともいずれか一つから成る金属、または不可避不純物を含む前記金属によって構成されることを特徴とする請求項１または２に記載の突起電極付きプリント基板。
- プリント基板に溶融接合されている導体層部分において、プリント基板に臨む表面積は、プリント基板の表面積よりも小さく形成されることを特徴とする請求項１〜３のいずれかに記載の突起電極付きプリント基板。
- 前記突起電極を介してベアチップ半導体素子を搭載可能なプリント基板において、
プリント基板に接合材を介して接合する電子部品を含み、接合材の融点は、ベアチップ半導体素子を搭載するための突起電極のプリント基板に溶融接合される導体層部分の融点よりも低く設定されることを特徴とする請求項１に記載の突起電極付きプリント基板。 - 前記接合材は、導電性接着材および錫を含む合金から成ることを特徴とする請求項５に記載の突起電極付プリント基板。
- 突起電極形成用基板に、それぞれ融点の異なる二層以上の導体層部分を一体的に積層して、突起電極形成用基板から剥離可能に、突起電極を形成する工程と、
プリント基板に突起電極を転写する工程とを含むことを特徴とする突起電極付きプリント基板の製造方法。 - プリント基板に突起電極を転写する工程は、
前記二層以上の導体層部分のうち、突起電極形成用基板から最も遠い最表層の導体層部分を溶融してプリント基板側の接合部と接合する段階と、
突起電極を突起電極形成用基板から剥離する段階とを含むことを特徴とする請求項７に記載の突起電極付きプリント基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003137032A JP2004342802A (ja) | 2003-05-15 | 2003-05-15 | 突起電極付きプリント基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003137032A JP2004342802A (ja) | 2003-05-15 | 2003-05-15 | 突起電極付きプリント基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004342802A true JP2004342802A (ja) | 2004-12-02 |
Family
ID=33526797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003137032A Pending JP2004342802A (ja) | 2003-05-15 | 2003-05-15 | 突起電極付きプリント基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004342802A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013141042A (ja) * | 2013-04-23 | 2013-07-18 | Invensys Corp | バンプ構造およびその製造方法 |
| JP2014183100A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 電子部品の接合方法および電子機器 |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
| JP2014236022A (ja) * | 2013-05-30 | 2014-12-15 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
| US12027487B2 (en) | 2022-12-22 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
-
2003
- 2003-05-15 JP JP2003137032A patent/JP2004342802A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| JP2014183100A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 電子部品の接合方法および電子機器 |
| JP2013141042A (ja) * | 2013-04-23 | 2013-07-18 | Invensys Corp | バンプ構造およびその製造方法 |
| JP2014236022A (ja) * | 2013-05-30 | 2014-12-15 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
| US12027487B2 (en) | 2022-12-22 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| JP5421863B2 (ja) | 半導体パッケージの製造方法 | |
| KR20040100949A (ko) | 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법 | |
| JP2007184381A (ja) | フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法 | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
| JP2001217513A (ja) | 回路基板 | |
| US8108993B2 (en) | Method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
| JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| JP4285140B2 (ja) | 半導体装置の製造方法 | |
| JP2001036224A (ja) | 樹脂製配線基板及びその製造方法 | |
| WO2023095447A1 (ja) | 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法 | |
| EP0923128A1 (en) | Semiconductor package and method for manufacturing the same | |
| KR20120085208A (ko) | 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법 | |
| TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball | |
| JP5115241B2 (ja) | 電子部品の実装方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JP2005093600A (ja) | 突起電極を有する回路基板の製造方法および該回路基板と半導体素子との接続方法 |