JP5414760B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5414760B2
JP5414760B2 JP2011210972A JP2011210972A JP5414760B2 JP 5414760 B2 JP5414760 B2 JP 5414760B2 JP 2011210972 A JP2011210972 A JP 2011210972A JP 2011210972 A JP2011210972 A JP 2011210972A JP 5414760 B2 JP5414760 B2 JP 5414760B2
Authority
JP
Japan
Prior art keywords
film
graphene
metal film
catalytic metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011210972A
Other languages
English (en)
Other versions
JP2013074034A (ja
Inventor
雅之 片桐
雄一 山崎
真 和田
忠司 酒井
尚志 佐久間
真理子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011210972A priority Critical patent/JP5414760B2/ja
Priority to US13/541,954 priority patent/US8710672B2/en
Publication of JP2013074034A publication Critical patent/JP2013074034A/ja
Application granted granted Critical
Publication of JP5414760B2 publication Critical patent/JP5414760B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53276Conductive materials containing carbon, e.g. fullerenes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068Formation and after-treatment of conductors
    • H01L2221/1094Conducting structures comprising nanotubes or nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

実施形態は、半導体装置およびその製造方法に関する。
LSIや3Dメモリの微細化および多層化に伴い、金属配線において配線遅延の増大が大きな問題となっている。配線遅延の低減には、配線抵抗や配線間容量の低減が重要である。配線の低抵抗化には、例えばCuなどの低抵抗材料の適用が実用化されている。しかし、Cu配線においても、ストレスマイグレーションやエレクトロマイグレーションによる信頼性劣化、サイズ効果に起因する電気抵抗率の上昇などが問題となっており、低抵抗かつ電流密度耐性に優れた配線材料が求められている。
低抵抗・高信頼性が期待できる次世代配線材料として、高い電流密度耐性、電気伝導特性、熱伝導率など優れた物性を有するカーボンナノチューブやグラフェン等の炭素系材料の応用が注目されている。特に、縦方向層間配線にカーボンナノチューブを、横方向配線にグラフェンを用いる構造が検討されている。
しかし、横方向配線のグラフェン層が多層構造を有する場合、コンタクトホール底部でカーボンナノチューブ用触媒/下地膜と接触するのは、多層グラフェン層のうち最上層のみであり、グラフェン層間抵抗はグラフェンバルク抵抗より2桁以上高く、最上層のみの伝導しか利用できない懸念がある。
特開2009−70911号公報
そこで、実施形態は、層間配線抵抗が低減した半導体装置およびその製造方法を提供することを目的とする。
実施形態にかかる半導体装置は、基板と、前記基板上に第1の触媒金属膜と、前記第1の触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜および前記グラフェンを貫通するコンタクトホールと、前記コンタクトホール底部に前記グラフェンと電気的に導通する、Ti、TaとWの中から選ばれる1種以上の元素を有する導電膜と、導電膜上に水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した第2の触媒金属膜と、前記第2の触媒金属膜上にカーボンナノチューブとを備えることを特徴とする。
図1は、実施例1の断面構造図である。 図2は、実施例1の下地膜及び第1の触媒金属膜形成工程図である。 図3は、実施例1のグラフェン成長工程図である。 図4は、実施例1の層間絶縁層形成およびコンタクトホール形成工程図である。 図5は、実施例1のグラフェンエッチング工程図である。 図6は、実施例1の導電膜及び第2の触媒金属形成工程図である。 図7は、実施例1のカーボンナノチューブ成長工程図である。 図8は、実施例1の埋め込み膜形成工程図である。 図9は、実施例1の平坦化工程図である。 図10は、実施例2のカーボンナノチューブ成長工程図である。 図11は、実施例2の埋め込み膜形成工程図である。 図12は、実施例3のエッチングレジスト形成およびパターニング工程図である。 図13は、実施例3の導電膜形成工程図である。 図14は、実施例3の導電膜除去工程図である。
以下、実施例について図面を用いて説明する。実施形態(実施例)は例示であり、発明の範囲はそれらに限定されない。図面は例示である。なお、図面は左右対称であり、同一の符号は省略する。また、図中の形状、大きさ、数などの構成は、実際の半導体装置のものと一致するとは限らない。
(実施例1)
図1は実施例1の半導体装置の層間配線部の断面構造図であり、本発明の基本的な実施形態の半導体装置の層間配線を有する部位の断面図である。実施形態の半導体装置は、基板と、前記基板上に第1の触媒金属膜と、前記第1の触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜を貫通するコンタクトホールと、前記コンタクトホール底部に前記グラフェンと電気的に導通する導電膜と、導電膜上に水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した第2の触媒金属膜と、前記第2の触媒金属膜上にカーボンナノチューブとを備えることを特徴とする。
実施例1の半導体装置の製造方法は、基板上に第1の触媒金属膜を形成する工程と、前記第1の触媒金属膜上にグラフェンを形成する工程と、前記グラフェン上に層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールにある前記グラフェンを除去する工程と、前記コンタクトホール底部に導電膜を形成する工程と、前記導電膜上に第2の触媒金属膜を形成する工程と、前記第2の触媒金属膜を水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理する工程と、前記プラズマ処理した第2の触媒金属膜上にカーボンナノチューブを形成する工程と、前記カーボンナノチューブ間に埋め込み膜を形成する工程と、前記カーボンナノチューブおよび前記埋め込み膜を平坦化する工程と、平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する工程とを有することを特徴とする。
半導体装置としては、LSIや3Dメモリなどの層間配線を有する形態の半導体装置が挙げられる。図1の断面構造図において、半導体集積回路等が形成された基板1上には、下地膜2が形成されている。下地膜2上には、第1の触媒金属膜3であるグラフェン成長用の触媒が形成されている。第1の触媒金属膜3上には、触媒膜3から成長したグラフェン4とグラフェン4と電気的に接続した導電膜7が形成されている。グラフェン4上には層間絶縁膜5が形成され、層間配線を設けるためのコンタクトホールが導電膜7上に形成されている。導電膜7上には第2の触媒金属膜8であるカーボンナノチューブ成長用の触媒膜が形成されている。第2の触媒金属膜8上には、カーボンナノチューブ9がコンタクトホールを貫通するように形成されている。コンタクトホール内のカーボンナノチューブ9が形成されていない領域では、埋め込み膜10が形成されている。カーボンナノチューブ9は、層間絶縁膜5及び埋め込み膜10上に形成された上部配線層である下地膜12と接続している。下地膜12上には第1の触媒金属膜13が形成されている。第1の触媒金属膜13上には、グラフェン14が形成されている。
下地膜2,12はなくてもよい。下地膜2,12がない場合は、カーボンナノチューブ9は、上部配線層として第1の触媒金属膜13と接続すれば良い。実施形態の層間配線は、符号3〜10を1つの構成単位とし、構成単位が繰り返されることで、多層基板の層間配線に採用される。なお、符号が異なるが、下地層2、12と第1の触媒金属膜3,13,グラフェン4、14はそれぞれ同様の構成であるため、数字の大きな方の構成に関する説明は省略されていることもある。
実施例1の作製工程を、図2から図9の工程図を用いて説明する。
図2は実施例1の下地膜および触媒金属膜形成工程図である。最初に、半導体集積回路等が形成された下地基板1上に下地膜2および触媒金属膜3を形成する。なお、図示しないが、基板1と下地膜2の間には層間絶縁膜が形成されていてもよい。下地膜2と触媒金属膜の形成方法は、PVD(物理気相成長:Physical
Vapor Deposition)やCVD(化学気相成長:Chemical Vapor Deposition)などの成膜方法を採用することができる。
下地膜2は省略した構成でもよい。下地膜2は、層間配線の導電性を安定させたり向上させたりするため、触媒金属膜下に用いることが好ましい。下地膜2の厚さは、例えば0.5nm以上10nm以下である。また、下地膜2は、カーボンナノチューブ成長又はグラフェン成長の助触媒となる金属が好ましい。ここで、下地膜2は、異なる複数の導電材料が積層された構造を有していてもよい。下地膜2としては金属膜を用いることができる。下地膜2は、上記の理由から、金属膜の中でもTi、Ta、Mn、MoとVからなる群から選ばれる1種以上の元素を含む金属膜が好ましい。さらに、上記の理由から、下地膜2はTi、Ta、Mn、MoとVからなる群から選ばれる1種以上の元素と不可避含有元素で構成される金属膜がより好ましい。
第1の触媒金属膜3は、グラフェンが成長可能な元素を有する膜が好ましい。上記の理由から、Co、Ni、Fe、RuとCuからなる群から選ばれる1種以上の元素を含む金属膜が好ましい。さらに、上記の理由から、Co、Ni、Fe、RuとCuからなる群から選ばれる1種以上の元素と不可避含有元素で構成される金属膜が好ましい。触媒金属膜3の厚さは、例えば1nm以上100nm以下である。大面積のグラフェン4成長のため、連続膜であることが望ましい。連続膜とは、途切れのない膜を意味する。触媒金属膜3の連続膜を形成するには、PVDやCVDによって成膜することが好ましい。触媒金属膜上に生成したグラフェンは、断面TEM(TEM:透過型電子顕微鏡)観察により確認することができる。グラフェン4が多層構造であることは、同様に断面TEM観察により確認する事ができる。
次いで、図3の工程図に示すように、グラフェン4を触媒金属膜3が形成された基板全面から成長させる。グラフェン4の成長方法としては、例えば熱CVD法、プラズマCVD法が挙げられる。例えば、プラズマCVD法を用いる場合、反応炉内で基板を昇温し、原料ガスとしてメタンガス、エタンガス、プロパンガス、アセチレンガスなどの炭化水素系ガスを、キャリアガスとして水素を導入して、例えばマイクロ波によってメタンガスを励起・放電させて、原料ガスをプラズマ化させ、触媒金属膜3と反応させて、2層以上の多層構造を有するグラフェン4を成長させる。グラフェンを成長させる際の処理温度は、200℃以上1000℃以下が好ましい。特に、500℃程度が好ましい。200℃未満では、十分な品質のグラフェンが得られない。この処理温度はLSI製造プロセスとの適合性に優れる。
そして、図4の工程図に示すように、例えばSiOCなどの低誘電率絶縁膜を用いた層間絶縁膜5を形成する。次に、例えばフッ素系ガスを用いたドライエッチングにより層間絶縁膜5をグラフェン4まで貫通させ、コンタクトホール6を形成する。ここで、グラフェン4と層間絶縁膜5の間に、グラフェンへの層間絶縁膜5形成時のプロセスダメージ導入を防ぐため、図示しない保護層を導入することが望ましい。保護層は例えば、金属膜などを用いることができる。また、層間絶縁膜5は、例えばSiCNなどの絶縁膜を用いたエッチングストップ膜などの積層構造を有していてもよい。
次いで、図5の工程図に示すように、例えば酸素系ガスを用いたドライエッチングにより、コンタクトホール6底部のグラフェン4を除去する。
図6の工程図は実施例1の導電膜7及び第2の触媒金属膜8形成工程を示す図である。ここでは、コンタクトホール底に選択的に形成する場合について述べる。導電膜7は、グラフェン4との界面で炭化物を形成するTi、Ta、Wなどの金属を含む金属膜かこれらの金属と不可避的元素で構成される金属膜が望ましい。また、導電膜7は、触媒作用を有するCo、Ni、Pd、Ruなどの金属を含む金属膜かこれらの金属と不可避的元素で構成される金属膜でもよい。さらに、これらの両方を含む導電膜7も好ましい。そこで、導電膜7は、Ti、Ta、W、Co、Ni、PdとRuの中から選ばれる少なくとも1種以上の金属を含む金属膜または、Ti、Ta、W、Co、Ni、PdとRuの中から選ばれる少なくとも1種以上の金属と不可避的元素で構成される金属膜が好ましい。導電膜7は合金を含んでもよい。多層グラフェンと側面で接触するように形成する。導電膜7とグラフェン4の界面の炭化物はカーボンナノチューブ9の成長の際に生成される。またはアニールを行うことにより導電膜7とグラフェン4の界面の炭化物を生成できる。この炭化物としては、TiC、TaCとWC等が挙げられる。導電膜7の厚さは、少なくとも1nm以上で、多層グラフェン4の厚さ以上であることが好ましい。多くのグラフェン層と導電膜7が接触して導電状態となることで、実施形態の層間配線を有する半導体装置の低抵抗化が実現される。
導電膜7グラフェン4との界面に生じる炭化物は、TiC、TaCとWC等であり、EELS(EELS:電子エネルギー損失分光法)により、炭化物形成状況を確認する事ができる。
第2の触媒金属膜8は、カーボンナノチューブが成長可能な元素を有する膜が好ましい。上記の理由から、Co、Ni、Fe、RuとCuからなる群から選ばれる1種以上の元素を含む金属膜が好ましい。さらに、上記の理由から、Co、Ni、Fe、RuとCuからなる群から選ばれる1種以上の元素と不可避含有元素で構成される金属膜が好ましい。触媒金属膜8の厚さは、例えば1nm以上100nm以下である。触媒金属膜8を微粒子化することがカーボンナノチューブ7の成長に好ましく、触媒金属膜8の微粒子化の観点から、触媒金属膜8の厚さは、例えば1nm以上20nm以下が好ましい。触媒金属膜8上に生成したカーボンナノチューブ7は、断面TEM(TEM:透過型電子顕微鏡)観察により確認することができる。
ここでは、カーボンナノチューブ成長のため、プラズマ表面処理により第2の触媒金属膜8の微粒子化を行った。プラズマの原料ガスは、例えば水素、窒素、アンモニアまたはアルゴンなどの希ガスが好ましいが、どちらかまたは両方を含んだ混合ガスでもよい。したがって、第2の触媒金属膜8の微粒子化に用いられるプラズマは、水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスをプラズマ化したものである。微粒子化は、マイクロ波励起等のプラズマで行うことが好ましい。触媒金属膜の厚さにもよるが、室温(25℃)以上500℃以下で、1分以上、30分以下のプラズマ処理が好ましい。このとき、基板の加熱を行ってもよい。微粒子化後に、非酸化系雰囲気又は真空条件下で基板の加熱処理を行ってもよい。微粒子化後の加熱処理によって、カーボンナノチューブ成長の助触媒として機能する導電膜7の金属と触媒金属膜8の金属が相互拡散によって合金化することが好ましい。微粒子の平均粒子径は1nm以上20nm以下であると、高密度かつ配向性に優れたカーボンナノチューブ成長に適することが好ましい。
次ぎに、図7の実施例1のカーボンナノチューブ成長工程に示すように、反応炉内に、原料ガスとしてメタンガス、エタンガス、プロパンガス、アセチレンガスなどの炭化水素系ガスとキャリアガスとしての水素を導入して、マイクロ波によって炭化水素系ガスを励起・放電させて、原料ガスをプラズマ化させた。次いで、微粒化触媒(水素ガス、窒素ガス、アンモニアガス又は希ガスのプラズマで処理した触媒金属膜8)を用いてプラズマ化したメタンを反応させて、カーボンナノチューブ9を成長させた。カーボンナノチューブを成長させる際の処理温度は、200℃以上1000℃以下が好ましい。特に、500℃程度が好ましい。200℃十分な品質のカーボンナノチューブが得られない。この処理温度はLSI製造プロセスとの適合性に優れる。
図8の工程図は、実施例1の埋め込み膜形成工程を示す図である。埋め込み膜10は、CMP(化学機械研磨:Chemical Mechanical Polishing)による平坦化研磨の際に研磨を良好に行うため、カーボンナノチューブを固定するために形成する。埋め込み膜10は、絶縁性材料または導電性材料であってもよい。埋め込み膜10に絶縁性材料を用いる場合、例えば塗布型絶縁膜であるSOD(Spin On Dielectric)をスピンコートにより形成する。スピンコート後は、例えば400℃で硬化させる。埋め込み膜10に、導電性材料を用いる場合、例えばCuを電解めっきにより形成する。埋め込み膜10に導電性材料を用いると、配線部の低抵抗化が可能になる。
次に、図9の工程図に示すように、コンタクトホール部以外の余分なカーボンナノチューブ9および埋め込み膜10を除去するため、CMPにより研磨する。これにより、コンタクトホール部にのみカーボンナノチューブ9および埋め込み膜10を残した配線構造が得られる。
次いで、カーボンナノチューブ9および埋め込み膜10上部に、下地膜12および第1の触媒金属膜13、グラフェン14を形成し、図3から図9の工程を繰り返すことにより、図1に示すグラフェンとカーボンナノチューブを用いた多層配線構造を有する半導体装置が得られる。
(実施例2)
次に、図10と図11の工程図を用いて、実施例2の半導体装置の作製方法について述べる。下記に記載していること以外は実施例1と同様である。図10の半導体装置の概念図に示すように、図6と異なり、基板全面に導電膜7とカーボンナノチューブ成長用の第2の触媒金属膜8を形成する。実施例2ではコンタクトホール底に選択的に触媒金属膜を形成する工程を省略することができ、製造プロセスを簡略化することができる。次いで、例えばプラズマCVD法を用いて、カーボンナノチューブ9を成長させる。そして、図11に示すように、埋め込み膜10を例えばCVD法や塗布型絶縁膜であるSODのスピンコートにより形成する。次いで、コンタクトホール部以外の余分なカーボンナノチューブ9および埋め込み膜8を除去するため、CMPにより平坦化し、図9の配線構造が得られる。 次いで、カーボンナノチューブ9および埋め込み膜10上部に、下地膜12および第1の触媒金属膜13、グラフェン14を形成することにより、図1に示すグラフェンとカーボンナノチューブを用いた多層配線構造を有する半導体装置が得られる。
なお、図10から11の図では、一部の配線を省略しているが、これらの層間配線はいずれも縦方向にカーボンナノチューブの配線があり、横方向にはグラフェンが形成されている。
(実施例3)
次に、図12から図14の工程図を用いて、実施例3の半導体装置の作製方法について述べる。図3のグラフェン成長工程までは実施例1の半導体装置の作製方法と同じである。グラフェン4上にレジスト11を塗布し、コンタクトホール形成領域をパターニングする。次いで、図12に示すように、例えば酸素系ガスを用いたドライエッチングにより、グラフェン4を除去する。そして、図13に示すように、基板全面に導電膜7を形成する。次いで、レジスト11およびコンタクトホール形成領域以外の導電膜7を除去し、図14のような構造を形成する。そして、層間絶縁膜5およびコンタクトホール6を形成し、カーボンナノチューブ成長用金属触媒を形成し、カーボンナノチューブ9を成長させ、図7に示す構造を形成する。実施例3では、カーボンナノチューブ成長の助触媒として機能する導電膜をコンタクトホール底に選択的に形成でき、その後形成するカーボンナノチューブ成長用金属触媒の基板全面形成あるいはコンタクトホール底のみの選択形成にかかわらず、カーボンナノチューブをコンタクトホール底から選択的に形成することができる。
以上、本発明の実施形態を説明したが、本発明は上記実施形態そのままに限定解釈されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、異なる実施形態にわたる構成要素を適宜組み合わせても良い
1…基板
2…下地膜
3…第1の触媒金属膜
4…グラフェン
5…層間絶縁膜
6…コンタクトホール
7…導電膜
8…第2の触媒金属膜
9…カーボンナノチューブ
10…埋め込み膜
11…レジストマスク
12…下地膜
13…第1の触媒金属膜
14…グラフェン


Claims (5)

  1. 基板と、
    前記基板上に第1の触媒金属膜と、
    前記第1の触媒金属膜上にグラフェンと、
    前記グラフェン上に層間絶縁膜と、
    前記層間絶縁膜および前記グラフェンを貫通するコンタクトホールと、
    前記コンタクトホール底部に前記グラフェンと電気的に導通する、Ti、TaとWの中から選ばれる1種以上の元素を有する導電膜と、
    導電膜上に水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した第2の触媒金属膜と、
    前記第2の触媒金属膜上にカーボンナノチューブとを備えることを特徴とする半導体装置。
  2. 前記グラフェンは2層以上の多層構造であることを特徴とする請求項1に記載の半導体装置。
  3. 前記導電膜はTi、TaとWの中から選ばれる1種以上の元素を有し、前記グラフェンと前記導電膜の界面に前記元素の炭化物が形成されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記基板と前記第1の触媒金属膜の間にTi、Ta、Mn、MoとVからなる群から選ばれる1種以上の元素を含む下地膜が形成されていることを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置。
  5. 基板上に第1の触媒金属膜を形成する工程と、
    前記第1の触媒金属膜上にグラフェンを形成する工程と、
    前記グラフェン上に層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
    前記コンタクトホールにある前記グラフェンを除去する工程と、
    前記コンタクトホール底部に導電膜を形成する工程と、
    前記導電膜上に第2の触媒金属膜を形成する工程と、
    前記第2の触媒金属膜を水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理する工程と、
    前記プラズマ処理した第2の触媒金属膜上にカーボンナノチューブを形成する工程と、
    前記カーボンナノチューブ間に埋め込み膜を形成する工程と、
    前記カーボンナノチューブおよび前記埋め込み膜を平坦化する工程と、
    平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
JP2011210972A 2011-09-27 2011-09-27 半導体装置およびその製造方法 Active JP5414760B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011210972A JP5414760B2 (ja) 2011-09-27 2011-09-27 半導体装置およびその製造方法
US13/541,954 US8710672B2 (en) 2011-09-27 2012-07-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011210972A JP5414760B2 (ja) 2011-09-27 2011-09-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013074034A JP2013074034A (ja) 2013-04-22
JP5414760B2 true JP5414760B2 (ja) 2014-02-12

Family

ID=47910394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011210972A Active JP5414760B2 (ja) 2011-09-27 2011-09-27 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8710672B2 (ja)
JP (1) JP5414760B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11091836B2 (en) 2017-09-20 2021-08-17 Tokyo Electronics Limited Graphene structure forming method and graphene structure forming apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5851804B2 (ja) * 2011-11-09 2016-02-03 東京エレクトロン株式会社 前処理方法、グラフェンの形成方法及びグラフェン製造装置
JP5870758B2 (ja) * 2012-02-28 2016-03-01 富士通株式会社 電子デバイス及びその製造方法
JP6083197B2 (ja) * 2012-11-07 2017-02-22 富士通株式会社 配線構造及びその製造方法
JP5624600B2 (ja) * 2012-12-27 2014-11-12 株式会社東芝 配線及び半導体装置の製造方法
JP6129772B2 (ja) * 2014-03-14 2017-05-17 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6180977B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 グラフェン配線及び半導体装置
US9318439B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
JP6330415B2 (ja) * 2014-03-27 2018-05-30 富士通株式会社 半導体装置の製造方法
JP6039616B2 (ja) 2014-08-11 2016-12-07 東京エレクトロン株式会社 グラフェンの下地膜の生成方法、グラフェンの生成方法及びグラフェンの下地膜生成装置
CN111863714A (zh) * 2020-07-13 2020-10-30 上海集成电路研发中心有限公司 一种互连结构的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
WO2009107229A1 (ja) * 2008-02-29 2009-09-03 富士通株式会社 シート状構造体、半導体装置及び炭素構造体の成長方法
US8973260B2 (en) * 2008-05-28 2015-03-10 Honeywell International Inc. Method of making self-aligned nanotube contact structures
JP2010135631A (ja) * 2008-12-05 2010-06-17 Fujitsu Microelectronics Ltd 配線構造及びその形成方法、並びに半導体装置
JP4799623B2 (ja) * 2009-01-19 2011-10-26 株式会社東芝 カーボンナノチューブ成長方法
JP4869362B2 (ja) * 2009-01-29 2012-02-08 株式会社東芝 カーボンナノチューブの製造方法
JP5439120B2 (ja) 2009-11-02 2014-03-12 株式会社東芝 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11091836B2 (en) 2017-09-20 2021-08-17 Tokyo Electronics Limited Graphene structure forming method and graphene structure forming apparatus

Also Published As

Publication number Publication date
US20130075929A1 (en) 2013-03-28
US8710672B2 (en) 2014-04-29
JP2013074034A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
JP5414760B2 (ja) 半導体装置およびその製造方法
JP5414756B2 (ja) 半導体装置とその製造方法
KR101304146B1 (ko) 그라핀 배선 및 그 제조 방법
JP5624600B2 (ja) 配線及び半導体装置の製造方法
TWI461349B (zh) Carbon nanotube wiring and its manufacturing method
JP6083197B2 (ja) 配線構造及びその製造方法
JP5583237B1 (ja) グラフェン配線とその製造方法
JP4869362B2 (ja) カーボンナノチューブの製造方法
JP5583236B1 (ja) グラフェン配線
JP2009070911A (ja) 配線構造体、半導体装置および配線構造体の製造方法
KR20120035854A (ko) 그래핀 배선 및 그 제조 방법
JP2011204769A (ja) 半導体装置及びその製造方法
US9355900B2 (en) Semiconductor device and method of manufacturing the same
JP5701920B2 (ja) 半導体装置及びその製造方法
US8461037B2 (en) Method for fabricating interconnections with carbon nanotubes
US9184133B2 (en) Graphene wiring and semiconductor device
JP4735314B2 (ja) 半導体装置およびその製造方法
JP5893096B2 (ja) 半導体装置の製造方法
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R151 Written notification of patent or utility model registration

Ref document number: 5414760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151