JP5414498B2 - 部分放電位置標定装置および方法 - Google Patents

Description

本発明は、筒状の金属容器内に通電導体を配置し絶縁ガスを充填したガス絶縁機器に対して、部分放電の発生位置を標定する装置および方法に関するものである。

従来の部分放電位置標定装置は、異なる２つ以上のセンサからの出力波形を波形メモリに保存し、保存された波形データから信号検出の時間差を求めることにより部分放電の発生位置を標定している（例えば、特許文献１を参照）。

特開平０６−１１８１１９号公報

しかしながら、上記従来の部分放電位置標定装置は、センサ出力の時間差を求める際に波形メモリを使用しているため、装置が高価になるという問題点があった。

この発明は、上述の課題を解決するためになされたもので、波形メモリを用いることなく安価に部分放電の発生位置を標定できる部分放電位置標定装置および方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る部分放電位置標定装置は、筒状の金属容器内に通電導体を配置し絶縁ガスを充填したガス絶縁機器に取り付けられた一対の部分放電センサの検出する出力信号に基づき前記金属容器内で発生した部分放電の発生位置を標定する部分放電位置標定装置であって、前記一対の部分放電センサの前記出力信号をそれぞれデジタル信号に変換する一対のコンパレータと、前記一対のコンパレータの出力信号をそれぞれ同一の時間幅のパルス信号に整形する一対の波形整形器と、前記一対の波形整形器からそれぞれ出力された前記パルス信号に対して個別に設定された遅延量に応じて前記各パルス信号を遅延させて出力する一対の遅延回路と、を備え、前記一対の遅延回路の出力する信号間の時間差が０となるように設定された前記各遅延量の差分に基づき、前記部分放電の発生位置が標定されることを特徴とする。

この発明によれば、従来のように波形メモリを用いることなく、部分放電センサの出力時間差を一対の遅延回路にてそれぞれ設定された遅延量の差分として求めることができるので、安価に部分放電の発生位置を標定できるという効果を奏する。特に、デジタル信号の遅延回路は波形メモリと比較して非常に安価であり、したがって装置を安価に構成することができる。

図１は、実施の形態１に係る部分放電位置標定装置の概略構成を示す図である。 図２は、実施の形態１における処理波形を示す図である。 図３は、実施の形態１に係る部分放電位置標定装置の変形例の概略構成を示す図である。 図４は、実施の形態２に係る部分放電位置標定装置の概略構成を示す図である。 図５は、実施の形態２における処理波形を示す図である。 図６は、実施の形態２に係る部分放電位置標定装置の変形例の概略構成を示す図である。

以下に、本発明に係る部分放電位置標定装置および方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本実施の形態に係る部分放電位置標定装置の概略構成を示す図である。図１では、部分放電位置標定装置はガス絶縁機器に取り付けられており、このガス絶縁機器は、所定の圧力の絶縁ガス（例えば、ＳＦ６ガス）が封入され軸方向を例えば水平にして配置された筒状の金属容器１と、この金属容器１内に収納され金属容器１を軸方向に沿って貫通する通電導体としての導体２と、金属容器１の接続端部間に介装され金属容器１を仕切るとともに導体２を絶縁支持する絶縁スペーサ３ａ，３ｂと、それぞれ絶縁スペーサ３ａ，３ｂに取り付けられ部分放電を検出する部分放電センサ４ａ，４ｂと、を備えている。

また、本実施の形態に係る部分放電位置標定装置は、高速コンパレータ６ａ，６ｂと、波形整形器８ａ，８ｂと、遅延回路１０ａ，１０ｂと、遅延量設定器１１ａ，１１ｂと、排他的論理和回路１３と、積分回路１５と、Ａ／Ｄ変換回路１７と、表示器１８と、を備えている。

絶縁スペーサ３ａには部分放電センサ４ａが、絶縁スペーサ３ｂには部分放電センサ４ｂが取り付けられている。部分放電センサ４ａ，４ｂは、それぞれ金属容器１内の部分放電発生源５０から発生した部分放電を検出して電気信号５ａ，５ｂを出力するセンサである。なお、部分放電センサ４ａ，４ｂは、予めガス絶縁機器に備えられていてもよいし、あるいは部分放電計測時にガス絶縁機器に取り付けられてもよい。

部分放電発生源５０は、絶縁スペーサ３ａ，３ｂ間の金属容器１内において、絶縁スペーサ３ａからの距離がｌで、かつ、絶縁スペーサ３ｂからの距離が（Ｌ−ｌ）の位置に存在している。ここで、Ｌは絶縁スペーサ３ａ，３ｂ間の距離である。なお、図示例では、ガス絶縁機器の構成のうち主に絶縁スペーサ３ａ，３ｂ間の構成を示しているが、図示しない他の絶縁スペーサに対しても同様の方法が適用される。

高速コンパレータ６ａは、部分放電センサ４ａの出力する電気信号５ａと所定の電圧との比較結果に応じて２値化されたデジタル信号を出力する。すなわち、高速コンパレータ６ａは、電気信号５ａをデジタル信号である信号７ａに変換して出力する。また、高速コンパレータ６ｂは、部分放電センサ４ｂの出力する電気信号５ｂと所定の電圧との比較結果に応じて２値化されたデジタル信号を出力する。すなわち、高速コンパレータ６ｂは、電気信号５ｂをデジタル信号である信号７ｂに変換して出力する。

波形整形器８ａは、高速コンパレータ６ａの出力である信号７ａの波形を一定の時間幅Ｔのパルス信号９ａに整形する。また、波形整形器８ｂは、高速コンパレータ６ｂの出力である信号７ｂの波形を上記一定の時間幅Ｔのパルス信号９ｂに整形する。なお、パルス信号９ａ，９ｂはそれぞれ一定の周期で順次検出されるため、隣接するパルス信号９ａ間および隣接するパルス信号９ｂ間で互いに信号が重さならないように、上記一定の時間幅Ｔを設定する。パルス信号９ａ，９ｂは矩形の信号である。

遅延回路１０ａは、遅延量設定器１１ａにて設定された遅延量ΔＴａに基づき、波形整形器８ａから出力されたパルス信号９ａを時間軸に対して遅延量ΔＴａ分だけ遅延させたパルス信号１２ａを出力する。遅延量設定器１１ａでは、遅延量ΔＴａとして０以上の値が設定可能である。また、遅延回路１０ｂは、遅延量設定器１１ｂにて設定された遅延量ΔＴｂに基づき、波形整形器８ｂから出力されたパルス信号９ｂを時間軸に対して遅延量ΔＴｂ分だけ遅延させたパルス信号１２ｂを出力する。遅延量設定器１１ｂでは、遅延量ΔＴｂとして０以上の値が設定可能である。

排他的論理和回路１３は、遅延回路１０ａからのパルス信号１２ａと遅延回路１０ｂからのパルス信号１２ｂとに対して排他的論理和（ＸＯＲ）を取り、その演算結果を積分回路１５に出力する。

積分回路１５は、排他的論理和回路１３からの出力信号１４を所定の時間積分し、その積分信号１６をＡ／Ｄ変換回路１７に出力する。表示器１８では、Ａ／Ｄ変換回路１７にてデジタル信号に変換された積分信号１６に基づいて積分値の表示を行う。

次に、本実施の形態の動作について図１および図２を参照して説明する。図２は、本実施の形態における処理波形を示す図である。金属容器１内で部分放電発生源５０から部分放電が発生すると、この部分放電の電磁波は絶縁スペーサ３ａ，３ｂを通過し、絶縁スペーサ３ａ，３ｂにそれぞれ取り付けられた部分放電センサ４ａ，４ｂにて電気信号５ａ，５ｂとして検出される。なお、図１では、部分放電発生源５０は、絶縁スペーサ３ｂよりも絶縁スペーサ３ａにより近い側に存在しているので、図２のＳ１では、電気信号５ａは、電気信号５ｂよりも先に検出される。なお、図２の横軸は時間軸を表す。

つづいて、この電気信号５ａ，５ｂは、それぞれ高速コンパレータ６ａ，６ｂにて２値化された信号７ａ，７ｂに変換され（図２のＳ２）、さらに波形整形器８ａ，８ｂにて一定の時間幅Ｔのパルス信号９ａ，９ｂに変換される（図２のＳ３）。ここで、図２のＳ３に示すように、パルス信号９ａとパルス信号９ｂとの時間差はΔＴであり、この時間差ΔＴを求めることで部分放電位置を標定することができる。すなわち、部分放電発生源５０から絶縁スペーサ３ａまでの距離であるｌを部分放電発生位置ｌとすると、部分放電発生位置ｌは、電磁波伝達速度をｖとして、ｌ＝（Ｌ−ΔＴ・ｖ）／２により求めることができる。したがって、部分放電センサ４ａ，４ｂのセンサ出力の時間差に等価な時間差ΔＴを求めることで部分放電発生位置ｌの標定を行うことができる。なお、パルス信号９ａ，９ｂはそれぞれ波形整形器８ａ，８ｂを通過することにより同一のパルス幅を有しているので、パルス信号９ｂのパルス信号９ａに対する時間差ΔＴは明確に定義される。

次に、波形整形器８ａから出力されたパルス信号９ａは、遅延量設定器１１ａにて設定された遅延量ΔＴａの分だけ遅延回路１０ａにて遅延させられる。また、波形整形器８ｂから出力されたパルス信号９ｂは、遅延量設定器１１ｂにて設定された遅延量ΔＴｂの分だけ遅延回路１０ｂにて遅延させられる。図２のＳ４では、遅延量ΔＴａ≠０、遅延量ΔＴｂ＝０と設定されているので、パルス信号１２ａはパルス信号９ａに対して遅延量ΔＴａ分だけ遅延しているのに対して、パルス信号１２ｂはパルス信号９ｂと同じである。

つづいて、遅延回路１０ａからのパルス信号１２ａと遅延回路１０ｂからのパルス信号１２ｂは排他的論理和回路１３に入力される。排他的論理和回路１３は、パルス信号１２ａ，１２ｂに対する排他的論理和を演算し、その演算結果を出力信号１４として出力する（図２のＳ５）。ここで、ΔＴａ＝ΔＴであれば、パルス信号１２ａとパルス信号１２ｂとの時間差がなくなり、出力信号１４の出力が０になる。次に、出力信号１４は積分回路１５に入力され、この積分回路１５にて一定時間だけ積分される（図２のＳ６）。さらに、積分回路１５からの積分信号１６はＡ／Ｄ変換回路１７によりデジタル変換され、表示器１８にてその積分値が表示される。

次に、表示器１８に表示された積分値が０であるか否か調べ、積分値が０である場合には、遅延量ΔＴａを時間差ΔＴとして出力する。これは、パルス信号１２ａとパルス信号１２ｂの遅延差が０になり、同一の時間軸上で双方が一致する場合である。また、積分値が０と異なる場合には、遅延量ΔＴａおよび遅延量ΔＴｂの再設定を行う。これにより、新たに入力された部分放電信号である電気信号５ａ，５ｂに対して、Ｓ１〜Ｓ６の処理が適用され、再度、表示器１８にて積分値が表示される。そして、その積分値が０である場合には、遅延量差である（ΔＴｂ−ΔＴａ）を時間差ΔＴとして出力する。積分値が０でない場合は、上記処理を繰り返し、積分値が０となるように遅延量ΔＴａ，ΔＴｂの調整を行い、積分値が０となったときの遅延量ΔＴａ，ΔＴｂに関する遅延量差（ΔＴｂ−ΔＴａ）を算出してこれを時間差ΔＴとして出力する。

このように、表示器１８にて表示された積分値が０になるように遅延量設定器１１ａ，１１ｂにより遅延量ΔＴａ，ΔＴｂを調整し、これらの遅延量差によりセンサ出力の時間差に等価な時間差ΔＴを決定する。なお、遅延量設定器１１ａ，１１ｂによる遅延量の設定制御は、例えば作業者が手動で操作して行ってもよいし、あるいは自動制御で行うようにしてもよい。また、表示器１８では、遅延量ΔＴａ，ΔＴｂ、時間差ΔＴ等を表示することができる。なお、遅延量差の算出機能は、例えば積分回路１５に付与してもよいし、あるいは遅延量設定器１１ａ，１１ｂおよび表示器１８に接続された図示しない制御部等で行うこともできる。

部分放電の位置標定を行う際には、部分放電センサ４ａ，４ｂの出力信号の時間差をナノ秒オーダーで求める必要があるが、従来用いられているようなナノ秒オーダーの波形メモリは非常に高価である。これに対して、本実施の形態では、部分放電センサ４ａ，４ｂの出力信号を波形メモリに取り込むのではなく、高速コンパレータ６ａ，６ｂおよび波形整形器８ａ，８ｂを用いて一定の長さのパルス信号９ａ，９ｂに変換した後、遅延回路１０ａ，１０ｂを用いてパルス信号９ａとパルス信号９ｂとの時間差ΔＴを求めることにより、部分放電位置を標定している。したがって、本実施の形態によれば、安価に部分放電位置標定が可能である、という効果を奏する。特に、デジタル信号の遅延回路１０ａ，１０ｂは、波形メモリと比較して格段に安い部品であるため、装置を安く製作できる。

また、本実施の形態では、遅延回路１０ａ，１０ｂをそれぞれ通過したパルス信号１２ａ，１２ｂに対して排他的論理を取りその積分値を出力する構成としたので、この積分値が０になるように遅延量ΔＴａ，ΔＴｂを設定することにより、時間差ΔＴを求めることができる。また、本実施の形態の部分放電位置標定装置は、部分放電発生位置の検出に特化した装置であるため、例えばナノ秒オーダーの時間分解能を有するオシロスコープ等と比較すると、簡素な構成で、軽量で持ち運びも容易である。

図３は、本実施の形態に係る部分放電位置標定装置の変形例の概略構成を示す図である。図３では、図１と比較して、遅延量設定器１１ａ，１１ｂを設ける代わりに、積分回路１５とＡ／Ｄ変換回路１７との間に遅延量制御部３０を設ける構成である。詳細には、遅延量制御部３０は、積分回路１５からの積分信号１６に基づき、その積分値を０にするように遅延量ΔＴａ，ΔＴｂの設定制御を自動的に行う。

遅延量制御部３０による遅延量ΔＴａ，ΔＴｂの設定制御は例えば次の通りである。遅延量制御部３０は、最初に例えば遅延量ΔＴａ＝ΔＴｂ＝０と設定し、遅延量ΔＴａ，ΔＴｂのいずれか一方を増加させる。このとき、積分値が減少する場合には、その操作を継続して積分値が０になるようた遅延量を求めればよい。一方、積分値が減少しない場合には、この一方を固定し代わりに他方を増加させることにより積分値が０になるような遅延量を求めればよい。例えば、図２の場合、遅延量ΔＴｂを０に固定し遅延量ΔＴａを０から徐々に増加させた場合は、出力される積分値は次第に減少するので、積分値が０となる遅延量ΔＴａを求めればよい。また、遅延量ΔＴａを０に固定し遅延量ΔＴｂを０から徐々に増加させた場合は、積分値は次第に増加するので、遅延量ΔＴｂは固定し、前述のように遅延量ΔＴａを増加させて積分値が０となる遅延量ΔＴａを求めればよい。

遅延量制御部３０は、積分値が０になるような遅延量ΔＴａ，ΔＴｂを得ると、これらから遅延量差（ΔＴｂ−ΔＴａ）を算出し、さらに、上記関係式ｌ＝（Ｌ−ΔＴ・ｖ）／２に基づいて部分放電発生位置ｌを算出する。これらの遅延量差および部分放電発生位置ｌは、Ａ／Ｄ変換回路１７を経て、表示器１８にて表示される。なお、本変形例のその他の構成、動作、および効果は、図１、図２を用いて説明したとおりである。

実施の形態２．
図４は、本実施の形態に係る部分放電位置標定装置の概略構成を示す図、図５は、本実施の形態における処理波形を示す図である。図４に示すように、本実施の形態では、図１の排他的論理和回路１３の代わりに、ＡＮＤ回路２３が設けられている。すなわち、実施の形態１では、遅延回路１０ａからのパルス信号１２ａと遅延回路１０ｂからのパルス信号１２ｂとに対して排他的論理和回路１３にて排他的論理和を取るようにしたが、本実施の形態では、排他的論理和を取るかわりに、ＡＮＤ回路２３により論理積を取るようにし、さらに積分回路１５による積分出力が最大となるように遅延量ΔＴａ，ΔＴｂを調整するようにしたものである。なお、図４におけるその他の構成は、図１に示す構成と同じであるので、同一の構成には同一の符号を付してその詳細な説明を省略する。

本実施の形態の動作は、図５のＳ１〜Ｓ４までは図２と同じであるので、Ｓ５以降の動作について説明する。遅延回路１０ａからのパルス信号１２ａと遅延回路１０ｂからのパルス信号１２ｂはＡＮＤ回路２３に入力される。ＡＮＤ回路２３は、パルス信号１２ａ，１２ｂに対する論理積を演算し、その演算結果を出力信号２４として出力する（図５のＳ５）。次に、出力信号２４は積分回路１５に入力され、この積分回路１５にて一定時間だけ積分される（図５のＳ６）。さらに、積分回路１５からの積分信号２６はＡ／Ｄ変換回路１７によりデジタル変換され、表示器１８にてその積分値が表示される。

さらに、表示器１８に表示された積分値が最大となるような遅延量ΔＴａ，ΔＴｂの設定を行う。すなわち、積分値が増加から減少に転ずるところの遅延量ΔＴａ，ΔＴｂを求める。これは、パルス信号１２ａとパルス信号１２ｂの時間差が０になり、同一の時間軸上で双方が一致する場合である。そして、最大の積分値に対して、遅延量差である（ΔＴｂ−ΔＴａ）を時間差ΔＴとして出力する。

このように、表示器１８にて表示された積分値が最大になるように遅延量設定器１１ａ，１１ｂにより遅延量ΔＴａ，ΔＴｂを調整し、これらの遅延量差によりセンサ出力の時間差に等価な時間差ΔＴを決定する。なお、遅延量設定器１１ａ，１１ｂによる遅延量の設定制御は、例えば作業者が手動で操作して行ってもよいし、あるいは自動制御で行うようにしてもよい。

図６は、本実施の形態に係る部分放電位置標定装置の変形例の概略構成を示す図である。図６では、図４と比較して、遅延量設定器１１ａ，１１ｂを設ける代わりに、積分回路１５とＡ／Ｄ変換回路１７との間に遅延量制御部３０を設ける構成であり、実施の形態１の図３に対応する図である。詳細には、遅延量制御部３０は、積分回路１５からの積分信号２６に基づき、その積分値を最大にするように遅延量ΔＴａ，ΔＴｂの設定制御を自動的に行う。

遅延量制御部３０による遅延量ΔＴａ，ΔＴｂの設定制御は例えば次の通りである。遅延量制御部３０は、最初に例えば遅延量ΔＴａ＝ΔＴｂ＝０と設定し、遅延量ΔＴａ，ΔＴｂのいずれか一方を増加させる。このとき、積分値が増加する場合には、その操作を継続して積分値が最大となる遅延量を求めればよい。一方、積分値が増加しない場合には、この一方を固定し代わりに他方を増加させることにより積分値が最大となる遅延量を求めればよい。例えば、図２の場合、遅延量ΔＴｂを０に固定し遅延量ΔＴａを０から徐々に増加させた場合は、出力される積分値は次第に増加するので、さらに積分値が増加から減少に転ずることを確認した後に、積分値が最大となる遅延量ΔＴａを求めることができる。また、遅延量ΔＴａを０に固定し遅延量ΔＴｂを０から徐々に増加させた場合は、積分値は次第に減少するので、遅延量ΔＴｂは固定し、前述のように遅延量ΔＴａを増加させて積分値が最大となる遅延量ΔＴａを求めればよい。

遅延量制御部３０は、積分値が最大になるような遅延量ΔＴａ，ΔＴｂを得ると、これらから遅延量差（ΔＴｂ−ΔＴａ）を算出し、さらに、上記関係式ｌ＝（Ｌ−ΔＴ・ｖ）／２に基づいて部分放電発生位置ｌを算出する。

本実施の形態によれば、実施の形態１と同様に、安価に部分放電位置標定が可能になる。すなわち、デジタル信号の遅延回路１０ａ，１０ｂは、波形メモリと比較して格段に安い部品であるため、装置を安く製作できる。

また、本実施の形態では、遅延回路１０ａ，１０ｂをそれぞれ通過したパルス信号１２ａ，１２ｂに対して論理積を取りその積分値を出力する構成としたので、この積分値が最大になるように遅延量ΔＴａ，ΔＴｂを設定することにより、時間差ΔＴを求めることができる。また、本実施の形態の部分放電位置標定装置は、部分放電発生位置の検出に特化した装置であるため、例えばナノ秒オーダーの時間分解能を有するオシロスコープ等と比較すると、簡素な構成で、軽量で持ち運びも容易である。なお、本実施の形態のその他の構成、動作および効果は、実施の形態１と同様である。

実施の形態１，２では、時間差ΔＴを求めるために、それぞれ排他的論理和回路１３、ＡＮＤ回路２３を用いたが、これ以外の方法で時間差ΔＴを求めることにより部分放電発生位置の標定を行うこともできる。一般に、遅延回路１０ａ，１０ｂの出力するパルス信号１２ａ，１２ｂ間の時間差が０となるように設定された遅延量ΔＴａ，ΔＴｂの差分から、遅延回路１０ａ，１０ｂを通過する前のパルス信号９ａ，９ｂ間の時間差ΔＴを決定し、この時間差ΔＴに基づいて部分放電発生位置の標定を行うことができる。排他的論理和回路１３、ＡＮＤ回路２３は、それぞれ、遅延回路１０ａ，１０ｂの出力するパルス信号１２ａ，１２ｂ間の時間差が０となる遅延量ΔＴａ，ΔＴｂを求めるための具体的な手段の例である。

なお、上記説明では、部分放電センサ４ａ，４ｂはスペーサ部に取り付けているが、金属容器１に取り付けるいわゆるディスク型部分放電センサを利用しても同様の効果を得ることができる。

本発明は、ガス絶縁機器の金属容器内で発生した部分放電の発生位置を標定する部分放電位置標定装置および方法として有用である。

１ 金属容器
２ 導体
３ａ，３ｂ 絶縁スペーサ
４ａ，４ｂ 部分放電センサ
５ａ，５ｂ 電気信号
６ａ，６ｂ 高速コンパレータ
７ａ，７ｂ 信号
８ａ，８ｂ 波形整形器
９ａ，９ｂ，１２ａ，１２ｂ パルス信号
１０ａ，１０ｂ 遅延回路
１１ａ，１１ｂ 遅延量設定器
１３ 排他的論理和回路
１４，２４ 出力信号
１５ 積分回路
１６，２６ 積分信号
１７ Ａ／Ｄ変換回路
１８ 表示器
２３ ＡＮＤ回路
３０ 遅延量制御部
５０ 部分放電発生源

Claims (6)

1. 筒状の金属容器内に通電導体を配置し絶縁ガスを充填したガス絶縁機器に取り付けられた一対の部分放電センサの検出する出力信号に基づき前記金属容器内で発生した部分放電の発生位置を標定する部分放電位置標定装置であって、
   前記一対の部分放電センサの前記出力信号をそれぞれデジタル信号に変換する一対のコンパレータと、
   前記一対のコンパレータの出力信号をそれぞれ同一の時間幅のパルス信号に整形する一対の波形整形器と、
   前記一対の波形整形器からそれぞれ出力された前記パルス信号に対して個別に設定された遅延量に応じて前記各パルス信号を遅延させて出力する一対の遅延回路と、
   を備え、
   前記一対の遅延回路の出力する信号間の時間差が０となるように設定された前記各遅延量の差分に基づき、前記部分放電の発生位置が標定されることを特徴とする部分放電位置標定装置。
2. 筒状の金属容器内に通電導体を配置し絶縁ガスを充填したガス絶縁機器に取り付けられた一対の部分放電センサの検出する出力信号に基づき前記金属容器内で発生した部分放電の発生位置を標定する部分放電位置標定装置であって、
   前記一対の部分放電センサの前記出力信号をそれぞれデジタル信号に変換する一対のコンパレータと、
   前記一対のコンパレータの出力信号をそれぞれ同一の時間幅のパルス信号に整形する一対の波形整形器と、
   前記一対の波形整形器からそれぞれ出力された前記パルス信号に対して個別に設定された遅延量に応じて前記各パルス信号を遅延させて出力する一対の遅延回路と、
   前記一対の遅延回路からそれぞれ出力された信号に対する排他的論理和を演算する排他的論理和回路と、
   この排他的論理和回路の出力を一定時間積分する積分回路と、
   を備え、
   前記積分回路の出力する積分信号の値が０となるように設定された前記各遅延量の差分に基づき、前記部分放電の発生位置が標定されることを特徴とする部分放電位置標定装置。
3. 筒状の金属容器内に通電導体を配置し絶縁ガスを充填したガス絶縁機器に取り付けられた一対の部分放電センサの検出する出力信号に基づき前記金属容器内で発生した部分放電の発生位置を標定する部分放電位置標定装置であって、
   前記一対の部分放電センサの前記出力信号をそれぞれデジタル信号に変換する一対のコンパレータと、
   前記一対のコンパレータの出力信号をそれぞれ同一の時間幅のパルス信号に整形する一対の波形整形器と、
   前記一対の波形整形器からそれぞれ出力された前記パルス信号に対して個別に設定された遅延量に応じて前記各パルス信号を遅延させて出力する一対の遅延回路と、
   前記一対の遅延回路からそれぞれ出力された信号に対する論理積を演算する論理積回路と、
   この論理積回路の出力を一定時間積分する積分回路と、
   を備え、
   前記積分回路の出力する積分信号の値が最大となるように設定された前記各遅延量の差分に基づき、前記部分放電の発生位置が標定されることを特徴とする部分放電位置標定装置。
   
4. 筒状の金属容器内に通電導体を配置し絶縁ガスを充填したガス絶縁機器に取り付けられた一対の部分放電センサの検出する出力信号に基づき前記金属容器内で発生した部分放電の発生位置を標定する部分放電位置標定方法であって、
   一対のコンパレータにより、前記一対の部分放電センサの前記出力信号をそれぞれデジタル信号に変換するステップと、
   一対の波形整形器により、前記一対のコンパレータの出力信号をそれぞれ同一の時間幅のパルス信号に整形するステップと、
   一対の遅延回路により、前記一対の波形整形器からそれぞれ出力された前記パルス信号に対して個別に設定された遅延量に応じて前記パルス信号を遅延させて出力するステップと、
   を含み、
   前記一対の遅延回路の出力する信号間の時間差が０となるように前記各遅延量を設定し、前記各遅延量の差分に基づいて前記部分放電の発生位置を標定することを特徴とする部分放電位置標定方法。
5. 筒状の金属容器内に通電導体を配置し絶縁ガスを充填したガス絶縁機器に取り付けられた一対の部分放電センサの検出する出力信号に基づき前記金属容器内で発生した部分放電の発生位置を標定する部分放電位置標定方法であって、
   一対のコンパレータにより、前記一対の部分放電センサの前記出力信号をそれぞれデジタル信号に変換するステップと、
   一対の波形整形器により、前記一対のコンパレータの出力信号をそれぞれ同一の時間幅のパルス信号に整形するステップと、
   一対の遅延回路により、前記一対の波形整形器からそれぞれ出力された前記パルス信号に対して個別に設定された遅延量に応じて前記パルス信号を遅延させて出力するステップと、
   排他的論理和回路により、前記一対の遅延回路からそれぞれ出力された信号に対する排他的論理和を演算するステップと、
   積分回路により、前記排他的論理和回路の出力を一定時間積分するステップと、
   を含み、
   前記積分回路の出力する積分信号の値が０となるように前記各遅延量を設定し、前記各遅延量の差分に基づいて前記部分放電の発生位置を標定することを特徴とする部分放電位置標定方法。
6. 筒状の金属容器内に通電導体を配置し絶縁ガスを充填したガス絶縁機器に取り付けられた一対の部分放電センサの検出する出力信号に基づき前記金属容器内で発生した部分放電の発生位置を標定する部分放電位置標定方法であって、
   一対のコンパレータにより、前記一対の部分放電センサの前記出力信号をそれぞれデジタル信号に変換するステップと、
   一対の波形整形器により、前記一対のコンパレータの出力信号をそれぞれ同一の時間幅のパルス信号に整形するステップと、
   一対の遅延回路により、前記一対の波形整形器からそれぞれ出力された前記パルス信号に対して個別に設定された遅延量に応じて前記パルス信号を遅延させて出力するステップと、
   論理積回路により、前記一対の遅延回路からそれぞれ出力された信号に対する論理積を演算するステップと、
   積分回路により、前記論理積回路の出力を一定時間積分するステップと、
   を含み、
   前記積分回路の出力する積分信号の値が最大となるように前記各遅延量を設定し、前記各遅延量の差分に基づいて前記部分放電の発生位置を標定することを特徴とする部分放電位置標定方法。

Images