JP5401356B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5401356B2 JP5401356B2 JP2010026816A JP2010026816A JP5401356B2 JP 5401356 B2 JP5401356 B2 JP 5401356B2 JP 2010026816 A JP2010026816 A JP 2010026816A JP 2010026816 A JP2010026816 A JP 2010026816A JP 5401356 B2 JP5401356 B2 JP 5401356B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- semiconductor region
- metal
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 157
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 132
- 239000002184 metal Substances 0.000 claims description 132
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 95
- 229910052759 nickel Inorganic materials 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 39
- 238000005275 alloying Methods 0.000 claims description 35
- 239000010936 titanium Substances 0.000 claims description 35
- 229910052719 titanium Inorganic materials 0.000 claims description 32
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 27
- 239000000203 mixture Substances 0.000 claims description 25
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 16
- 229910052750 molybdenum Inorganic materials 0.000 claims description 16
- 239000011733 molybdenum Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 37
- 230000004888 barrier function Effects 0.000 description 30
- 238000010438 heat treatment Methods 0.000 description 30
- 229910052782 aluminium Inorganic materials 0.000 description 27
- 229910045601 alloy Inorganic materials 0.000 description 24
- 239000000956 alloy Substances 0.000 description 24
- 238000010894 electron beam technology Methods 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 7
- 229910000943 NiAl Inorganic materials 0.000 description 6
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 6
- 229910010380 TiNi Inorganic materials 0.000 description 6
- -1 aluminum ions Chemical class 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003923 SiC 4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910002065 alloy metal Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置の製造方法の改良に関する。
従来から、ＳｉＣショットキーバリアダイオードは、順方向にサージ電流が流れた際に、比較的低いサージ電流でも素子破壊が引き起こされることが知られている。この問題を解決するために、ＳｉＣ半導体素子の一つの表面にｎ型領域とｐ型領域とを並列に配置し、大電流導通時にｐ型領域から少数キャリアである正孔の注入が起こるようにした素子構造が提案されている（例えば、非特許文献１参照）。このような素子構造とした場合、サージ耐量を向上させることができる。
このような素子構造は、ＭＰＳ（Ｍｅｒｇｅｄ ｐ−ｉ−ｎ Ｓｃｈｏｔｔｋｙ）構造と呼ばれている。ＭＰＳ構造では、半導体素子の一方の表面にショットキーダイオードとｐｎ型ダイオードとを交互に配置している。したがって、半導体素子の一方の表面上には、ｎ型半導体領域に良好なショットキー接合し、かつｐ型半導体領域に良好なオーミック接合をする接合材料からなる接合層を設ける必要である。
ｎ型半導体領域にショットキー接合をする接合層と、ｐ型半導体領域にオーミック接合をする接合層とを同一材料で同時に形成する場合、これらをそれぞれ異なる材料で別々に形成する場合と比較して、製造工程を簡素化することができるため、好ましい。
このような接合層に用いられる接合材料としては、ＮｉＡｌ合金（例えば、特許文献１参照）や、ＴｉＮｉ合金（例えば、非特許文献２参照）が知られている。しかしながら、接合層としてＮｉＡｌ合金やＴｉＮｉ合金からなるものを用いた場合、ショットキー接合する均質な接合層を形成することは困難であった。それは以下のような理由によるものと考察される。
このような接合層に用いられる接合材料としては、ＮｉＡｌ合金（例えば、特許文献１参照）や、ＴｉＮｉ合金（例えば、非特許文献２参照）が知られている。しかしながら、接合層としてＮｉＡｌ合金やＴｉＮｉ合金からなるものを用いた場合、ショットキー接合する均質な接合層を形成することは困難であった。それは以下のような理由によるものと考察される。
例えば、半導体基体としてＳｉＣからなるものを用い、半導体基体のｎ型半導体領域上にショットキー接合するＮｉＡｌ合金あるいはＴｉＮｉ合金からなる接合層を形成する場合、通常、ｎ型半導体領域上にＮｉＡｌ合金あるいはＴｉＮｉ合金となる金属層を形成し、高温でアロイングすることにより形成する。このようにして接合層を形成する場合、ｎ型半導体領域を構成するＳｉＣと、接合層を構成するＮｉＡｌ合金あるいはＴｉＮｉ合金との界面において、ＮｉＡｌ合金に含まれるＮｉとＡｌとの組成、あるいは、ＴｉＮｉ合金に含まれるＴｉとＮｉとの組成が不均一になりやすく、ショットキー接合する接合層内にバリアハイトの不均一な領域が生じてしまう場合があった。このため、このような方法で製造されたショットキーバリアダイオードに逆方向電圧を印加すると、ショットキーバリアの低い領域でリーク電流の増大が観察され、十分な電気的特性が得られない場合があった。
ショットキー接合する合金とｎ型半導体領域との界面における合金組成の不均一に起因する問題を解決するには、ショットキー接合する接合層として単一元素の金属を用いることが望ましい。しかし、現在まで、ｎ型半導体領域に良好なショットキー接合をし、なおかつｐ型半導体領域に良好なオーミック接合をする単一元素の金属は発見されていない。
したがって、ｎ型半導体領域に良好なショットキー接合をし、かつｐ型半導体領域に良好なオーミック接合をする接合層とするために、ｎ型半導体領域に良好なショットキー接合をするショットキー接合層と、ｐ型半導体領域に良好なオーミック接合をするオーミック接合層とをそれぞれ異なる材料で形成することが考えられる。
例えば、ｐ型ＳｉＣ半導体基体に対するオーミック電極としては、ＴｉとＡｌとを順に成膜して熱処理することにより得られたものがある（例えば、特許文献２参照）。また、特許文献２には、ニッケルとシリコンと炭素とアルミニウムとを含むオーミック電極構造も記載されている。
例えば、ｐ型ＳｉＣ半導体基体に対するオーミック電極としては、ＴｉとＡｌとを順に成膜して熱処理することにより得られたものがある（例えば、特許文献２参照）。また、特許文献２には、ニッケルとシリコンと炭素とアルミニウムとを含むオーミック電極構造も記載されている。
Ａｎａｌｙｓｉｓ ｏｆ ａ Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ｍｅｒｇｅｄ ｐ−ｉ−ｎ／Ｓｃｈｏｔｔｋｙ （ＭＰＳ） Ｒｅｃｔｉｆｉｅｒ：ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．Ｅｄｌ８；Ｎｏ．９，Ｓｅｐｔｅｍｂｅｒ １９８７：ｐ４０７−４０９
Ｄｉａｍｏｎｄ ＆ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ １４ （２００５）１１４６−１１４９
しかしながら、ｐ型半導体領域上にＡｌを含む合金金属層を形成し、良好なオーミック接触が得られるオーミック接合層とするためには９００℃以上でアロイングする必要がある。このような高温でアロイングを行うことにより約６６０℃と融点の低いアルミニウムが融けて凝集するため、表面に凹凸が生じて表面が荒れることが問題となっている。
例えば、特許文献１には、ＴｉとＡｌとの膜が、熱処理により表面に凹凸が生じると、電極周辺にＴｉＡｌ合金がはみ出してしまい、電極のパターン形成が困難になることが示されている。このように、電極のパターン形成が狙い通りに出来ないと、半導体素子の微細化が実施できないという問題があった。
また、表面に凹凸を有するオーミック接合層では、ＳｉＣからなる半導体基体との界面においてオーミック接合層に含まれる合金の組成が不均一となっていることにより、電気的特性の劣化が引き起こされる。
また、ＭＰＳ構造のＳｉＣショットキーダイオードを大電流で使用する場合、オーミック接合層は、ショットキー接合層との界面における低い抵抗値や安定性が要求されるとともに、その上に積層されるショットキー接合層との高い密着性が要求される。しかし、表面の荒れたオーミック接合層は、その上に積層されるショットキー接合層との間に空隙が生じやすいものであるため、ショットキー接合層との十分に高い密着性が得られない場合があった。
さらに、ＳｉＣ半導体素子では、一般的に電気的特性を向上させるために、カソード電極とアノード電極とをそれぞれ異なる温度で個別にアロイングする必要があるが、オーミック電極を個別に形成することで、さらにアロイ工程が一回増加することとなり、工程が複雑化してしまうという問題があった。
本発明は、上記事情に鑑みてなされたもので、表面平坦性に優れ、電極のパターン形成性に優れるオーミック接合層を備える半導体装置を提供することを目的とする。
また、本発明は、熱処理工程の簡素化が可能な本発明の半導体装置の製造方法を提供することを目的とする。
また、本発明は、熱処理工程の簡素化が可能な本発明の半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
［１］ ｎ型のＳｉＣ半導体基体と、
前記ＳｉＣ半導体基体の一方の主表面とオーミック接触するカソード電極と、
前記ＳｉＣ半導体基体の他方の主表面に形成されたｐ型ＳｉＣからなる第１半導体領域と、
前記他方の主表面に形成されたｎ型ＳｉＣからなる第２半導体領域と、
前記第１半導体領域にオーミック接触するオーミック接合層と、
前記第２半導体領域にショットキー接触するショットキー接合層と、を備え、
前記オーミック接合層が、前記第１半導体領域側からチタンとニッケルとを含む合金からなると共に、その上にモリブデンを主成分とする金属層を有し、
前記ショットキー接続層が、モリブデンを主成分とする金属からなることを特徴とする半導体装置。
［２］ 前記カソード電極が、ニッケルを主成分とする金属からなることを特徴とする前項１に記載の半導体装置。
［３］ 前記合金が、ニッケルを重量組成比で８０ｗｔ％以上９５ｗｔ％未満含むものであることを特徴とする前項１又は前項２に記載の半導体装置。
［４］ 一方の主表面と他方の主表面とを備え、前記他方の主表面にｐ型ＳｉＣからなる第１半導体領域とｎ型ＳｉＣからなる第２半導体領域とが設けられたｎ型のＳｉＣ半導体基体を形成する工程と、
前記一方の主表面上に、第１金属層を形成する工程と、
前記第１金属層をアロイングすることにより、前記一方の主表面とオーミック接触するカソード電極を形成する工程と、
前記第１半導体領域上に、チタン層とニッケル層とを含む第２金属層を形成する工程と、
前記第２金属層をアロイングすることにより、前記第１半導体領域とオーミック接合するオーミック接合層を形成する工程と、
前記第２半導体領域上に、第３金属層を形成する工程と、
前記第３金属層をアロイングすることにより、前記第２半導体領域とショットキー接合するショットキー接合層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
［５］ 前記第２金属層が、ニッケルを重量組成比で８０ｗｔ％以上９５ｗｔ％未満含む組成であることを特徴とする前項４に記載の半導体装置の製造方法。
［６］ 前記第２金属層を形成する工程が、前記第１半導体領域上に金属チタン層を形成した後に、前記金属チタン層上に金属ニッケル層を形成することを特徴とする前項４又は前項５に記載の半導体装置の製造方法
［７］ 前記第２金属層及び前記第３金属層のアロイングを、５００℃以上９００℃未満の温度で行うことを特徴とする前項４乃至６のいずれか一項に記載の半導体装置の製造方法。
［８］ 前記第２金属層をアロイングする工程と、前記第３金属層をアロイングする工程とを同時に行うことを特徴とする前項４乃至７のいずれか一項に記載の半導体装置の製造方法。
［９］ 前記カソード電極を、ニッケルを主成分とする金属で形成することを特徴とする前項４乃至８のいずれか一項に記載の半導体装置の製造方法。
［１０］ 前記第３金属層を、モリブデンを主成分とする金属で形成することを特徴とする前項４乃至９のいずれか一項に記載の半導体装置の製造方法。
［１］ ｎ型のＳｉＣ半導体基体と、
前記ＳｉＣ半導体基体の一方の主表面とオーミック接触するカソード電極と、
前記ＳｉＣ半導体基体の他方の主表面に形成されたｐ型ＳｉＣからなる第１半導体領域と、
前記他方の主表面に形成されたｎ型ＳｉＣからなる第２半導体領域と、
前記第１半導体領域にオーミック接触するオーミック接合層と、
前記第２半導体領域にショットキー接触するショットキー接合層と、を備え、
前記オーミック接合層が、前記第１半導体領域側からチタンとニッケルとを含む合金からなると共に、その上にモリブデンを主成分とする金属層を有し、
前記ショットキー接続層が、モリブデンを主成分とする金属からなることを特徴とする半導体装置。
［２］ 前記カソード電極が、ニッケルを主成分とする金属からなることを特徴とする前項１に記載の半導体装置。
［３］ 前記合金が、ニッケルを重量組成比で８０ｗｔ％以上９５ｗｔ％未満含むものであることを特徴とする前項１又は前項２に記載の半導体装置。
［４］ 一方の主表面と他方の主表面とを備え、前記他方の主表面にｐ型ＳｉＣからなる第１半導体領域とｎ型ＳｉＣからなる第２半導体領域とが設けられたｎ型のＳｉＣ半導体基体を形成する工程と、
前記一方の主表面上に、第１金属層を形成する工程と、
前記第１金属層をアロイングすることにより、前記一方の主表面とオーミック接触するカソード電極を形成する工程と、
前記第１半導体領域上に、チタン層とニッケル層とを含む第２金属層を形成する工程と、
前記第２金属層をアロイングすることにより、前記第１半導体領域とオーミック接合するオーミック接合層を形成する工程と、
前記第２半導体領域上に、第３金属層を形成する工程と、
前記第３金属層をアロイングすることにより、前記第２半導体領域とショットキー接合するショットキー接合層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
［５］ 前記第２金属層が、ニッケルを重量組成比で８０ｗｔ％以上９５ｗｔ％未満含む組成であることを特徴とする前項４に記載の半導体装置の製造方法。
［６］ 前記第２金属層を形成する工程が、前記第１半導体領域上に金属チタン層を形成した後に、前記金属チタン層上に金属ニッケル層を形成することを特徴とする前項４又は前項５に記載の半導体装置の製造方法
［７］ 前記第２金属層及び前記第３金属層のアロイングを、５００℃以上９００℃未満の温度で行うことを特徴とする前項４乃至６のいずれか一項に記載の半導体装置の製造方法。
［８］ 前記第２金属層をアロイングする工程と、前記第３金属層をアロイングする工程とを同時に行うことを特徴とする前項４乃至７のいずれか一項に記載の半導体装置の製造方法。
［９］ 前記カソード電極を、ニッケルを主成分とする金属で形成することを特徴とする前項４乃至８のいずれか一項に記載の半導体装置の製造方法。
［１０］ 前記第３金属層を、モリブデンを主成分とする金属で形成することを特徴とする前項４乃至９のいずれか一項に記載の半導体装置の製造方法。
本発明の半導体装置によれば、オーミック接合層が、第１半導体領域側からチタンとニッケルとを含む合金からなり、その上にモリブデンを主成分とする金属層を有しているので、オーミック接合層と第１半導体領域との界面における組成の均一性に優れ、第１半導体領域と良好にオーミック接合するものとなる。また、組成中にアルミニウムを含まないため、アロイングの際にアルミニウムが溶融して凝集することがないため、オーミック接合層の表面平坦性に優れ、電極のパターン形成性に優れる半導体装置を提供することができる。
また、ショットキー接続層がモリブデンを主成分とする金属からなるものであるので、オーミック接合層とショットキー接合層との間で、十分に高い密着性が得られるものとなるため、逆方向のリーク電流が低く、順方向サージ耐量が大きい優れた電気的特性を有するものとなる。
また、ショットキー接続層がモリブデンを主成分とする金属からなるものであるので、オーミック接合層とショットキー接合層との間で、十分に高い密着性が得られるものとなるため、逆方向のリーク電流が低く、順方向サージ耐量が大きい優れた電気的特性を有するものとなる。
また、本発明の半導体装置の製造方法は、第１半導体領域上に、チタン層とニッケル層とを含む第２金属層を形成する工程と、第２金属層をアロイングすることにより、前記第１半導体領域とオーミック接合するオーミック接合層を形成する工程と、第２半導体領域上に、第３金属層を形成する工程と、前記第３金属層をアロイングすることにより、第２半導体領域とショットキー接合するショットキー接合層を形成する工程とを含み、第２金属層にアルミニウムが含まれない構成となっている。このため、第３金属層のアロイングの際に第２金属層が溶融して凝集することがない。このため、本発明の半導体装置の製造方法によれば、オーミック接合層の表面平坦性に優れ、電極のパターン形成性に優れる半導体装置を製造することができる。
さらに、第２金属層をアロイングする工程と、第３金属層をアロイングする工程とを同時に行う場合には、熱処理工程の簡素化を実現できる。
さらに、第２金属層をアロイングする工程と、第３金属層をアロイングする工程とを同時に行う場合には、熱処理工程の簡素化を実現できる。
以下、本発明を、図面を参照して詳細に説明する。なお、以下の説明において参照する図面に図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なっている場合がある。
＜半導体装置＞
図１は、本発明の半導体装置の一例であるショットキーバリアダイオードを示した縦断面図である。図１に示すショットキーバリアダイオードは、ＳｉＣ半導体基体１と、カソード電極５と、オーミック接合層７と、ショットキー接合層８とを備えたものである。
図１は、本発明の半導体装置の一例であるショットキーバリアダイオードを示した縦断面図である。図１に示すショットキーバリアダイオードは、ＳｉＣ半導体基体１と、カソード電極５と、オーミック接合層７と、ショットキー接合層８とを備えたものである。
図１に示すＳｉＣ半導体基体１は、ｎ型のものであり、ｎ＋型ＳｉＣ層２とｎ−型ＳｉＣ層３とを備えている。ｎ＋型ＳｉＣ層２は、低抵抗のｎ＋型４Ｈ−ＳｉＣ単結晶基板からなるものである。ｎ＋型ＳｉＣ層２の不純物濃度は２×１０１８ｃｍ−３程度であることが好ましい。また、ｎ＋型ＳｉＣ層２の厚さは、３５０μｍ程度であること好ましい。
ｎ−型ＳｉＣ層３は、ｎ＋型ＳｉＣ層２上に形成されたｎ−型エピタキシャル層からなるものである。ｎ−型ＳｉＣ層３の不純物濃度は１×１０１６ｃｍ−３程度であることが好ましい。また、ｎ−型ＳｉＣ層３の厚さは、８μｍ程度であること好ましい。
ｎ−型ＳｉＣ層３は、ｎ＋型ＳｉＣ層２上に形成されたｎ−型エピタキシャル層からなるものである。ｎ−型ＳｉＣ層３の不純物濃度は１×１０１６ｃｍ−３程度であることが好ましい。また、ｎ−型ＳｉＣ層３の厚さは、８μｍ程度であること好ましい。
ＳｉＣ半導体基体１のｎ−型ＳｉＣ層３側の表面（他方の主表面）である上面１ａには、ｐ＋型ＳｉＣからなる複数の第１半導体領域６ａと、ｐ＋型ＳｉＣからなるガードリング４と、第１半導体領域６ａ間および第１半導体領域６ａとガードリング４との間に配置されたｎ−型ＳｉＣ層３の表面からなる第２半導体領域６ｂとが備えられている。
第１半導体領域６ａは、アルミニウムがイオン注入されることにより形成されたｐ＋型ＳｉＣである。図１に示すように、第１半導体領域６ａは、ｎ−型ＳｉＣ層３側の表面（上面１ａ）に複数個所設けてられていても良いが、一箇所のみ設けられていても良い。また、第１半導体領域６ａの平面形状は、特に限定されるものではなく、例えば、線状、島状、網目状などの形状にすることができる。
ガードリング４は、ＳｉＣ半導体基体１のｎ−型ＳｉＣ層３側の表面（他方の主表面）上において、第１半導体領域６ａを取り囲むように環状に配置され、平面視でショットキー接合層８の周縁部に跨るように形成されている。ガードリング４は、ショットキー接合層８の周縁部における電界集中を緩和するものである。ガードリング４は、第１半導体領域６ａと同様に、アルミニウムがイオン注入されることにより形成されたｐ＋型ＳｉＣである。
ガードリング４と第１半導体領域６ａとにおいて、ｐ＋型ＳｉＣを構成するアルミニウムイオンの濃度やアルミニウムがイオン注入される深さは、同じであっても良いし、異なっていても良い。具体的に例えば、第１半導体領域６ａおよびガードリング４のｐ＋型ＳｉＣを構成するアルミニウムイオンのイオン注入量は１×１０１５ｃｍ−２程度とすることができ、アルミニウムがイオン注入される深さは３００ｎｍ程度とすることができる。
オーミック接合層７は、第１半導体領域６ａを構成するｐ＋型ＳｉＣにオーミック接触している電極である。オーミック接合層７は、第１半導体領域６ａの一部にのみオーミック接触していても良いし、第１半導体領域６ａの全部にオーミック接触していても良い。
オーミック接合層７の厚さは、５０ｎｍ〜２００ｎｍの範囲であることが望ましく、１３０ｎｍ程度であることがより望ましい。
オーミック接合層７の厚さは、５０ｎｍ〜２００ｎｍの範囲であることが望ましく、１３０ｎｍ程度であることがより望ましい。
また、オーミック接合層７は、チタンとニッケルとを含む合金からなり、ニッケルを重量組成比で８０ｗｔ％以上９５ｗｔ％未満含むものであり、ニッケルを重量組成比で８５ｗｔ％以上９０ｗｔ％未満含むものであることがより好ましい。ニッケルの重量組成比が、８０ｗｔ％未満であると、またニッケルの重量組成比が、９５ｗｔ％を超えると、オーミック接合層７の抵抗値が十分に低いものとならない恐れがある。
なお、チタンとニッケルとを含む合金は、チタンとニッケルのみからなるものであってもよいが、重量組成比で８０ｗｔ％以上９５ｗｔ％未満のニッケルと、チタンとに加えてさらにＳｉ、Ｃなどの元素を含むものであってもよい。
なお、チタンとニッケルとを含む合金は、チタンとニッケルのみからなるものであってもよいが、重量組成比で８０ｗｔ％以上９５ｗｔ％未満のニッケルと、チタンとに加えてさらにＳｉ、Ｃなどの元素を含むものであってもよい。
ショットキー接合層８は、第２半導体領域６ｂを構成するｎ−型ＳｉＣ層３にショットキー接触している電極である。また、ショットキー接合層８は、オーミック接合層７と電気的に接続されている。ショットキー接合層８は、ガードリング４の内側全域を覆うように設けられており、周縁部がガードリング４と平面視で重なり合っている。
ショットキー接合層８は、モリブデンを主成分とする金属からなるものである。モリブデンを主成分とする金属としては、モリブデン単体の他、Ｎｉ、Ｔｉ、Ｗ、Ｔａ、Ｐｔなどを含む金属などが挙げられる。
ショットキー接合層８は、モリブデンを主成分とする金属からなるものである。モリブデンを主成分とする金属としては、モリブデン単体の他、Ｎｉ、Ｔｉ、Ｗ、Ｔａ、Ｐｔなどを含む金属などが挙げられる。
ＳｉＣ半導体基体１のｎ＋型ＳｉＣ層２側の表面（一方の主表面）である下面１ｂには、カソード電極５が設けられている。カソード電極５は、ｎ＋型ＳｉＣ層２にオーミック接触されている。
カソード電極５は、ニッケルを主成分とする金属からなるものである。ニッケルを主成分とする金属としては、ニッケル単体の他、Ｔｉ、Ａｌなどを含む金属などが挙げられる。
また、カソード電極５の厚みは、特に限定されないが、１００ｎｍ程度であることが好ましい。
カソード電極５は、ニッケルを主成分とする金属からなるものである。ニッケルを主成分とする金属としては、ニッケル単体の他、Ｔｉ、Ａｌなどを含む金属などが挙げられる。
また、カソード電極５の厚みは、特に限定されないが、１００ｎｍ程度であることが好ましい。
＜半導体装置の製造方法＞
次に、本発明の半導体装置の製造方法の一例として、図２を用いて、図１に示すショットキーバリアダイオードの製造方法を説明する。図２は、図１に示すショットキーバリアダイオードの製造方法を説明するための工程図である。
図１に示すショットキーバリアダイオードを製造するには、まず、ｎ＋型ＳｉＣ層２上に、ｎ−型エピタキシャル層を積層してｎ−型ＳｉＣ層３を形成し、ｎ＋型ＳｉＣ層２とｎ−型ＳｉＣ層３とを備えるｎ型のＳｉＣ半導体基体１とする。
次に、本発明の半導体装置の製造方法の一例として、図２を用いて、図１に示すショットキーバリアダイオードの製造方法を説明する。図２は、図１に示すショットキーバリアダイオードの製造方法を説明するための工程図である。
図１に示すショットキーバリアダイオードを製造するには、まず、ｎ＋型ＳｉＣ層２上に、ｎ−型エピタキシャル層を積層してｎ−型ＳｉＣ層３を形成し、ｎ＋型ＳｉＣ層２とｎ−型ＳｉＣ層３とを備えるｎ型のＳｉＣ半導体基体１とする。
次いで、ｎ−型ＳｉＣ層３上に、プラズマＣＶＤ装置を用いて例えば厚さ略２μｍのＳｉＯ２膜を形成し、フォトリソグラフィー工程によりガードリング４および第１半導体領域６ａに対応する形状のパターンを描画する。続いて、ＳｉＯ２膜の一部を除去して、ｎ−型ＳｉＣ層３上のガードリング４および第１半導体領域６ａとなる領域を露出させ、アルミニウムをイオン注入してｐ＋型ＳｉＣとする。このことにより、図２（ａ）に示すように、ＳｉＣ半導体基体１の上面１ａに、第１半導体領域６ａと、ガードリング４と、第２半導体領域６ｂとが形成される。その後、ＳｉＯ２膜を除去し、ＳｉＣ半導体基体１を高温加熱炉内に導入し、例えば１８００℃の温度で３分間の熱処理を行うことにより、ガードリング４および第１半導体領域６ａにイオン注入されたアルミニウムイオンを活性化させる。
次に、図２（ｂ）に示すように、ＳｉＣ半導体基体１のｎ＋型ＳｉＣ層２側の表面（下面１ｂ）に、電子ビーム（ＥＢ）蒸着法などを用いて、ニッケルを主成分とする金属からなる第１金属層５１を例えば厚さ１００ｎｍとなるように形成する。
次に、第１金属層５１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、９００℃以上１１００℃未満の温度で１分間〜５分間の熱処理を行うことにより、第１金属層５１をアロイング（合金化熱処理）する。このことにより、図２（ｂ）に示すように、ｎ＋型ＳｉＣ層２とオーミック接触するカソード電極５を形成する。
次に、図２（ｃ）に示すように、ｎ−型ＳｉＣ層３の第１半導体領域６ａ上に、フォトリソグラフィー工程により描画したオーミック接合層７に対応する形状のパターンを用いて、第１半導体領域６ａ上の全域に電子ビーム（ＥＢ）蒸着法などにより、チタン層６１とニッケル層６２とをこの順で設けて積層構造を形成し、ニッケルが重量組成比で８０ｗｔ％以上９５ｗｔ％未満含まれる第２金属層６３を形成する。第２金属層６３に含まれるニッケル層６２の重量組成比は、第２金属層６３を構成する各層の厚みを調節することによって調整できる。
なお、第２金属層６３を構成する積層構造におけるチタン層６１とニッケル層６２との積層順序は特に限定されるものではなく、チタン層６１を先に形成してもよいし、ニッケル層６２を先に形成してもよい。
なお、第２金属層６３を構成する積層構造におけるチタン層６１とニッケル層６２との積層順序は特に限定されるものではなく、チタン層６１を先に形成してもよいし、ニッケル層６２を先に形成してもよい。
次に、図２（ｄ）に示すように、ｎ−型ＳｉＣ層３の第２半導体領域６ｂ上に、第２金属層６３を覆うように第３金属層８１を形成する。この第３金属層８１の形成は、フォトリソグラフィー工程により描画したショットキー接合層８に対応する形状のパターンを用いて、モリブデンを主成分とする金属を電子ビーム（ＥＢ）蒸着法などにより、ガードリング４の内側全域を覆い、周縁部がガードリング４と平面視で重なり合うようにして形成する。
次に、図２（ｅ）に示すように、第２金属層６３及び第３金属層８１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中で、第２金属層６３及び第３金属層８１をアロイングする。これにより、第１半導体領域６ａとオーミック接合するオーミック接合層７と、第２半導体領域６ｂとショットキー接合するショットキー接合層８とを同時形成することができる。
第２の金属（第２金属層６３）及び第３の金属（第３金属層８１）のアロイングの温度は、第１金属層５１をアロイングする温度よりも低い温度、具体的には５００℃以上９００℃未満の温度を用いることが好ましく、６００度以上７００度未満の温度がより好ましい。
また、アロイングの時間は、例えば５分間程度の熱処理を行うことが好ましい。
また、アロイングの時間は、例えば５分間程度の熱処理を行うことが好ましい。
ここで、オーミック接合層７となる第２金属層６３をアロイングする温度が５００℃未満であると、オーミック接合層７の抵抗値が十分に低いものとならない恐れがある。また、第２金属層６３をアロイングする温度が９００℃以上であると、オーミック接合層７の表面平坦性が悪化して二乗平均粗さが十分に低いものとならない恐れがある。
なお、本実施形態では、第２金属層６３と、第３金属層８１とを同時にアロイングする場合を例に説明したが、それぞれ別々にアロイングしても良い。
具体的には、例えば、第２金属層６３を形成した後、第２金属層６３の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、５００℃以上９００℃未満の温度で１分間〜５分間の熱処理を行うことにより、第２金属層６３をアロイング（合金化熱処理）する。このようにして、オーミック接合層７を形成する。
次に、第３金属層８１を形成した後、高温加熱炉内に導入して５００℃以上９００℃未満の温度で、例えば５分間〜２０分間の熱処理を行うことにより、第３金属層８１をアロイングする。このようにして、ショットキー接合層８を形成することができる。
以上のような工程により、図１に示すショットキーバリアダイオードが得られる。
以上のような工程により、図１に示すショットキーバリアダイオードが得られる。
以上説明したように、本実施形態のショットキーバリアダイオードによれば、チタンとニッケルとを含む合金からなるオーミック接合層７を備えるものであるので、オーミック接合層７と第１半導体領域６ａとの界面における組成の均一性に優れ、第１半導体領域６ａと良好にオーミック接合するものとなる。また、オーミック接合層７が、組成中にアルミニウムを含まないため、アロイングの際にアルミニウムが溶融して凝集することがなく、オーミック接合層７の表面平坦性に優れ、電極のパターン形成性に優れるショットキーバリアダイオードが得られる。
さらに、ショットキー接続層８がモリブデンを主成分とする金属からなるものであるので、オーミック接合層７とショットキー接合層８との十分に高い密着性が得られるものとなり、逆方向のリーク電流が低く、順方向サージ耐量が大きい優れた電気的特性を有するものとなる。
さらに、ショットキー接続層８がモリブデンを主成分とする金属からなるものであるので、オーミック接合層７とショットキー接合層８との十分に高い密着性が得られるものとなり、逆方向のリーク電流が低く、順方向サージ耐量が大きい優れた電気的特性を有するものとなる。
さらに、本実施形態のショットキーバリアダイオードにおいては、オーミック接合層７が、チタンとニッケルとを含む合金からなるものであり、カソード電極５が、ニッケルを主成分とする金属からなるものであるので、第１半導体領域６ａとオーミック接合するオーミック接合層７と、第２半導体領域６ｂとショットキー接合するショットキー接合層８とを同時に行う方法により、オーミック接合層７とショットキー接合層８とを同時に形成することができる。したがって、第２金属層６３と第３金属層８１とをそれぞれ別々にアロイングする場合と比較して、製造工程を簡素化することができる。
また、本実施形態のショットキーバリアダイオードの製造方法は、第１半導体領域６ａ上に、チタン層６１とニッケル層６２とを含む第２金属層６３を形成する工程と、第２金属層６３をアロイングすることによりオーミック接合層７を形成する工程と、第２半導体領域６ｂ上に第３金属層８１を形成してアロイングすることにより、ショットキー接合層８を形成する工程とを含む構成となっており、アロイングの際に溶融して凝集するアルミニウムが第２金属層６３に含まれていないため、オーミック接合層７の表面平坦性に優れ、電極のパターン形成性に優れるショットキーバリアダイオードを製造することができる。
すなわち、本実施形態においては、オーミック接合層７となる第２金属層６３が、チタン層６１とニッケル層６２とを含み、重量組成比で第２金属層６３がニッケルを８５ｗｔ％以上９５ｗｔ％未満含むものであり、アロイングすることによって溶融するアルミニウムを含有することなく、オーミック接合層７の抵抗値が十分に低いものとなる。
ル層６２を先に形成してもよい。
ル層６２を先に形成してもよい。
このように本実施形態のショットキーバリアダイオードの製造方法においては、第２金属層６３に含まれる金属組成の凝集が防止されるので、第１半導体領域６ａと良好にオーミック接合し、表面平坦性に優れ、ショットキー接合層８との十分に高い密着性が得られるオーミック接合層７を備えるショットキーバリアダイオードを製造できる。
また、本実施形態のショットキーバリアダイオードの製造方法においては、第２金属層６３のアロイングを５００℃以上９００℃未満の温度で行うので、抵抗値が十分に低く、かつ表面平坦性に優れたオーミック接合層７が得られる。
また、本実施形態のショットキーバリアダイオードの製造方法において、第２金属層６３が、ニッケルを重量組成比で８０ｗｔ％以上９５ｗｔ％未満含まれるものである場合には、より一層表面平坦性に優れたオーミック接合層７が得られる。
また、本実施形態のショットキーバリアダイオードの製造方法において、第２金属層６３が、ニッケルを重量組成比で８０ｗｔ％以上９５ｗｔ％未満含まれるものである場合には、より一層表面平坦性に優れたオーミック接合層７が得られる。
また、本実施形態のショットキーバリアダイオードの製造方法においては、ショットキー接合層８を、モリブデンを主成分とする金属で形成しているので、第２金属層６３をアロイングする温度と同程度の温度で第３金属層８１をアロイングすることにより、ショットキー接合層８を形成することができる。また、第３金属層をアロイングする温度は第２金属層をアロイングする温度より低くすることもできる。
なお、本発明は、上記の実施形態に限定されるものではない。
例えば、第１金属層５１、第２金属層６３、第３金属層８１の形成方法は、電子ビーム（ＥＢ）蒸着法に限定されるものではなく、スパッタ法や抵抗加熱法などを用いてもよい。
また、製造工程を簡素化するために、上述した実施形態に示すように、第１半導体領域６ａとガードリング４とを同時に形成することが好ましいが、第１半導体領域６ａとガードリング４とは別々に形成してもよい。
例えば、第１金属層５１、第２金属層６３、第３金属層８１の形成方法は、電子ビーム（ＥＢ）蒸着法に限定されるものではなく、スパッタ法や抵抗加熱法などを用いてもよい。
また、製造工程を簡素化するために、上述した実施形態に示すように、第１半導体領域６ａとガードリング４とを同時に形成することが好ましいが、第１半導体領域６ａとガードリング４とは別々に形成してもよい。
さらに、ｎ＋型ＳｉＣ層２を構成するＳｉＣ単結晶基板の結晶多形は、４Ｈ−ＳｉＣに限定されるものではなく、６Ｈ−ＳｉＣや３Ｈ−ＳｉＣであってもよい。
なお、第１金属層５１および第２金属層６３のアロイングは、アルゴンの大気圧中で行ったが、窒素雰囲気でも良いし、真空中でも良い。また、第１金属層５１および第２金属層６３のアロイングは、急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：ＲＴＡ）法によるアルゴン雰囲気中で行っても良い。
なお、第１金属層５１および第２金属層６３のアロイングは、アルゴンの大気圧中で行ったが、窒素雰囲気でも良いし、真空中でも良い。また、第１金属層５１および第２金属層６３のアロイングは、急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：ＲＴＡ）法によるアルゴン雰囲気中で行っても良い。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
図１に示すショットキーバリアダイオードを次のようにして製造した。
まず、厚さ３５０μｍのｎ＋型ＳｉＣ層２上に、ｎ−型エピタキシャル層を積層して厚さ８μｍのｎ−型ＳｉＣ層３を形成し、ｎ＋型４Ｈ−ＳｉＣ単結晶基板からなる不純物濃度２×１０１８ｃｍ−３のｎ＋型ＳｉＣ層２と、不純物濃度１×１０１６ｃｍ−３のｎ−型ＳｉＣ層３とを備えるｎ型のＳｉＣ半導体基体１とした。
図１に示すショットキーバリアダイオードを次のようにして製造した。
まず、厚さ３５０μｍのｎ＋型ＳｉＣ層２上に、ｎ−型エピタキシャル層を積層して厚さ８μｍのｎ−型ＳｉＣ層３を形成し、ｎ＋型４Ｈ−ＳｉＣ単結晶基板からなる不純物濃度２×１０１８ｃｍ−３のｎ＋型ＳｉＣ層２と、不純物濃度１×１０１６ｃｍ−３のｎ−型ＳｉＣ層３とを備えるｎ型のＳｉＣ半導体基体１とした。
次いで、ｎ−型ＳｉＣ層３上に、プラズマＣＶＤ装置を用いて厚さ２μｍのＳｉＯ２膜を形成し、フォトリソグラフィー工程によりパターンを描画し、ＳｉＯ２膜の一部を除去して、ｎ−型ＳｉＣ層３上のガードリング４および第１半導体領域６ａとなる領域を露出させ、アルミニウムを１×１０１５ｃｍ−２のイオン注入量、３００ｎｍの深さでイオン注入し、ｐ＋型ＳｉＣとした。このことにより、ＳｉＣ半導体基体１のｎ−型ＳｉＣ層３の上面１ａに、複数の第１半導体領域６ａと、ガードリング４と、複数の第２半導体領域６ｂとを形成した。その後、ＳｉＯ２膜を除去し、ＳｉＣ半導体基体１を高温加熱炉内に導入し、１８００℃の温度で３分間の熱処理を行うことにより、ガードリング４および第１半導体領域６ａにイオン注入されたアルミニウムイオンを活性化させた。
次に、ＳｉＣ半導体基体１のｎ＋型ＳｉＣ層２側の表面（下面１ｂ）に、電子ビーム（ＥＢ）蒸着法を用いて、ニッケルからなる第１金属層５１を形成した。
次に、第１金属層５１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、１０００℃の温度で３分間の熱処理を行うことにより、第１金属層５１をアロイングした。このことにより、厚み１００ｎｍのカソード電極５を形成した。
次に、第１金属層５１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、１０００℃の温度で３分間の熱処理を行うことにより、第１金属層５１をアロイングした。このことにより、厚み１００ｎｍのカソード電極５を形成した。
次に、ｎ−型ＳｉＣ層３の第１半導体領域６ａ上に、フォトリソグラフィー工程により描画したオーミック接合層７に対応する形状のパターンを用い、電子ビーム（ＥＢ）蒸着法により、第１半導体領域６ａ上の全域に厚み３０ｎｍのチタン層と厚み１００ｎｍのニッケル層とをこの順で形成して積層構造とし、チタン層６１とニッケル層６２との重量組成比がＴｉ：Ｎｉ＝１５：８５である第２金属層６３を形成した。
次に、第２金属層６３の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、７００℃の温度で５分間の熱処理を行うことにより、第２金属層６３をアロイングした。このことにより、厚み１３０ｎｍのオーミック接合層７を形成した。
次に、第２金属層６３の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、７００℃の温度で５分間の熱処理を行うことにより、第２金属層６３をアロイングした。このことにより、厚み１３０ｎｍのオーミック接合層７を形成した。
次に、ｎ−型ＳｉＣ層３の第２半導体領域６ｂ上に、フォトリソグラフィー工程により描画したショットキー接合層８に対応する形状のパターンを用いて、電子ビーム（ＥＢ）蒸着法により、モリブデンからなり、ガードリング４の内側全域を覆い、周縁部がガードリング４と平面視で重なり合う第３金属層８１を形成した。
次に、第３金属層８１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、６００℃の温度で１０分間の熱処理を行うことにより、第３金属層８１をアロイングした。このことにより、ショットキー接合層８を形成し、実施例１のショットキーバリアダイオードを得た。
次に、第３金属層８１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、６００℃の温度で１０分間の熱処理を行うことにより、第３金属層８１をアロイングした。このことにより、ショットキー接合層８を形成し、実施例１のショットキーバリアダイオードを得た。
（実施例２）
図１に示すショットキーバリアダイオードを次のようにして製造した。
まず、厚さ３５０μｍのｎ＋型ＳｉＣ層２上に、ｎ−型エピタキシャル層を積層して厚さ８μｍのｎ−型ＳｉＣ層３を形成し、ｎ＋型４Ｈ−ＳｉＣ単結晶基板からなる不純物濃度２×１０１８ｃｍ−３のｎ＋型ＳｉＣ層２と、不純物濃度１×１０１６ｃｍ−３のｎ−型ＳｉＣ層３とを備えるｎ型のＳｉＣ半導体基体１とした。
図１に示すショットキーバリアダイオードを次のようにして製造した。
まず、厚さ３５０μｍのｎ＋型ＳｉＣ層２上に、ｎ−型エピタキシャル層を積層して厚さ８μｍのｎ−型ＳｉＣ層３を形成し、ｎ＋型４Ｈ−ＳｉＣ単結晶基板からなる不純物濃度２×１０１８ｃｍ−３のｎ＋型ＳｉＣ層２と、不純物濃度１×１０１６ｃｍ−３のｎ−型ＳｉＣ層３とを備えるｎ型のＳｉＣ半導体基体１とした。
次いで、ｎ−型ＳｉＣ層３上に、プラズマＣＶＤ装置を用いて厚さ２μｍのＳｉＯ２膜を形成し、フォトリソグラフィー工程によりパターンを描画し、ＳｉＯ２膜の一部を除去して、ｎ−型ＳｉＣ層３上のガードリング４および第１半導体領域６ａとなる領域を露出させ、アルミニウムを１×１０１５ｃｍ−２のイオン注入量、３００ｎｍの深さでイオン注入し、ｐ＋型ＳｉＣとした。このことにより、ＳｉＣ半導体基体１のｎ−型ＳｉＣ層３の上面１ａに、複数の第１半導体領域６ａと、ガードリング４と、複数の第２半導体領域６ｂとを形成した。その後、ＳｉＯ２膜を除去し、ＳｉＣ半導体基体１を高温加熱炉内に導入し、１８００℃の温度で３分間の熱処理を行うことにより、ガードリング４および第１半導体領域６ａにイオン注入されたアルミニウムイオンを活性化させた。
次に、ＳｉＣ半導体基体１のｎ＋型ＳｉＣ層２側の表面（下面１ｂ）に、電子ビーム（ＥＢ）蒸着法を用いて、ニッケルからなる第１金属層５１を形成した。
次に、第１金属層５１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、１０００℃の温度で３分間の熱処理を行うことにより、第１金属層５１アロイングした。このことにより、厚み１００ｎｍのカソード電極５を形成した。
次に、第１金属層５１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、１０００℃の温度で３分間の熱処理を行うことにより、第１金属層５１アロイングした。このことにより、厚み１００ｎｍのカソード電極５を形成した。
次に、ｎ−型ＳｉＣ層３の第１半導体領域６ａ上に、フォトリソグラフィー工程により描画したオーミック接合層７に対応する形状のパターンを用い、電子ビーム（ＥＢ）蒸着法により、第１半導体領域６ａ上の全域に厚み３０ｎｍのチタン層と厚み１００ｎｍのニッケル層とをこの順で形成して積層構造とし、チタン層６１とニッケル層６２との重量組成比がＴｉ：Ｎｉ＝１５：８５である第２金属層６３を形成した。
次に、ｎ−型ＳｉＣ層３の第２半導体領域６ｂ上に、フォトリソグラフィー工程により描画したショットキー接合層８に対応する形状のパターンを用いて、電子ビーム（ＥＢ）蒸着法により、モリブデンからなり、ガードリング４の内側全域を覆い、周縁部がガードリング４と平面視で重なり合う第３金属層８１を形成した。
次に、ｎ−型ＳｉＣ層３の第２半導体領域６ｂ上に、フォトリソグラフィー工程により描画したショットキー接合層８に対応する形状のパターンを用いて、電子ビーム（ＥＢ）蒸着法により、モリブデンからなり、ガードリング４の内側全域を覆い、周縁部がガードリング４と平面視で重なり合う第３金属層８１を形成した。
次に、第２金属層６３および第３金属層８１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、６５０℃の温度で１０分間の熱処理を行うことにより、第２金属層６３および第３金属層８１を同時にアロイングした。このことにより、厚み１３０ｎｍのオーミック接合層７とショットキー接合層８を形成し、実施例２のショットキーバリアダイオードを得た。
（比較例）
第２金属層として、厚み２０ｎｍのチタン層と厚み１００ｎｍのアルミニウム層とをこの順で形成して積層構造を形成し（チタン層とアルミニウム層との重量組成比は、Ｔｉ：Ａｌ＝２６：７４）、アロイング温度を９００℃にし、厚み１２０ｎｍのオーミック接合層を形成したこと以外は、実施例と同様にして、比較例のショットキーバリアダイオードを得た。
第２金属層として、厚み２０ｎｍのチタン層と厚み１００ｎｍのアルミニウム層とをこの順で形成して積層構造を形成し（チタン層とアルミニウム層との重量組成比は、Ｔｉ：Ａｌ＝２６：７４）、アロイング温度を９００℃にし、厚み１２０ｎｍのオーミック接合層を形成したこと以外は、実施例と同様にして、比較例のショットキーバリアダイオードを得た。
このようにして得られた実施例および比較例のショットキーバリアダイオードを構成するオーミック接合層の表面平坦性を調べるために、ショットキー接合層を形成する前に、オーミック接合層の表面をショットキー接合層側から光学顕微鏡を用いて観察した。その結果を図３に示す。
図３は、ショットキーバリアダイオードのオーミック接合層の光学顕微鏡写真であり、図３（ａ）は実施例１であり、図３（ｂ）は比較例である。実施例２も実施例１と同様の特徴を有する形状であった。図３に示すように、実施例では直進性に優れたパターンが形成されるが、比較例では凹凸が多く表面が荒れており、直進性が悪化していることが分かる。
図３は、ショットキーバリアダイオードのオーミック接合層の光学顕微鏡写真であり、図３（ａ）は実施例１であり、図３（ｂ）は比較例である。実施例２も実施例１と同様の特徴を有する形状であった。図３に示すように、実施例では直進性に優れたパターンが形成されるが、比較例では凹凸が多く表面が荒れており、直進性が悪化していることが分かる。
１・・・ＳｉＣ半導体基体
１ａ・・・上面（他方の主表面）
１ｂ・・・下面（一方の主表面）
２・・・ｎ＋型ＳｉＣ層
３・・・ｎ−型ＳｉＣ層
４・・・ガードリング
５・・・カソード電極
６ａ・・・第１半導体領域
６ｂ・・・第２半導体領域
７・・・オーミック接合層
８・・・ショットキー接合層
５１・・・第１金属層
６１・・・チタン層
６２・・・ニッケル層
６３・・・第２金属層
８１・・・第３金属層
１ａ・・・上面（他方の主表面）
１ｂ・・・下面（一方の主表面）
２・・・ｎ＋型ＳｉＣ層
３・・・ｎ−型ＳｉＣ層
４・・・ガードリング
５・・・カソード電極
６ａ・・・第１半導体領域
６ｂ・・・第２半導体領域
７・・・オーミック接合層
８・・・ショットキー接合層
５１・・・第１金属層
６１・・・チタン層
６２・・・ニッケル層
６３・・・第２金属層
８１・・・第３金属層
Claims (4)
- 一方の主表面と他方の主表面とを備え、前記他方の主表面にｐ型ＳｉＣからなる第１半導体領域とｎ型ＳｉＣからなる第２半導体領域とが設けられたｎ型のＳｉＣ半導体基体を形成する工程と、
前記一方の主表面上に、第１金属層を形成する工程と、
前記第１金属層をアロイングすることにより、前記一方の主表面とオーミック接触するカソード電極を形成する工程と、
前記第１半導体領域上に、チタン層とニッケル層とからなる第２金属層を形成する工程と、
前記第２金属層をアロイングすることにより、前記第１半導体領域とオーミック接合するオーミック接合層を形成する工程と、
前記第２半導体領域上に、第３金属層を形成する工程と、
前記第３金属層をアロイングすることにより、前記第２半導体領域とショットキー接合するショットキー接合層を形成する工程と、を含み
前記第２金属層が、ニッケルを重量組成比で８０ｗｔ％以上９５ｗｔ％未満含む組成であり、
前記第２金属層をアロイングする工程と、前記第３金属層をアロイングする工程とを５００℃以上９００℃未満の温度で同時に行うことを特徴とする半導体装置の製造方法。 - 前記第２金属層を形成する工程が、前記第１半導体領域上に金属チタン層を形成した後に、前記金属チタン層上に金属ニッケル層を形成することを特徴とする請求項１に記載の半導体装置の製造方法
- 前記カソード電極を、ニッケルを主成分とする金属で形成することを特徴とする請求項１または２のいずれかに記載の半導体装置の製造方法。
- 前記第３金属層を、モリブデンを主成分とする金属で形成することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010026816A JP5401356B2 (ja) | 2010-02-09 | 2010-02-09 | 半導体装置の製造方法 |
| PCT/JP2011/050935 WO2011099338A1 (ja) | 2010-02-09 | 2011-01-20 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010026816A JP5401356B2 (ja) | 2010-02-09 | 2010-02-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011165880A JP2011165880A (ja) | 2011-08-25 |
| JP5401356B2 true JP5401356B2 (ja) | 2014-01-29 |
Family
ID=44367624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010026816A Expired - Fee Related JP5401356B2 (ja) | 2010-02-09 | 2010-02-09 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5401356B2 (ja) |
| WO (1) | WO2011099338A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219150A (ja) * | 2012-04-06 | 2013-10-24 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置のオーミック電極の製造方法 |
| WO2013183677A1 (ja) * | 2012-06-06 | 2013-12-12 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2014063948A (ja) * | 2012-09-24 | 2014-04-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP5846178B2 (ja) | 2013-09-30 | 2016-01-20 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| CN104037075B (zh) * | 2014-06-12 | 2017-01-04 | 中国电子科技集团公司第五十五研究所 | 耐高温处理的碳化硅背面金属加厚方法 |
| WO2016091488A1 (en) | 2014-12-08 | 2016-06-16 | Abb Technology Ag | Method for manufacturing a wide bandgap junction barrier schottky diode |
| JP6922202B2 (ja) | 2016-12-07 | 2021-08-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2940699B2 (ja) * | 1990-07-30 | 1999-08-25 | 三洋電機株式会社 | ｐ型ＳｉＣの電極形成方法 |
| JP3646548B2 (ja) * | 1999-01-11 | 2005-05-11 | 富士電機ホールディングス株式会社 | ＳｉＣ半導体デバイス |
| US6599644B1 (en) * | 2000-10-06 | 2003-07-29 | Foundation For Research & Technology-Hellas | Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide |
| JP4026339B2 (ja) * | 2001-09-06 | 2007-12-26 | 豊田合成株式会社 | ＳｉＣ用電極及びその製造方法 |
| JP4610207B2 (ja) * | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP4699812B2 (ja) * | 2005-06-07 | 2011-06-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2008251772A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 半導体装置 |
| JP4420062B2 (ja) * | 2007-05-10 | 2010-02-24 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
-
2010
- 2010-02-09 JP JP2010026816A patent/JP5401356B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-20 WO PCT/JP2011/050935 patent/WO2011099338A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011165880A (ja) | 2011-08-25 |
| WO2011099338A1 (ja) | 2011-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5408929B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5401356B2 (ja) | 半導体装置の製造方法 | |
| JP6685263B2 (ja) | 半導体装置 | |
| JP5598015B2 (ja) | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 | |
| JP4594113B2 (ja) | 半導体装置の製造方法 | |
| US9391136B1 (en) | Semiconductor device | |
| US20090160008A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10121871B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP6922202B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010165838A (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| JP2013211503A (ja) | ＳｉＣ半導体デバイス | |
| WO2014038281A1 (ja) | ワイドギャップ半導体装置およびその製造方法 | |
| JP2013120822A (ja) | 半導体装置の製造方法 | |
| JP2015173158A (ja) | ワイドバンドギャップ半導体装置 | |
| US8441017B2 (en) | Schottky barrier diode and method for making the same | |
| JP2014063948A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4091931B2 (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP5982109B2 (ja) | 炭化珪素半導体装置 | |
| JP5811930B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4087368B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| JP2013074148A (ja) | 半導体装置およびその製造方法 | |
| JP5775711B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP6013817B2 (ja) | ジャンクションバリアショットキーダイオードの製造方法 | |
| JP2017224694A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| KR20160121719A (ko) | 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5401356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |