JP2015173158A - ワイドバンドギャップ半導体装置 - Google Patents

ワイドバンドギャップ半導体装置 Download PDF

Info

Publication number
JP2015173158A
JP2015173158A JP2014047806A JP2014047806A JP2015173158A JP 2015173158 A JP2015173158 A JP 2015173158A JP 2014047806 A JP2014047806 A JP 2014047806A JP 2014047806 A JP2014047806 A JP 2014047806A JP 2015173158 A JP2015173158 A JP 2015173158A
Authority
JP
Japan
Prior art keywords
region
band gap
wide band
main surface
gap semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014047806A
Other languages
English (en)
Other versions
JP6287377B2 (ja
Inventor
平方　宣行
Nobuyuki Hirakata
宣行 平方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014047806A priority Critical patent/JP6287377B2/ja
Priority to US14/617,111 priority patent/US9385244B2/en
Publication of JP2015173158A publication Critical patent/JP2015173158A/ja
Application granted granted Critical
Publication of JP6287377B2 publication Critical patent/JP6287377B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高い耐圧を有し、かつ電気抵抗の増加を抑制することができるワイドバンドギャップ半導体装置を提供する。【解決手段】ワイドバンドギャップ半導体装置１は、ワイドバンドギャップ半導体層１０と、ショットキー電極５０とを備える。ワイドバンドギャップ半導体層１０は、ショットキー電極５０と接し、第２の主面１０ｂに接し、かつ第１導電型を有する第１不純物領域１４と、ショットキー電極と接し、第１不純物領域１４と接し、かつ第２導電型を有する第２不純物領域７とを含む。第２不純物領域７は、ショットキー電極５０と接する第１領域５と、第１領域５と連接し、かつ第１領域５の第２の主面１０ｂ側に設けられた第２領域６とを有する。第２領域６の幅の最大値は、第１領域５とショットキー電極５０との境界部５ａ１の幅よりも大きい。【選択図】図１

Description

本発明は、ワイドバンドギャップ半導体装置に関するものであり、特定的には、ショットキー電極を備えたワイドバンドギャップ半導体装置に関するものである。
ショットキーバリアダイオードは、金属と半導体との接合によって生じるショットキー障壁を応用したダイオードである。ショットキーバリアダイオードは、順方向の電圧降下が小さいという利点および、高速の応答が可能という利点を有する。一方、ショットキーバリアダイオードに関して、逆方向の漏れ電流が大きいという課題、および、逆方向耐電圧が低いという課題が従来から知られている。これらの課題を解決するために、複数の接合障壁がショットキー接合界面に設けられた構造を有するショットキーバリアダイオードが提案されている。このようなショットキーバリアダイオードは、接合障壁ショットキーダイオード（ＪＢＳ）と呼ばれる。
たとえば特開昭５９−３５１８３号公報（特許文献１）には、ｎ型領域と、表面以外をｎ型領域に囲まれたｐ型領域と、ｎ型領域およびｐ型領域の双方に接すうショットキーバリア用金属層を有するＪＢＳが記載されている。当該ＪＢＳによれば、ｎ型領域およびｐ型領域からなるｐｎ接合に逆電圧を印加したときにｎ型領域と金属層と接合を通って流れる逆電流を、ｎ型領域内に生じる空間電荷領域によって抑制するようにｐ型領域が配置されている。
また特開２００９−１４０９６３号公報（特許文献２）には、ｎ型の半導体層を有する半導体基板と、ｎ型の半導体層の表面から所定の深さに設けられた複合整流領域を構成するｐ型の半導体層と、ｎ型の半導体層およびｐ型の半導体層に接するように設けられた金属層とを有するＪＢＳが記載されている。当該ＪＢＳによれば、逆方向のリーク電流が小さくなり、省電力で低電圧駆動が可能である。
特開昭５９−３５１８３号公報 特開２００９−１４０９６３号公報
しかしながら、特開昭５９−３５１８３号公報および特開２００９−１４０９６３号公報に記載のＪＢＳによれば、耐圧を高くすることができるが、電気抵抗も増加していた。
本発明は、上記課題に鑑みてなされたものであり、その目的は、高い耐圧を有し、かつ電気抵抗の増加を抑制することができるワイドバンドギャップ半導体装置を提供することである。
本発明に係るワイドバンドギャップ半導体装置は、ワイドバンドギャップ半導体層と、ショットキー電極とを備える。ワイドバンドギャップ半導体層は、第１の主面と、第１の主面と反対側の第２の主面とを有する。ショットキー電極は、ワイドバンドギャップ半導体層の第１の主面に接する。ワイドバンドギャップ半導体層は、第１の主面においてショットキー電極と接し、第２の主面に接し、かつ第１導電型を有する第１不純物領域と、第１の主面においてショットキー電極と接し、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域とを含む。第２不純物領域は、第１の主面においてショットキー電極と接する第１領域と、第１領域と連接し、かつ第１領域の第２の主面側に設けられた第２領域とを有する。断面視において、第１の主面と平行な方向に沿った第２領域の幅の最大値は、第１領域とショットキー電極との境界部の幅よりも大きい。
本発明によれば、高い耐圧を有し、かつ電気抵抗の増加を抑制することができるワイドバンドギャップ半導体装置を提供することができる。
図２の領域Ｉ−Ｉにおける断面模式図である。 本発明の実施の形態１に係るワイドバンドギャップ半導体装置の構造を概略的に示す平面模式図である。 図２の領域ＩＩＩ−ＩＩＩにおける断面模式図である。 図１の領域ＩＶの拡大図である。 図４の第１の変形例を示す図である。 図４の第２の変形例を示す図である。 図２の領域ＶＩＩの拡大図である。 図７の第１の変形例を示す図である。 図７の第２の変形例を示す図である。 図７の第３の変形例を示す図である。 本発明の実施の形態１に係るワイドバンドギャップ半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の実施の形態１に係るワイドバンドギャップ半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の実施の形態１に係るワイドバンドギャップ半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の実施の形態１に係るワイドバンドギャップ半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 図１６の領域ＸＶ−ＸＶにおける断面模式図である。 本発明の実施の形態２に係るワイドバンドギャップ半導体装置の構造を概略的に示す平面模式図である。 図１６の領域ＸＶＩＩ−ＸＶＩＩにおける断面模式図である。
［本願発明の実施形態の説明］
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
発明者は、ワイドバンドギャップ半導体装置において高い耐圧を維持しつつ電気抵抗の増加を抑制する方法について鋭意研究の結果、以下の知見を得て本発明を見出した。
図１を参照して、ショットキー電極５０（アノード電極）とオーミック電極３０（カソード電極）との双方を繋ぐように設けられた第１不純物領域１４（ｎ型領域）と、ショットキー電極５０と第１不純物領域１４との双方に接する第２不純物領域７（ｐ型領域）とを有するＪＢＳ１において、ショットキー電極５０と接する第２不純物領域７には順方向電流が流れにくい。そのため、基板の表面に平行な方向における、ショットキー電極５０と第２不純物領域７との接触部の幅が大きくなると電気抵抗が高くなる。一方で、第２不純物領域７の幅が小さくなると、第２不純物領域７から第１不純物領域１４に延びる空乏層の幅が小さくなるため、逆方向のリーク電流が大きくなり、ＪＢＳ１の耐圧が低下する。
発明者は鋭意研究の結果、第２不純物領域７を、ショットキー電極５０と接する第１領域５と、ショットキー電極５０とは反対側に位置し、かつ第１領域５に連接する第２領域６とに分けた場合において、第２領域６の幅の最大値をショットキー電極５０と第１領域５との境界部の幅よりも大きくすることにより、高い耐圧を有し、かつ電気抵抗の小さいＪＢＳを実現することが可能となることを見出した。
（１）実施の形態に係るワイドバンドギャップ半導体装置１は、ワイドバンドギャップ半導体層１０と、ショットキー電極５０とを備える。ワイドバンドギャップ半導体層１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。ショットキー電極５０は、ワイドバンドギャップ半導体層１０の第１の主面１０ａに接する。ワイドバンドギャップ半導体層１０は、第１の主面１０ａにおいてショットキー電極５０と接し、第２の主面１０ｂに接し、かつ第１導電型を有する第１不純物領域１４と、第１の主面１０ａにおいてショットキー電極と接し、第１不純物領域１４と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域７とを含む。第２不純物領域７は、第１の主面１０ａにおいてショットキー電極５０と接する第１領域５と、第１領域５と連接し、かつ第１領域５の第２の主面１０ｂ側に設けられた第２領域６とを有する。断面視において、第１の主面１０ａと平行な方向に沿った第２領域６の幅の最大値Ｗ２，Ｗ３，Ｗ４は、第１領域５とショットキー電極５０との境界部５ａ１の幅Ｗ１よりも大きい。
上記（１）に係るワイドバンドギャップ半導体装置１によれば、断面視において、第１の主面１０ａと平行な方向に沿った第２領域６の幅の最大値Ｗ２，Ｗ３，Ｗ４は、第１領域５とショットキー電極５０との境界部５ａ１の幅Ｗ１よりも大きい。これにより、高い耐圧を有し、かつ電気抵抗の小さいワイドバンドギャップ半導体装置１を得ることができる。また立ち上がり電圧および順方向電圧降下の増加を抑制することができる。
（２）上記（１）に係るワイドバンドギャップ半導体装置１において好ましくは、第２領域６は、第１の主面１０ａと対向する第１の表面部分６ａ１と、第１の表面部分６ａ１と反対側であって、かつ第２の主面１０ｂと対向する第２の表面部分６ａ２とを有する。第１領域５は、第２領域６の第１の表面部分６ａ１の一部から第１の主面１０ａに伸長するように設けられている。これにより、第１領域５が第２領域６の第１の表面部分６ａ１の全部から第１の主面１０ａに伸長するように設けられている場合と比較して、電流経路が狭窄されることを抑制することができる。
（３）上記（２）に係るワイドバンドギャップ半導体装置１において好ましくは、平面視において、境界部５ａ１の面積は、第２領域６の第２の表面部分６ａ２の面積よりも小さい。これにより、効果的に、高い耐圧を有し、かつ電気抵抗の小さいワイドバンドギャップ半導体装置１を得ることができる。
（４）上記（１）〜（３）のいずれかに係るワイドバンドギャップ半導体装置１において好ましくは、第１領域５の不純物濃度は、第２領域６の不純物濃度よりも大きい。これにより、第１領域５と、ショットキー電極５０との接触抵抗を低減することができる。
（５）上記（１）〜（４）のいずれかに係るワイドバンドギャップ半導体装置１において好ましくは、平面視において、第１領域５は、アイランド形状を有する。これにより、第１領域５と、ショットキー電極５０との接触面積を効果的に低減することができる。
（６）上記（１）〜（５）のいずれかに係るワイドバンドギャップ半導体装置１において好ましくは、平面視において、第２領域６は、ストライプ形状を有する。これにより、効果的に空間電荷領域を形成してリーク電流を低減することができる。
（７）上記（１）〜（６）のいずれかに係るワイドバンドギャップ半導体装置１において好ましくは、第１領域５は、複数の第１領域部５ａを有し、平面視において、複数の第１領域部５ａは、第１の主面１０ａと平行な第１の方向ｘと、第１の主面１０ａと平行な方向であって、かつ第１の方向ｘに対して垂直な第２の方向ｙとの双方に沿って設けられている。これにより、第１領域５と、ショットキー電極５０との接触面積をより効果的に低減することができる。
（８）上記（１）〜（７）のいずれかに係るワイドバンドギャップ半導体装置１において好ましくは、ワイドバンドギャップ半導体層は、炭化珪素を含む。これにより、半導体装置の耐圧をより効果的に向上することができる。
（９）上記（１）〜（８）のいずれかに係るワイドバンドギャップ半導体装置１において好ましくは、第２領域６は、複数の第２領域部６ａを含み、ワイドバンドギャップ半導体層１０は、複数の第２領域部６ａの間に設けられ、第１導電型を有し、かつ第１不純物領域１４の不純物濃度よりも高い不純物濃度を有する第３不純物領域８をさらに含む。これにより、第３不純物領域８によって、第２不純物領域７から第１不純物領域１４に延びる空乏層を制限し、電気抵抗の増加を抑制することができる。
（１０）上記（９）に係るワイドバンドギャップ半導体装置１において好ましくは、第３不純物領域８は、複数の第２領域部６ａの各々から離間している。これにより、第１不純物領域１４と、第２不純物領域７との境界において強い電界が発生することを抑制することにより耐圧をより向上することができる。
［本願発明の実施形態の詳細］
（実施の形態１）
まず、本発明の実施の形態１に係るワイドバンドギャップ半導体装置であるＪＢＳの構造について、図１〜図１０を参照して説明する。
図１を参照して、本実施の形態のＪＢＳ１は、ワイドバンドギャップ半導体基板１２と、ショットキー電極５０と、絶縁層２０と、オーミック電極３０と、上部配線６０と、下部配線４０とを主に有している。ワイドバンドギャップ半導体基板１２は、ワイドバンドギャップ半導体単結晶基板１１と、ワイドバンドギャップ半導体単結晶基板１１上に設けられたワイドバンドギャップ半導体層１０とを含む。ワイドバンドギャップ半導体単結晶基板１１およびワイドバンドギャップ半導体層１０の各々は、たとえば炭化珪素からなり、好ましくは、ポリタイプ４Ｈの六方晶炭化珪素からなる。
ワイドバンドギャップ半導体単結晶基板１１およびワイドバンドギャップ半導体層１０の各々は、たとえば窒素などの不純物を含み、ｎ型（第１導電型）を有している。好ましくは、ワイドバンドギャップ半導体単結晶基板１１は、ワイドバンドギャップ半導体層１０よりも高い不純物濃度を有する。ワイドバンドギャップ半導体層１０は、ワイドバンドギャップ半導体を含むエピタキシャル層である。ワイドバンドギャップ半導体とは、シリコンよりもバンドギャップが大きい半導体材料のことであり、たとえば炭化珪素、窒化ガリウムまたはダイヤモンドなどを含む。ワイドバンドギャップ半導体層１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。
ワイドバンドギャップ半導体層１０は、ｎ型ドリフト領域１４（第１不純物領域１４）と、ｐ型領域（第２不純物領域７）とを有している。ｎ型ドリフト領域１４は、ワイドバンドギャップ半導体層１０の第１の主面１０ａおよび第２の主面１０ｂの双方に接しており、かつ単結晶基板１１を介して後述するオーミック電極３０に接続されている。ｎ型ドリフト領域１４は、たとえば窒素などの不純物を含んでおり、ｎ型（第１導電型）を有する。ｎ型ドリフト領域１４の不純物濃度は、たとえば１×１０14ｃｍ-3以上１×１０16ｃｍ-3以下である。ｐ型領域７は、ワイドバンドギャップ半導体層１０の第１の主面１０ａおよびｎ型ドリフト領域１４の双方と接する。ｐ型領域７は、たとえばアルミニウムまたはホウ素などの不純物を含んでおり、ｎ型（第１導電型）とは異なるｐ型（第２導電型）を有する。ｐ型領域７は、断面視（ワイドバンドギャップ半導体層１０の第１の主面１０ａに平行な方向に沿って見た視野）において、ｐ型領域７の側面および底面の双方がｎ型ドリフト領域１４に接している。
ｐ型領域７は、ワイドバンドギャップ半導体層１０の第１の主面１０ａにおいてショットキー電極５０と接する第１領域５と、第１領域５と連接し、かつ第１領域５の第２の主面１０ｂ側に設けられた第２領域６とを有する。好ましくは、第１領域５の不純物濃度は、第２領域６の不純物濃度よりも大きい。第１領域５が含むアルミニウムまたはホウ素などの不純物の濃度は、たとえば１×１０16ｃｍ-3以上１×１０21ｃｍ-3以下である。また第２領域６が含むアルミニウムまたはホウ素などの不純物の濃度は、たとえば１×１０15ｃｍ-3以上１×１０19ｃｍ-3以下である。
図２を参照して、平面視（ワイドバンドギャップ半導体層１０の第１の主面１０ａの法線方向に沿った視野）において、第１領域５は、アイランド形状を有する。第１領域５は、単一の領域であってもよいし、複数の第１領域部５ａ、５ｂを有していてもよい。本実施の形態においてアイランド形状とは、平面視において、第１領域５の外周全体がｎ型ドリフト領域１４に囲まれて形成されている形状を意味する。第１の方向ｘに沿った第１領域部５ａの幅は、第２の方向ｙに沿った第１領域部５ａの幅とほぼ同じである。複数の第１領域部５ａ、５ｂの各々が、ｎ型ドリフト領域１４によって互いに離間されていてもよい。好ましくは、平面視において、複数の第１領域部５ａは、ワイドバンドギャップ半導体層１０の第１の主面１０ａと平行な第１の方向ｘと、第１の主面１０ａと平行な方向であって、かつ第１の方向ｘに対して垂直な第２の方向ｙとの双方に沿って設けられている。
本実施の形態において、第２領域６は、複数の第２領域部６ａを有する。複数の第２領域部６ａの各々は、第２の方向ｙに沿ってほぼ平行に配置されている。複数の第２領域部６ａの各々は、ストライプ形状を有する。本実施の形態においてストライプ形状とは、帯状を意味する。好ましくは、ストライプ形状は、長軸方向と、長軸方向に垂直な短軸方向を有し、長軸方向に沿った幅が短軸方向に沿った幅よりも３倍以上大きい。第１領域５は、第２領域６の長軸方向（第２の方向ｙ）に沿って配置された第１領域部５ａと、第２領域６の短軸方向（第１の方向ｘ）に延在する第１領域部５ｂとを有していてもよい。第１領域部５ｂは、平面視において、複数の第１領域部５ａを取り囲むように設けられている。第１領域部５ｂは、平面視において、複数の第２領域部６ａを横切るように配置されていてもよい。第１領域部５ｂは、第２領域６と接していてもよいし、第２領域６から離間していてもよい。
図３を参照して、図２における領域ＩＩＩ−ＩＩＩにおける断面でワイドバンドギャップ半導体層１０を見ると、一部の第２領域部６ａは、ショットキー電極５０および絶縁層２０の各々から離間して設けられている。つまり、第２領域部６ａと、ワイドバンドギャップ半導体層１０の第１の主面１０ａとの間には、ｎ型ドリフト領域１４が設けられている。絶縁層２０およびショットキー電極５０の境界部直下において、絶縁層２０およびショットキー電極５０の双方に接する第１領域部５ｂと、第１領域部５ｂと接する第２領域部６ａとが配置されている。
図４を参照して、第２領域６は、ワイドバンドギャップ半導体層１０の第１の主面１０ａと対向する第１の表面部分６ａ１と、第１の表面部分６ａ１と反対側であって、かつワイドバンドギャップ半導体層１０の第２の主面１０ｂと対向する第２の表面部分６ａ２とを有する。好ましくは、第１領域５は、第２領域６の第１の表面部分６ａ１の一部から第１の主面１０ａに伸長するように設けられている。より好ましくは、断面視において、第１領域５は、第２領域６の第１の表面部分６ａ１の中央付近のみから第１の主面１０ａに伸長するように設けられており、第１の表面部分６ａ１の端部には接していない。
図４を参照して、第１領域部５ａとショットキー電極５０との境界部５ａ１の幅Ｗ１は、第２領域部６ａの第１の表面部分６ａ１の幅Ｗ２よりも小さいことが好ましい。第１領域部５ａとショットキー電極５０との境界部５ａ１の幅Ｗ１は、たとえば１μｍ以上２μｍ以下である。第２領域部６ａの第１の表面部分６ａ１の幅Ｗ２は、たとえば１μｍ以上４μｍ以下である。第１領域部５ａの高さＨ１は、たとえば０．５μｍ以上２μｍ以下である。第２領域部６ａの高さＨ２は、たとえば０．２μｍ以上１μｍ以下である。
図５および図６を参照して、第１領域部５ａは、第２領域部６ａの第１の表面部分６ａ１の全体から第１の主面１０ａに伸長するように設けられていてもよい。この場合、第１領域部５ａの底部の幅は、第２領域部６ａの第１の表面部分６ａ１の幅と等しい。図５に示すように、断面視において、第１領域部５ａおよび第２領域部６ａの各々は、台形の形状を有していてもよい。図６に示すように、断面視において、第１領域部５ａは、台形の形状を有し、第２領域部６ａは、逆台形の形状を有していてもよい。ワイドバンドギャップ半導体層１０の第１の主面１０ａの法線方向における第２領域部６ａの第１の表面部分６ａ１の位置は、第１の主面１０ａよりも第２の表面部分６ａ２側に近い方に位置することが好ましい。上記いずれの場合においても、断面視において、ワイドバンドギャップ半導体層１０の第１の主面１０ａと平行な方向に沿った第２領域６の幅の最大値Ｗ２，Ｗ３，Ｗ４は、第１領域部５ａとショットキー電極５０との境界部５ａ１の幅Ｗ１よりも大きい。
図７および図８を参照して、平面視において、第１領域部５ａの面積は、第２領域部６ａの面積よりも小さいことが好ましい。言い換えれば、境界部５ａ１の面積は、第２領域６の第２の表面部分６ａ２の面積よりも小さいことが好ましい。好ましくは、平面視において、第１領域部５ａの全体が、第２領域部６ａに重なるように配置される。図７に示すように、第１領域部５ａは、アイランド形状を有し、かつ第２領域部６ａは、ストライプ形状を有していてもよい。図８に示すように、第１領域部５ａおよび第２領域部６ａの各々は、ストライプ形状を有していてもよい。
図９を参照して、平面視において、複数の第２領域部６ａの各々は、互いに離間して設けられていてもよい。１つの第２領域部６ａ上に、１つの第１領域部５ａが設けられていてもよい。第２領域部６ａおよび第１領域部５ａの各々は、正方形の形状を有していてもよい。
図１０を参照して、平面視において、複数の第２領域部６ａの各々は、互いに離間して設けられていてもおり、かつ複数の第２領域部６ａの各々を繋ぐように、第１領域部５ａが設けられていてもよい。この場合、平面視において、第１領域部５ａは、第２領域部６ａと重なる領域と、第２領域部６ａと重ならない領域とを有する。第２領域部６ａと重ならない領域はｎ型ドリフト領域１４と重なる。
再び図１および図３を参照して、ショットキー電極５０は、ワイドバンドギャップ半導体層１０の第１の主面１０ａに接して設けられている。ｐ型領域７の第１領域部５ａおよびｎ型ドリフト領域１４の双方は、第１の主面１０ａにおいてショットキー電極５０に接している。ショットキー電極５０は、ｎ型ドリフト領域１４とショットキー接合している。ショットキー電極５０は、第１領域部５ａとオーミック接合していてもよい。ショットキー電極５０は、たとえばチタン（Ｔｉ）からなる。ショットキー電極５０として、チタン以外にもたとえばニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）などが用いられてもよい。つまり、ショットキー電極５０は、チタン、モリブデン、ニッケル、金およびタングステンからなる群より選択される少なくとも一つの元素を含んでいてもよい。
絶縁層２０は、ワイドバンドギャップ半導体層１０の第１の主面１０ａと接する。絶縁層２０は、第１の主面１０ａにおいて、ｎ型ドリフト領域１４およびｐ型領域７と接していてもよい。絶縁層２０は、たとえば二酸化珪素を含む材料からなる。絶縁層２０は、窒化珪素またはアルミナを含む材料からなっていてもよい。ショットキー電極５０は、絶縁層２０の側面に接し、第１の主面１０ａから絶縁層２０の表面に乗り上げるように形成されている。
図１および図３を参照して、ショットキー電極５０に接して上部配線６０が形成されている。上部配線６０はたとえばアルミニウムを含む材料からなる。上部配線６０の厚みはたとえば５μｍ程度である。単結晶基板１１と接してオーミック電極３０が配置されている。オーミック電極３０は、ワイドバンドギャップ半導体層１０の第２の主面１０ｂ側に配置されている。オーミック電極３０はたとえばニッケルを含む材料からなる。オーミック電極３０に接して下部配線４０が設けられている。下部配線は、たとえばチタン、ニッケル、銀および金またはこれらの合金を含む材料からなる。ショットキー電極５０は、アノード電極として機能し、かつオーミック電極３０は、カソード電極として機能する。
次に、本発明の実施の形態１に係るワイドバンドギャップ半導体装置であるＪＢＳ１の製造方法について、図１１〜図１４を参照して説明する。
図１１を参照して、まず、エピタキシャル基板準備工程が実施される。具体的には、たとえばポリタイプが４Ｈである六方晶炭化珪素からなるインゴット（図示しない）をスライスすることにより、導電型がｎ型の単結晶基板１１が準備される。単結晶基板１１には、たとえば窒素（Ｎ）などの不純物が含まれている。単結晶基板１１に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。次に、単結晶基板１１上に第１のｎ型領域１４ａがエピタキシャル成長によって形成される。第１のｎ型領域１４ａは、たとえば窒素などの不純物を含み、ｎ型を有する。第１のｎ型領域１４ａの不純物濃度は、単結晶基板１１の不純物濃度よりも低い。
次に、イオン注入工程が実施される。図１２を参照して、たとえばＡｌ（アルミニウム）イオンが、第１のｎ型領域１４ａ内に注入されることにより、ｐ型を有する第２領域６が形成される。第２領域６は、互いに離間されて設けられた複数の第２領域部６ａを含む。複数の第２領域部６ａの各々は、第１のｎ型領域１４ａから第１のｎ型領域１４ａの表面に露出するように形成される。
次に、第１のｎ型領域１４ａ上に第２のｎ型領域１４ｂが形成される。図１３を参照して、第２のｎ型領域１４ｂは、第１のｎ型領域１４ａと同様にエピタキシャル成長により形成される。第１のｎ型領域１４ａおよび第２のｎ型領域１４ｂは、ｎ型ドリフト領域１４を構成する。第２のｎ型領域１４ｂの表面（第１の主面１０ａ）に対して、たとえばアルミニウムイオンが注入されることにより、ｐ型を有する第１領域５が形成される。第１領域５は、第２領域６と連接するように形成される。第１領域５が含む不純物濃度は、第２領域６が含む不純物濃度よりも大きいことが好ましい。第１領域５および第２領域は、イオン注入により形成されてもよいし、エピタキシャル成長により形成されてもよい。
次に、活性化アニール工程が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中、１８００℃程度の温度でワイドバンドギャップ半導体層１０が加熱されることにより、上記イオン注入工程にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、絶縁層形成工程が実施される。たとえば二酸化珪素からなる絶縁層２０がワイドバンドギャップ半導体層１０の第１の主面１０ａに接して形成される。絶縁層２０は、たとえばＣＶＤ(Chemical Vapor Deposition）により形成されてもよい。次に、たとえばフォトリソグラフィー法によって、ワイドバンドギャップ半導体層１０の第１の主面１０ａの中央部が絶縁層２０から露出するように、絶縁層２０に開口部が形成される。
次に、ショットキー電極形成工程が実施される。図１４を参照して、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）またはタングステン（Ｗ）などを含むショットキー電極５０が、ワイドバンドギャップ半導体層１０の第１の主面１０ａ上に設けられた絶縁層２０に形成された開口部内に形成される。これにより、第１の主面１０ａにおいてｎ型ドリフト領域１４と、ｐ型領域７の第１領域部５ａとの双方に接するショットキー電極５０が形成される。
次に、アニール工程が実施される。第１の主面１０ａ上に絶縁層２０とショットキー電極５０とが形成されたワイドバンドギャップ半導体層１０が、たとえば５００℃程度の温度でアニールされる。アニール温度は、好ましくは、４００℃以下７００℃以上程度であり、より好ましくは、３５０℃以下５００℃以上程度である。絶縁層２０とショットキー電極５０とが形成されたワイドバンドギャップ半導体層１０がアニールされることにより、ショットキー電極５０と、ｎ型ドリフト領域１４とがショットキー接合する。
次に、上部配線形成工程が実施される。たとえば、ショットキー電極５０上にアルミニウムを含む材料からなる上部配線６０が形成される。次に、裏面研削工程が実施される。たとえばワイドバンドギャップ半導体層１０の第２の主面１０ｂを研削することにより、ワイドバンドギャップ半導体層１０の厚みが低減される。次に、オーミック電極形成工程が実施される。ワイドバンドギャップ半導体層１０の第２の主面１０ｂと接触するように、たとえばニッケルを含む材料からなるオーミック電極３０が形成される。次に、オーミック電極３０に対してレーザー光が照射されることにより、オーミック電極３０が１０００℃程度に加熱される。これにより、ワイドバンドギャップ半導体層１０とオーミック接合するオーミック電極３０が形成される。次に、下部配線形成工程が実施される。オーミック電極３０に接して、たとえばチタン、ニッケル、銀または金などを含む下部配線４０が形成される。これにより、図１に示すＪＢＳ１が完成する。
次に、実施の形態１に係るＪＢＳ１の作用効果について説明する。
実施の形態１に係るＪＢＳ１によれば、断面視において、第１の主面１０ａと平行な方向に沿った第２領域６の幅の最大値Ｗ２，Ｗ３，Ｗ４は、第１領域５とショットキー電極５０との境界部５ａ１の幅Ｗ１よりも大きい。これにより、高い耐圧を有し、かつ電気抵抗の小さいＪＢＳ１を得ることができる。また立ち上がり電圧および順方向電圧降下の増加を抑制することができる。
また実施の形態１に係るＪＢＳ１によれば、第２領域６は、第１の主面１０ａと対向する第１の表面部分６ａ１と、第１の表面部分６ａ１と反対側であって、かつ第２の主面１０ｂと対向する第２の表面部分６ａ２とを有する。第１領域５は、第２領域６の第１の表面部分６ａ１の一部から第１の主面１０ａに伸長するように設けられている。これにより、第１領域５が第２領域６の第１の表面部分６ａ１の全部から第１の主面１０ａに伸長するように設けられている場合と比較して、電流経路が狭窄されることを抑制することができる。
さらに実施の形態１に係るＪＢＳ１によれば、平面視において、境界部５ａ１の面積は、第２領域６の第２の表面部分６ａ２の面積よりも小さい。これにより、効果的に、高い耐圧を有し、かつ電気抵抗の小さいＪＢＳ１を得ることができる。
さらに実施の形態１に係るＪＢＳ１によれば、第１領域５の不純物濃度は、第２領域６の不純物濃度よりも大きい。これにより、第１領域５と、ショットキー電極５０との接触抵抗を低減することができる。
さらに実施の形態１に係るＪＢＳ１によれば、平面視において、第１領域５は、アイランド形状を有する。これにより、第１領域５と、ショットキー電極５０との接触面積を効果的に低減することができる。
さらに実施の形態１に係るＪＢＳ１によれば、平面視において、第２領域６は、ストライプ形状を有する。これにより、効果的に空間電荷領域を形成してリーク電流を低減することができる。
さらに実施の形態１に係るＪＢＳ１によれば、第１領域５は、複数の第１領域部５ａを有し、平面視において、複数の第１領域部５ａは、第１の主面１０ａと平行な第１の方向ｘと、第１の主面１０ａと平行な方向であって、かつ第１の方向ｘに対して垂直な第２の方向ｙとの双方に沿って設けられている。これにより、第１領域５と、ショットキー電極５０との接触面積をより効果的に低減することができる。
さらに実施の形態１に係るＪＢＳ１によれば、ワイドバンドギャップ半導体層は、炭化珪素を含む。これにより、ＪＢＳ１の耐圧をより効果的に向上することができる。
（実施の形態２）
次に、本発明の実施の形態２に係るワイドバンドギャップ半導体装置であるＪＢＳの構造について、図１５および図１６を参照して説明する。
実施の形態２に係るＪＢＳ１は、ワイドバンドギャップ半導体層１０が第３不純物領域８を有している点において実施の形態１に係るＪＢＳ１と異なっており、その他の構成については実施の形態１に係るＪＢＳ１と同様である。以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
図１５〜図１７を参照して、ワイドバンドギャップ半導体層１０は、複数の第２領域部６ａの間に設けられたｎ型領域８（第３不純物領域８）を含む。ｎ型領域８は、たとえば窒素などの不純物を含んでおり、ｎ型（第１導電型）を有する。ｎ型領域８は、ｎ型ドリフト領域１４の不純物濃度よりも高い不純物濃度を有する。ｎ型領域８の不純物濃度は、たとえば３×１０14ｃｍ-3以上１×１０17ｃｍ-3以下である。ｎ型領域８は、複数のｎ型領域部８ａを含む。複数のｎ型領域部８ａの各々は互いに離間して設けられている。好ましくは、ｎ型領域部８ａは、複数の第２領域部６ａの各々から離間して設けられている。この場合、ｎ型領域部８ａは、ｎ型ドリフト領域１４によって第２領域部６ａから隔てられている。
図１６を参照して、ｎ型領域部８ａの各々は、隣り合う第２領域部６ａの間に配置され、第２領域部６ａが延在する方向と同じ方向に延在するように設けられている。言い換えれば、複数のｎ型領域部８ａの各々は、第２領域部６ａの長軸方向（第２の方向ｙ）に沿って延在するように設けられている。好ましくは、複数のｎ型領域部８ａの各々は、ストライプ形状を有している。ｎ型領域部８ａは、平面視において、第１領域部５ａと接していない第２領域部６ａの領域の隣に形成され、かつ第１領域部５ａと接している第２領域部６ａの領域の隣に形成されていてもよい。
次に、実施の形態２に係るＪＢＳ１の作用効果について説明する。
実施の形態２に係るＪＢＳ１によれば、第２領域６は、複数の第２領域部６ａを含み、ワイドバンドギャップ半導体層１０は、複数の第２領域部６ａの間に設けられ、第１導電型を有し、かつｎ型ドリフト領域１４の不純物濃度よりも高い不純物濃度を有するｎ型領域８をさらに含む。これにより、第３不純物領域８によって、ｐ型領域７からｎ型ドリフト領域１４に延びる空乏層を制限し、電気抵抗の増加を抑制することができる。
また実施の形態２に係るＪＢＳ１によれば、ｎ型領域８は、複数の第２領域部６ａの各々から離間している。これにより、ｎ型ドリフト領域１４と、ｐ型領域７との境界において強い電界が発生することを抑制することにより耐圧をより向上することができる。
なお上記各実施の形態では、ワイドバンドギャップ半導体装置としてＪＢＳを例に挙げて説明したが、ワイドバンドギャップ半導体装置は、ショットキー電極を有する半導体装置であればよくＪＢＳに限定されない。また上記各実施の形態では、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。この場合、上記説明におけるドナーおよびアクセプタも入れ替えられる。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ ＪＢＳ（ワイドバンドギャップ半導体装置）
５ 第１領域
５ａ，５ｂ 第１領域部
５ａ１ 境界部
６ 第２領域
６ａ 第２領域部
６ａ１ 第１の表面部分
６ａ２ 第２の表面部分
７ ｐ型領域（第２不純物領域）
８ ｎ型領域（第３不純物領域）
８ａ ｎ型領域部
１０ ワイドバンドギャップ半導体層
１０ａ 第１の主面
１０ｂ 第２の主面
１１ 単結晶基板
１２ ワイドバンドギャップ半導体基板
１４ ｎ型ドリフト領域（第１不純物領域）
１４ａ 第１のｎ型領域
１４ｂ 第２のｎ型領域
２０ 絶縁層
３０ オーミック電極
４０ 下部配線
５０ ショットキー電極
６０ 上部配線
Ｈ１，Ｈ２ 高さ
Ｗ１，Ｗ２，Ｗ３，Ｗ４ 幅
ｘ 第１の方向
ｙ 第２の方向

Claims (10)

  1. 第１の主面と、前記第１の主面と反対側の第２の主面とを有するワイドバンドギャップ半導体層と、
    前記ワイドバンドギャップ半導体層の前記第１の主面に接するショットキー電極とを備え、
    前記ワイドバンドギャップ半導体層は、前記第１の主面において前記ショットキー電極と接し、前記第２の主面に接し、かつ第１導電型を有する第１不純物領域と、前記第１の主面において前記ショットキー電極と接し、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域とを含み、
    前記第２不純物領域は、前記第１の主面において前記ショットキー電極と接する第１領域と、前記第１領域と連接し、かつ前記第１領域の前記第２の主面側に設けられた第２領域とを有し、
    断面視において、前記第１の主面と平行な方向に沿った前記第２領域の幅の最大値は、前記第１領域と前記ショットキー電極との境界部の幅よりも大きい、ワイドバンドギャップ半導体装置。
  2. 前記第２領域は、前記第１の主面と対向する第１の表面部分と、前記第１の表面部分と反対側であって、かつ前記第２の主面と対向する第２の表面部分とを有し、
    前記第１領域は、前記第２領域の前記第１の表面部分の一部から前記第１の主面に伸長するように設けられている、請求項１に記載のワイドバンドギャップ半導体装置。
  3. 平面視において、前記境界部の面積は、前記第２領域の前記第２の表面部分の面積よりも小さい、請求項２に記載のワイドバンドギャップ半導体装置。
  4. 前記第１領域の不純物濃度は、前記第２領域の不純物濃度よりも大きい、請求項１〜請求項３のいずれか１項に記載のワイドバンドギャップ半導体装置。
  5. 平面視において、前記第１領域は、アイランド形状を有する、請求項１〜請求項４のいずれか１項に記載のワイドバンドギャップ半導体装置。
  6. 平面視において、前記第２領域は、ストライプ形状を有する、請求項１〜請求項５のいずれか１項に記載のワイドバンドギャップ半導体装置。
  7. 前記第１領域は、複数の第１領域部を有し、
    平面視において、前記複数の第１領域部は、前記第１の主面と平行な第１の方向と、前記第１の主面と平行な方向であって、かつ前記第１の方向に対して垂直な第２の方向との双方に沿って設けられている、請求項１〜請求項６のいずれか１項に記載のワイドバンドギャップ半導体装置。
  8. 前記ワイドバンドギャップ半導体層は、炭化珪素を含む、請求項１〜請求項７のいずれか１項に記載のワイドバンドギャップ半導体装置。
  9. 前記第２領域は、複数の第２領域部を含み、
    前記ワイドバンドギャップ半導体層は、前記複数の第２領域部の間に設けられ、前記第１導電型を有し、かつ前記第１不純物領域の不純物濃度よりも高い不純物濃度を有する第３不純物領域をさらに含む、請求項１〜請求項８のいずれか１項に記載のワイドバンドギャップ半導体装置。
  10. 前記第３不純物領域は、前記複数の第２領域部の各々から離間している、請求項９に記載のワイドバンドギャップ半導体装置。
JP2014047806A 2014-03-11 2014-03-11 ワイドバンドギャップ半導体装置 Active JP6287377B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014047806A JP6287377B2 (ja) 2014-03-11 2014-03-11 ワイドバンドギャップ半導体装置
US14/617,111 US9385244B2 (en) 2014-03-11 2015-02-09 Wide bandgap semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014047806A JP6287377B2 (ja) 2014-03-11 2014-03-11 ワイドバンドギャップ半導体装置

Publications (2)

Publication Number Publication Date
JP2015173158A true JP2015173158A (ja) 2015-10-01
JP6287377B2 JP6287377B2 (ja) 2018-03-07

Family

ID=54069864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014047806A Active JP6287377B2 (ja) 2014-03-11 2014-03-11 ワイドバンドギャップ半導体装置

Country Status (2)

Country Link
US (1) US9385244B2 (ja)
JP (1) JP6287377B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計
JP2020533810A (ja) * 2017-09-15 2020-11-19 アスカトロン アーベー グリッドを製造するための方法
US11581431B2 (en) 2017-09-15 2023-02-14 Ii-Vi Delaware, Inc. Integration of a Schottky diode with a MOSFET

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842836B2 (en) * 2015-04-14 2017-12-12 Rohm Co., Ltd. Diode
US10141456B2 (en) * 2016-10-17 2018-11-27 Fraunhofer Gesellschaft Zur Forderung Der Angew. Forschung E.V. Schottky diode and method for its manufacturing
CN109742136A (zh) * 2018-12-30 2019-05-10 芜湖启迪半导体有限公司 一种肖特基二极管结构及其制造方法
CN109994539A (zh) * 2019-03-29 2019-07-09 华中科技大学 一种碳化硅结势垒肖特基二极管及其制备方法
CN110350024A (zh) * 2019-06-21 2019-10-18 泰科天润半导体科技（北京）有限公司 一种降低正向压降的肖特基二极管及制备方法
CN113035963A (zh) * 2021-02-03 2021-06-25 厦门市三安集成电路有限公司 碳化硅外延片、碳化硅二极管器件及其制备方法
CN116344592B (zh) * 2023-05-29 2023-08-08 通威微电子有限公司 一种二极管器件及其制作方法
CN116454138B (zh) * 2023-06-15 2023-09-08 西安电子科技大学 一种柱状p沟道的碳化硅浮动结二极管及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233515A (ja) * 1996-12-19 1998-09-02 Toshiba Corp ショットキーバリア半導体装置とその製造方法
JP2002083976A (ja) * 2000-06-21 2002-03-22 Fuji Electric Co Ltd 半導体装置
JP2002314099A (ja) * 2001-04-09 2002-10-25 Denso Corp ショットキーダイオード及びその製造方法
JP2010040857A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 半導体装置
JP2012142590A (ja) * 2005-12-27 2012-07-26 Qspeed Semiconductor Inc 超高速リカバリダイオード

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935183A (ja) 1982-08-23 1984-02-25 株式会社東芝 高速増殖炉
JP2009140963A (ja) 2007-12-03 2009-06-25 Panasonic Corp ショットキーバリアダイオードおよびその製造方法
US8124981B2 (en) * 2008-06-10 2012-02-28 Fairchild Semiconductor Corporation Rugged semiconductor device architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233515A (ja) * 1996-12-19 1998-09-02 Toshiba Corp ショットキーバリア半導体装置とその製造方法
JP2002083976A (ja) * 2000-06-21 2002-03-22 Fuji Electric Co Ltd 半導体装置
JP2002314099A (ja) * 2001-04-09 2002-10-25 Denso Corp ショットキーダイオード及びその製造方法
JP2012142590A (ja) * 2005-12-27 2012-07-26 Qspeed Semiconductor Inc 超高速リカバリダイオード
JP2010040857A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計
JP7206029B2 (ja) 2016-06-30 2023-01-17 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計
JP2020533810A (ja) * 2017-09-15 2020-11-19 アスカトロン アーベー グリッドを製造するための方法
US11581431B2 (en) 2017-09-15 2023-02-14 Ii-Vi Delaware, Inc. Integration of a Schottky diode with a MOSFET
JP7295866B2 (ja) 2017-09-15 2023-06-21 アスカトロン アーベー グリッドを製造するための方法
US11876116B2 (en) 2017-09-15 2024-01-16 Ii-Vi Delaware, Inc. Method for manufacturing a grid
US11984497B2 (en) 2017-09-15 2024-05-14 Ii-Vi Advanced Materials, Llc Integration of a Schottky diode with a MOSFET

Also Published As

Publication number Publication date
JP6287377B2 (ja) 2018-03-07
US9385244B2 (en) 2016-07-05
US20150263180A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6287377B2 (ja) ワイドバンドギャップ半導体装置
KR102116388B1 (ko) 쇼트키 다이오드
JP5774205B2 (ja) 半導体装置
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
US20090160008A1 (en) Semiconductor device and method of manufacturing the same
US20080296587A1 (en) Silicon carbide semiconductor device having junction barrier schottky diode
WO2014038282A1 (ja) ワイドギャップ半導体装置およびその製造方法
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
JP2008172008A (ja) ＳｉＣショットキー障壁半導体装置
WO2014038281A1 (ja) ワイドギャップ半導体装置およびその製造方法
JP6103839B2 (ja) 半導体装置および半導体装置の製造方法
JP2014078660A (ja) ワイドギャップ半導体装置およびその製造方法
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
JP2012186318A (ja) 高耐圧半導体装置
JP5401356B2 (ja) 半導体装置の製造方法
JP5999678B2 (ja) 半導体装置および半導体装置の製造方法
JP6012743B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2017187856A1 (ja) 半導体装置
JP6028676B2 (ja) 炭化珪素半導体装置
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
JP5377548B2 (ja) 半導体整流装置
JP2014241345A (ja) 炭化珪素半導体装置の製造方法
JP5872327B2 (ja) 半導体整流素子
JP2013074148A (ja) 半導体装置およびその製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250