JP6013817B2 - ジャンクションバリアショットキーダイオードの製造方法 - Google Patents

Description

この発明は、ジャンクションバリアショットキーダイオード（Junction Barrier Controlled Schottky Diode。以下、「ＪＢＳダイオード」という。）の製造方法に関する。

ｐｎ接合を有する半導体素子において、素子のスイッチングスピードを向上させるために、半導体基板内にＡｕ（金）やＰｔ（白金）等の重金属を少数キャリアのライフタイムキラーとして拡散することが知られている。半導体基板内に拡散された重金属は、少数キャリアに対する捕獲トラップを構成する。少数キャリアはこのトラップを介して再結合するようになり、少数キャリアのライフタイムが短縮され、スイッチングスピードが向上する。

また、ショットキーダイオードの一種として、ショットキー接合とｐｎ接合とが並存したＪＢＳダイオードが知られている。ＪＢＳダイオードは、ｐｎ接合を形成するためのｐ型領域とショットキー接合を形成するためのショットキー接合形成用領域とを表層部に有すｎ型半導体素材と、ｎ型半導体素材の表面に形成されたショットキーバリアメタルとを含んでいる。ｐ型領域とｎ型半導体素材とによってｐｎ接合が形成され、ショットキー接合形成用領域とショットキーバリアメタルとによってショットキー接合が形成されている。

特開２００６−１９６７７５号公報 特開２００２−２６３３９号公報 特開平７−２３５６８３号公報

前述のＪＢＳダイオードにおいて、スイッチングスピードを上げるために、ライフタイムキラーとしての重金属をｎ型半導体素材に拡散することが考えられる。しかしながら、重金属の拡散によってショットキー接合形成用領域の重金属濃度が高くなると、ショットキー接合形成用領域に重金属による中間準位が発生し、適切なショットキー接合が形成されなくなるおそれがある。

そこで、この発明は、高速スイッチング特性およびソフトリカバリー特性を備えたＪＢＳダイオードの製造方法を提供することである。

この発明によるＪＢＳダイオードの製造方法は、ｐｎ接合を形成するためのｐ型領域とショットキー接合を形成するためのショットキー接合形成用領域とが表層部に形成されているｎ型半導体ウエハを準備する工程と、前記ｎ型半導体ウエハの表面に、前記ｐ型領域および前記ショットキー接合形成用領域の表面を覆う絶縁膜を形成する工程と、前記絶縁膜のうち、前記ｐ型領域に対応する位置に、前記ｐ型領域の表面の一部を露出させる開口を形成する工程と、前記半導体ウエハの前記絶縁膜が形成されている表面とは反対側の表面に、重金属を付着させる工程と、前記ショットキー接合形成用領域の表面が前記絶縁膜によって覆われ、前記絶縁膜の開口によって前記ｐ型領域の表面の一部が露出している状態で、前記半導体ウエハに熱処理を施して前記重金属を前記半導体ウエハ内に拡散させる工程とを含むことを特徴とする。

半導体ウエハに熱処理を施して重金属を半導体ウエハ内に拡散させる工程においては、重金属は置換拡散によって半導体ウエハ内を移動していくため、半導体ウエハの表層部のうち、その表面が絶縁膜によって覆われている部分に比べて、絶縁膜の開口からその表面が露出している部分に重金属が集中しやすくなる。したがって、表面が絶縁膜によって覆われているショットキー接合形成用領域に比べて、絶縁膜の開口によって表面の一部が露出しているｐ型領域に重金属が集中しやすくなる。この結果、ショットキー接合形成用領域に含まれる重金属濃度に比べて、ｐ型領域に含まれる重金属の濃度が大きくなる。これにより、高速スイッチング特性およびソフトリカバリー特性を備えたＪＢＳダイオードを製造することができる。

この発明の一実施形態では、前記ｐ型領域に含まれる前記重金属の濃度が、前記ショットキー接合形成用領域に含まれる前記重金属の濃度より大きい。
この発明の一実施形態では、前記ｐ型領域の表面直下における前記重金属の濃度が１×１０^１８［atoms／ｃｍ^３］以上であり、前記ショットキー接合形成用領域の表面直下における前記重金属の濃度が１×１０^１８［atoms／ｃｍ^３］未満である。
この発明の一実施形態では、前記重金属はＰｔ（白金）である。
この発明の一実施形態では、前記熱処理は、８５０℃〜１０００℃の温度雰囲気内で、１０分〜１８０分間行われる。

この発明の一実施形態では、前記重金属はＰｔ（白金）である。

図１は、この発明の一実施形態に係るＪＢＳダイオードを示す断面図である。 図２Ａは前記ＪＢＳダイオードの製造工程を示す断面図である。 図２Ｂは図２Ａに続く工程を示す断面図である。 図２Ｃは図２Ｂに続く工程を示す断面図である。 図２Ｄは図２Ｃに続く工程を示す断面図である。 図２Ｅは図２Ｄに続く工程を示す断面図である。 図２Ｆは図２Ｅに続く工程を示す断面図である。 図２Ｇは図２Ｆに続く工程を示す断面図である。 図３Ａは、前記ＪＢＳダイオードについて、ｐ^＋型領域の表面からの深さに対するｐ^＋型領域内のＰｔ濃度を測定した結果を示すグラフである。 図３Ｂは、この実施形態によるＪＢＳについて、ショットキー接合形成用領域の表面からの深さに対するショットキー接合形成用領域内のＰｔ濃度を測定した結果を示すグラフである。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係るＪＢＳダイオードを示す断面図である。
ＪＢＳダイオード１は、第１の表面１０ａおよびそれと反対側の第２の表面１０ｂを有するｎ型半導体素材１０と、ｎ型半導体素材１０の第１の表面１０ａに形成されたショットキーバリアメタル９と、ショットキーバリアメタル９の表面に形成されたアノード電極１１と、ｎ型半導体素材１０の第２の表面１０ｂに形成されたカソード電極１２とを含んでいる。

ｎ型半導体素材１０は、ｎ^＋型半導体基板２（たとえばシリコン基板）と、ｎ^＋型半導体基板２の一方の主面に形成されたｎ⁻型エピタキシャル層３とから構成されている。ｎ⁻型エピタキシャル層３の表面がｎ型半導体素材１０の第１の表面１０ａとなる。また、ｎ^＋型半導体基板２におけるｎ⁻型エピタキシャル層３が形成されている主面とは反対側の主面がｎ型半導体素材１０の第２の表面１０ｂとなる。

ｎ⁻型エピタキシャル層３の表層領域に、複数のｐ^＋型領域（ｐ型領域）４が選択的に形成されている。複数のｐ^＋型領域４は、ｎ⁻型エピタキシャル層３の表面の周縁部より内側の領域に形成されている。この実施形態では、複数のｐ^＋型領域４は、平面視においてストライプ状に配置されている。各ｐ^＋型領域４は、たとえばｎ⁻型エピタキシャル層３にｐ型不純物としてのボロンを拡散することによって形成されている。各ｐ^＋型領域４とｎ⁻型エピタキシャル層３と間に、それぞれｐｎ接合５が形成されている。

ｎ⁻型エピタキシャル層３の表層領域のうち隣り合うｐ^＋型領域４の間の領域は、ショットキーバリアメタル９との間にショットキー接合７を形成するための領域である。この領域を、ショットキー接合形成用領域６ということにする。
ｎ⁻型エピタキシャル層３の表面の周縁部には、平面視で環状の絶縁膜８が形成されている。この環状の絶縁膜８に囲まれた領域内において、ｐ^＋型領域４の表面およびショットキー接合形成用領域６の表面に、ショットキーバリアメタル９が形成されている。ショットキーバリアメタル９は、たとえばＡｕ，Ｐｔ，Ｐｄ，Ｍｏ，Ｔｉ，Ｔａ等からなる。

アノード電極１１は、ショットキーバリアメタル９の露出面および絶縁膜８の表面の内周縁部を覆うように形成されている。アノード電極１１は、たとえば、Ａｌ，ＡｌＳｉ（アルミニウムのシリコン化合物），ＡｌＳｉＣｕ（アルミニウム−銅合金のシリコン化合物）等からなる。カソード電極１２は、ｎ＋型半導体基板２におけるｎ⁻型エピタキシャル層３が形成されている主面とは反対側の主面に形成されている。カソード電極１２は、たとえば、基板２側から順にＴｉ膜、Ｎｉ膜およびＡｇ膜を積層したＴｉ／Ｎｉ／Ａｇ積層膜、基板２側から順にＴｉ膜、Ｎｉ膜およびＡｕ膜を積層したＴｉ／Ｎｉ／Ａｕ積層膜等からなる。

ｎ型半導体素材１０内には、ライフタイムキラーとしての重金属（たとえばＰｔ（白金））が拡散されている。この実施形態では、ｐ^＋型領域４内のＰｔ濃度は、ショットキー接合形成用領域６内のＰｔ濃度より大きい。
この実施形態によれば、ｐ^＋型領域４内のＰｔ濃度が大きいので、少数キャリアのライフタイムを短縮でき、スイッチングスピードを向上させることができる。一方、ショットキー接合形成用領域６内のＰｔ濃度が小さいので、ショットキー接合形成用領域６とショットキーバリアメタル９との間に適切なショットキー接合７を形成することができる。これにより、高速スイッチング特性およびソフトリカバリー特性を備えたＪＢＳダイオードを実現できる。

図２Ａ〜図２Ｇは、図１のＪＢＳダイオードの製造工程の一例を説明するための断面図である。
まず、図２Ａに示すように、ｎ^＋型半導体基板（たとえばシリコン基板）２の一方の主面上に、ｎ⁻型エピタキシャル層３が形成されたｎ型半導体素材１０を準備する。ｎ型半導体素材１０は、第１の表面１０ａおよび第２の表面２０ａを有している。ｎ⁻型エピタキシャル層３の表面（ｎ型半導体素材１０をの第１の表面１０ａ）に、熱酸化膜やＣＶＤ酸化膜等の絶縁膜（図示略）を形成し、その上にレジストマスク（図示略）を形成する。このレジストマスクを用いたエッチングによって、ｐ^＋型領域４を形成すべき領域に対応する開口を絶縁膜に形成する。さらに、レジストマスクを剥離した後に、絶縁膜に形成された開口から露出するｎ⁻型エピタキシャル層３の表層部にｐ型不純物を導入する。ｐ型不純物の導入は、ｐ型不純物イオン（たとえばボロンイオン）の注入によって行なわれる。ｐ型不純物導入後、不純物イオンを活性化するための熱処理を行なう。これにより、ｎ⁻型エピタキシャル層３の表層部に、複数のｐ^＋型領域４が形成される。ｎ⁻型エピタキシャル層３の表層部のうち、隣り合うｐ^＋型領域４の間の領域がショットキー接合形成用領域６となる。この後、絶縁膜を除去する。これより、ｐ^＋型領域４とショットキー接合形成用領域６が表層部に形成されたｎ型半導体素材１０が得られる。

次に、図２Ｂに示すように、ｎ⁻型エピタキシャル層３の表面（ｎ型半導体素材１０の第１の表面１０ａ）に、熱酸化膜やＣＶＤ酸化膜等の絶縁膜８を形成し、その上にレジストマスク（図示略）を形成する。
次に、このレジストマスクを用いたエッチングによって、図２Ｃに示すように、各ｐ^＋型領域４に対応する開口８ａを絶縁膜８に形成する。平面視おいて、各開口８ａは、対応するｐ^＋型領域４よりも若干小さく形成されている。したがって、ショットキー接合形成用領域６の表面は、絶縁膜８によって覆われている。

次に、図２Ｄに示すように、ｎ^＋型半導体基板２におけるｎ⁻型エピタキシャル層３が形成されている主面とは反対側の主面（ｎ型半導体素材１０の第２の表面１０ｂ）に、重金属としてＰｔ（白金）１３を付着させる。Ｐｔ１３の第２の表面１０ｂへの付着は、たとえばスパッタ技術を用いて実現することができる。また、Ｐｔ１３の第２の表面１０ｂへの付着は、真空蒸着法を用いて行なうことができる。

次に、図２Ｅに示すように、Ｐｔ１３が付着されたｎ型半導体素材１０を熱処理する。この熱処理は、たとえば８５０℃〜１０００℃の温度雰囲気内で、たとえば１０分〜１８０分間行われる。この熱処理によって、ｎ型半導体素材１０の第２の表面１０ｂに付着されたＰｔ１３が、図２Ｅに矢印で示されるように、ｎ型半導体素材１０内に拡散される。この際、Ｐｔ１３は置換拡散によってｎ型半導体素材１０内を移動していくため、ｎ型半導体素材１０の第１の表面１０ａ側の表層部のうち、その表面が絶縁膜８によって覆われている部分に比べて、絶縁膜８の開口８ａからその表面が露出している部分にＰｔが集中しやすくなる。したがって、表面が絶縁膜８によって覆われているショットキー接合形成用領域６に比べて、絶縁膜８の開口８ａによって表面の大部分が露出しているｐ^＋型領域４にＰｔが集中しやすくなる。この結果、ショットキー接合形成用領域６に含まれるＰｔの濃度に比べて、ｐ^＋型領域４に含まれるＰｔの濃度が大きくなる。

次に、図２Ｆに示すように、絶縁膜８のうちｎ型半導体素材１０の第１の表面１０ａの周縁部上に存在する部分を残し、それ以外の部分を除去する。これにより、ｎ型半導体素材１０の第１の表面１０ａに環状の絶縁膜８が形成されることになる。
次に、図２Ｇに示すように、ｎ型半導体素材１０の第１の表面１０ａにおける絶縁膜８に囲まれた領域に、ショットキーバリアメタル９を形成する。ショットキーバリアメタル９の形成は、たとえば、たとえばスパッタ技術を用いて実現することができる。そして、ショットキーバリアメタル９の表面および絶縁膜８の表面にアノード電極１１を形成する。最後に、ｎ^＋型半導体基板２におけるｎ⁻型エピタキシャル層３が形成されている主面とは反対側の主面にカソード電極１２を形成する。これにより、図１に示されるＪＢＳダイオード１が得られる。

図３Ａは、この実施形態によるＪＢＳダイオードについて、ｐ^＋型領域の表面からの深さに対するｐ^＋型領域内のＰｔ濃度を測定した結果を示すグラフである。図３Ｂは、この実施形態によるＪＢＳについて、ショットキー接合形成用領域の表面からの深さに対するショットキー接合形成用領域内のＰｔ濃度を測定した結果を示すグラフである。
ｐ^＋型領域４内のＰｔ濃度は、その表面直下が最も大きく、表面からの深さが大きくなるにしたがって小さくなる。そして、表面からの深さが約１．５［μｍ］より大きい領域では、ｐ^＋型領域４内のＰｔ濃度は、ほぼ一定範囲内の大きさとなる。ｐ^＋型領域４の表面直下のＰｔの濃度は、１×１０^１９［atoms／ｃｍ^３］と１×１０^２０［atoms／ｃｍ^３］との中間値となっている。つまり、ｐ^＋型領域４の表面直下のＰｔの濃度は、１×１０^１９［atoms／ｃｍ^３］以上（１×１０^１８［atoms／ｃｍ^３］以上）となっている。このように、ｐ^＋型領域４内のＰｔ濃度が高いので、少数キャリアのライフタイムを短縮でき、スイッチングスピードを向上させることができる。

ショットキー接合形成用領域６のＰｔ濃度は、その表面直下が最も大きく、表面からの深さが大きくなるにしたがって小さくなる。そして、表面からの深さが約０．８［μｍ］より大きい領域では、ショットキー接合形成用領域６内のＰｔ濃度は、ほぼ一定範囲内の大きさとなる。ショットキー接合形成用領域６の表面直下のＰｔの濃度は、１×１０^１６［atoms／ｃｍ^３］と１×１０^１７［atoms／ｃｍ^３］との中間値となっている。つまり、ｐ^＋型領域４の表面直下のＰｔの濃度は、１×１０^１８［atoms／ｃｍ^３］未満となっている。

適切なショットキー接合を形成するためには、ショットキー接合形成用領域６の重金属濃度を１×１０^１８［atoms／ｃｍ^３］以下に抑えることが好ましい。この実施形態によるＪＢＳダイオード１によれば、ショットキー接合形成用領域６のＰｔの濃度を１×１０^１８［atoms／ｃｍ^３］以下に抑えることができるので、ショットキー接合形成用領域６とショットキーバリアメタル９との間に適切なショットキー接合を形成することができる。

以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、複数のｐ^＋型領域４はストライプ状に配置されているが、複数のｐ^＋型領域４は離散的に配置されていてもよい。その場合には、ｐ^＋型領域４は、平面視で円形であってもよく、多角形であってもよい。
また、ライフタイムキラーとしての重金属は、Ａｕ（金）等のＰｔ以外の重金属であってもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ ＪＢＳダイオード
２ ｎ^＋型半導体基板
３ ｎ⁻型エピタキシャル層
４ ｐ^＋型領域
５ ｐｎ接合
６ ショットキー接合形成用領域
７ ショットキー接合
８ 絶縁膜
９ ショットキーバリアメタル
１０ ｎ型半導体素材
１１ アノード電極
１２ カソード電極

Claims (5)

1. ｐｎ接合を形成するためのｐ型領域とショットキー接合を形成するためのショットキー接合形成用領域とが表層部に形成されているｎ型半導体ウエハを準備する工程と、
   前記ｎ型半導体ウエハの表面に、前記ｐ型領域および前記ショットキー接合形成用領域の表面を覆う絶縁膜を形成する工程と、
   前記絶縁膜のうち、前記ｐ型領域に対応する位置に、前記ｐ型領域の表面の一部を露出させる開口を形成する工程と、
   前記半導体ウエハの前記絶縁膜が形成されている表面とは反対側の表面に、重金属を付着させる工程と、
   前記ショットキー接合形成用領域の表面が前記絶縁膜によって覆われ、前記絶縁膜の開口によって前記ｐ型領域の表面の一部が露出している状態で、前記半導体ウエハに熱処理を施して前記重金属を前記半導体ウエハ内に拡散させる工程と、を含むジャンクションバリアショットキーダイオードの製造方法。
2. 前記ｐ型領域に含まれる前記重金属の濃度が、前記ショットキー接合形成用領域に含まれる前記重金属の濃度より大きい、請求項１に記載のジャンクションバリアショットキーダイオードの製造方法。
3. 前記ｐ型領域の表面直下における前記重金属の濃度が１×１０^１８［atoms／ｃｍ^３］以上であり、前記ショットキー接合形成用領域の表面直下における前記重金属の濃度が１×１０^１８［atoms／ｃｍ^３］未満である、請求項２に記載のジャンクションバリアショットキーダイオードの製造方法。
4. 前記重金属がＰｔである請求項１〜３のいずれか一項に記載のジャンクションバリアショットキーダイオードの製造方法。
5. 前記熱処理は、８５０℃〜１０００℃の温度雰囲気内で、１０分〜１８０分間行われる、請求項1〜４のいずれか一項に記載のジャンクションバリアショットキーダイオードの製造方法。

Images