WO2014038281A1 - ワイドギャップ半導体装置およびその製造方法 - Google Patents

ワイドギャップ半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2014038281A1
WO2014038281A1 PCT/JP2013/068605 JP2013068605W WO2014038281A1 WO 2014038281 A1 WO2014038281 A1 WO 2014038281A1 JP 2013068605 W JP2013068605 W JP 2013068605W WO 2014038281 A1 WO2014038281 A1 WO 2014038281A1
Authority
WO
WIPO (PCT)
Prior art keywords
schottky electrode
region
gap semiconductor
substrate
semiconductor device
Prior art date
Application number
PCT/JP2013/068605
Other languages
English (en)
French (fr)
Inventor
和田　圭司
健司 神原
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2014038281A1 publication Critical patent/WO2014038281A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a wide gap semiconductor device and a manufacturing method thereof, and more specifically to a wide gap semiconductor device capable of suppressing a leakage current and a manufacturing method thereof.
  • a semiconductor device such as a Schottky barrier diode (SBD) or a junction barrier Schottky diode (JBS) has a structure in which a Schottky electrode is formed on a substrate. Since a Schottky barrier diode has a small work function difference between a metal and an electrode material and a semiconductor, a leakage current when a reverse voltage is applied tends to be larger than that of a PN diode. For this reason, various structures for reducing the leakage current have been proposed.
  • Patent Document 1 a p + guard ring region is formed in a substrate portion in contact with a peripheral portion of a Schottky electrode, and a pn junction is formed in contact with the main surface of the substrate.
  • a silicon carbide Schottky diode is disclosed.
  • Patent Document 2 discloses a junction barrier Schottky diode in which a plurality of p-type layers provided on a substrate in contact with a Schottky electrode are provided concentrically.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a wide gap semiconductor device capable of reducing leakage current and a method of manufacturing the same.
  • the wide gap semiconductor device mainly includes a substrate and a Schottky electrode.
  • the substrate is made of a wide gap semiconductor material and has a first conductivity type.
  • the Schottky electrode is disposed in contact with the substrate and is made of a single material.
  • the Schottky electrode includes a first region having a first barrier height and a second region having a second barrier height that is higher than the first barrier height.
  • the second region includes the outer periphery of the Schottky electrode.
  • the wide gap semiconductor material means a semiconductor material having a band gap larger than that of silicon.
  • the second region having the second barrier height higher than the first barrier height includes the outer peripheral portion of the Schottky electrode.
  • the wide gap semiconductor material is silicon carbide.
  • the width in the direction parallel to the main surface of the substrate in the second region and from the outer peripheral portion of the Schottky electrode toward the center is not less than 2 ⁇ m and not more than 100 ⁇ m.
  • the substrate includes a second conductivity type region in contact with the outer peripheral portion of the Schottky electrode.
  • the electric field of the outer peripheral part of a Schottky electrode can be relieved.
  • the method for manufacturing a wide gap semiconductor device includes the following steps.
  • a substrate made of a wide gap semiconductor material and having a first conductivity type is prepared.
  • a Schottky electrode made of a single material is formed in contact with the substrate.
  • the outer periphery of the Schottky electrode is locally heated.
  • the method for manufacturing a wide gap semiconductor device includes a step of locally heating the outer periphery of the Schottky electrode.
  • a step of locally heating the outer peripheral portion of the Schottky electrode By locally heating the outer peripheral portion of the Schottky electrode, the barrier height of the outer peripheral portion of the Schottky electrode where the electric field tends to concentrate can be increased. Thereby, the leak current generated by the electric field applied to the Schottky interface can be efficiently reduced.
  • the step of locally heating the outer periphery of the Schottky electrode is performed by laser annealing.
  • the outer periphery of the Schottky electrode can be locally heated with high accuracy.
  • the step of forming the Schottky electrode includes a step of heating the entire Schottky electrode before the step of locally heating the outer periphery of the Schottky electrode. .
  • the barrier height of the Schottky electrode can be adjusted to an appropriate value.
  • the step of heating the entire Schottky electrode is performed by laser annealing. Thereby, the Schottky electrode can be efficiently heated.
  • FIG. 1 is a schematic cross-sectional view schematically showing a structure of a wide gap semiconductor device according to an embodiment of the present invention.
  • FIG. 3 is a schematic plan view schematically showing a positional relationship between a Schottky electrode and a second conductivity type region of the wide gap semiconductor device according to one embodiment of the present invention. It is a flowchart which shows schematically the manufacturing method of the wide gap semiconductor device which concerns on one embodiment of this invention. It is a flowchart which shows schematically the manufacturing method of the wide gap semiconductor device which concerns on one embodiment of this invention. It is a cross-sectional schematic diagram which shows schematically the 1st process of the manufacturing method of the wide gap semiconductor device which concerns on one embodiment of this invention.
  • the Schottky barrier diode 1 which is a wide gap semiconductor device according to an embodiment of the present invention
  • the Schottky barrier diode 1 of the present embodiment mainly includes a substrate 10, a Schottky electrode 4, and an ohmic electrode 30.
  • the substrate 10 is made of a wide gap semiconductor material and has n-type (first conductivity type).
  • the wide gap semiconductor material is a semiconductor material having a band gap larger than that of silicon, and specifically includes silicon carbide, gallium nitride, diamond, and the like.
  • the substrate 10 has an n + substrate 11, an electric field stop layer 12, an n-type region 14, and a JTE (Junction Termination Extension) region 16.
  • N + substrate 11 contains a single-crystal silicon carbide substrate containing impurities such as nitrogen (N).
  • the impurity concentration contained in the n + substrate is, for example, about 5 ⁇ 10 18 cm ⁇ 3 .
  • the concentration of impurities such as nitrogen contained in the electric field stop layer 12 is, for example, about 5 ⁇ 10 17 cm ⁇ 3 or more and about 1 ⁇ 10 18 cm ⁇ 3 or less.
  • JTE region 16 is a p-type region into which impurities such as aluminum (Al) and boron (B) are ion-implanted.
  • the impurity concentration of the p-type region is, for example, about 2 ⁇ 10 17 cm ⁇ 3 .
  • the JTE region 16 includes a p-type region 16a that contacts the outer peripheral portion 2a of the Schottky electrode 4, and a p-type region 16b that is disposed on the outer peripheral side of the p-type region 16a and does not contact the Schottky electrode 4. .
  • the substrate 10 may have a field stop region (not shown) so as to surround the JTE region 16.
  • the field stop region is an n + type region into which, for example, phosphorus (P) is ion-implanted.
  • the Schottky electrode 4 is provided on one main surface 10A of the substrate 10, and is made of, for example, titanium (Ti).
  • Ti titanium
  • Ni nickel
  • TiN titanium nitride
  • Au gold
  • Mo molybdenum
  • W tungsten
  • the Schottky electrode 4 is made of a single material.
  • a single material includes the case where it consists of the simple substance which consists of the same element, and the case where it consists of the same compound.
  • the bonding state of a part of the material is changed by heating a part of the material after the material is formed, for example, by sputtering or plating, the bonding state is changed with the portion where the bonding state is changed.
  • the part in which is not changed is a single material.
  • the Schottky electrode 4 includes a first region 3 having a first barrier height and a second region 2 having a second barrier height higher than the first barrier height.
  • the second region 2 includes the outer peripheral portion 2 a of the Schottky electrode 4.
  • the second region 2 may include the entire outer peripheral portion 2a of the Schottky electrode 4, or may include a part of the outer peripheral portion 2a.
  • the second region 2 includes the entire outer peripheral portion 2 a of the Schottky electrode 4.
  • the first region 3 is surrounded by the second region 2 when viewed from the normal direction of the substrate 10.
  • the shape of the Schottky electrode 4 is, for example, square when viewed from the normal direction of the substrate 10.
  • the length of one side L1 of the Schottky electrode 4 is 1 mm, for example.
  • the length of one side L1 of the Schottky electrode 4 may be 5 mm or 7 mm, for example.
  • the width L2 in the direction parallel to the main surface 10A of the substrate 10 in the second region 2 and from the outer peripheral portion 2a of the Schottky electrode 4 toward the center is 2 ⁇ m or more and 100 ⁇ m or less.
  • outer peripheral portion 2a of Schottky electrode 4 is in contact with p-type region 16a.
  • pad electrode 60 is formed in contact with first region 3 and second region 2 of Schottky electrode 4.
  • the pad electrode 60 is made of aluminum, for example.
  • a protective film 70 is formed in contact with pad electrode 60, second region 2, and main surface 10 ⁇ / b> A of substrate 10.
  • An ohmic electrode 30 is disposed in contact with the n + substrate 11.
  • the ohmic electrode 30 is made of nickel, for example.
  • a pad electrode 40 made of, for example, titanium, nickel, silver or an alloy made of these is disposed in contact with the ohmic electrode 30.
  • a substrate preparation step is performed.
  • an n + substrate 11 having a conductivity type of n type (first conductivity type) is prepared by slicing an ingot (not shown) made of single crystal silicon carbide having a polytype of 4H, for example.
  • the n + substrate contains impurities such as nitrogen (N).
  • the impurity concentration contained in the n + substrate is, for example, about 5 ⁇ 10 18 cm ⁇ 3 .
  • Electric field stop layer 12 is an n-type silicon carbide layer.
  • the concentration of impurities such as nitrogen contained in the electric field stop layer 12 is, for example, about 5 ⁇ 10 17 cm ⁇ 3 or more and about 1 ⁇ 10 18 cm ⁇ 3 or less.
  • an n-type region 14 whose conductivity type is n-type (first conductivity type) is formed on the electric field stop layer 12 by epitaxial growth.
  • a substrate 10 made of a wide gap semiconductor material and having the first conductivity type is prepared.
  • an ion implantation step is performed as a step (S20: FIG. 3).
  • this step (S20) referring to FIG. 6, first, for example, a mask made of silicon dioxide having an opening in a region where JTE region 16 is formed is formed on substrate 10. Thereafter, for example, Al (aluminum) ions are implanted into n-type region 14 to form JTE region 16 having a p-type conductivity (second conductivity type).
  • the impurity concentration of JTE region 16 is, for example, about 2 ⁇ 10 17 cm ⁇ 3 .
  • an activation annealing step is performed as a step (S30: FIG. 3).
  • the substrate 10 is heated at a temperature of about 1800 ° C. in an inert gas atmosphere such as argon, for example, whereby the JTE region 16 is annealed and the impurities introduced in the step (S20) are introduced. Is activated. As a result, desired carriers are generated in the region where the impurity is introduced.
  • the Schottky electrode forming step preferably includes an electrode forming step (S41: FIG. 4), an entire electrode heating step (S42: FIG. 4), and an electrode local heating step (S43: FIG. 4).
  • the Schottky electrode 4 made of a single material is formed in contact with the substrate 10.
  • the Schottky electrode 4 is a metal film such as titanium (Ti), nickel (Ni), molybdenum (Mo), tungsten (W), titanium nitride (TiN), or the like. Specifically, referring to FIG.
  • Schottky electrode 4 is formed to be in contact with n-type region 14 on main surface 10A of substrate 10 and to be in contact with p-type region 16a on main surface 10A of substrate 10.
  • the outer peripheral portion 2a of the Schottky electrode is formed on the main surface 10A of the substrate 10 so as to be in contact with the p-type region 16a.
  • the entire electrode heating step (S42) is performed.
  • the entire Schottky electrode 4 formed on the main surface 10A of the substrate 10 is heated.
  • the entire Schottky electrode 4 is heated using, for example, laser annealing.
  • the substrate 10 on which the Schottky electrode 4 is formed may be placed in a heating furnace, and the entire Schottky electrode 4 may be heated in an inert gas atmosphere.
  • Schottky electrode 4 is heated to about 300 ° C., for example.
  • an electrode local heating step (S43) is performed.
  • outer periphery 2a of Schottky electrode 4 and second region 2 including outer periphery 2a are locally heated.
  • the heating of the outer peripheral portion 2a of the Schottky electrode 4 and the second region 2 including the outer peripheral portion 2a is preferably performed by laser annealing.
  • the heating of the outer peripheral portion 2a of the Schottky electrode 4 and the second region 2 including the outer peripheral portion 2a may be performed by an electron beam.
  • the outer peripheral portion 2a of the Schottky electrode 4 is heated to, for example, about 450 ° C. or more and about 550 ° C. or less.
  • the heating temperature of the Schottky electrode 4 in the electrode local heating step (S43) is higher than the heating temperature of the Schottky electrode 4 in the entire electrode heating step (S42).
  • the entire outer peripheral portion 2a of the Schottky electrode 4 may be locally heated, or a part of the outer peripheral portion 2a may be locally heated.
  • the electrode local heating step (S43) is performed after the entire electrode heating step (S42).
  • the barrier height of the second region 2 is not increased locally. 1 is higher than the barrier height of the region 3.
  • the Schottky electrode 4 including the first region 3 having the first barrier height and the second region 2 having the second barrier height higher than the first barrier height by the electrode local heating step (S43). Is formed.
  • the first barrier height of the first region 3 is, for example, about 0.85 eV
  • the second barrier height of the second region 2 is, for example, about 1.15 eV.
  • the second barrier height of the second region 2 is higher than the first barrier height of the first region 3 by 0.1 eV or more, preferably 0.20 eV or more.
  • a YAG laser is used, and more specifically, a YVO 4 solid laser having a wavelength of 355 nm (third harmonic) is used.
  • the diameter of the laser beam spot is, for example, 200 ⁇ m or more and 300 ⁇ m or less.
  • the area of the irradiation beam spot on the surface of the Schottky electrode 4 is preferably 0.03 mm 2 or more.
  • the irradiation beam spot moves so as to overlap the previous irradiation beam spot. For example, when a 20 kHz pulse laser is scanned at 1000 mm per second, the scanning step of the irradiation beam spot is 50 ⁇ m.
  • the irradiation beam spots are scanned in a certain direction (scanning direction) on the Schottky electrode 4 while overlapping each other.
  • pad electrode 60 made of, for example, aluminum is formed in contact with Schottky electrode 4.
  • protective film 70 is formed in contact with pad electrode 60, second region 2 of Schottky electrode 4, and main surface 10 ⁇ / b> A of substrate 10.
  • an ohmic electrode forming step is performed. Specifically, the surface (back surface) opposite to the main surface 10A of the substrate 10 is ground, and the ohmic electrode 30 made of, for example, nickel is formed in contact with the back surface. Thereafter, a pad electrode 40 made of, for example, titanium, nickel, silver or an alloy made of them is formed in contact with the ohmic electrode 30.
  • a passivation protective film forming step is performed. Specifically, passivation protection film 70 in contact with pad electrode 60, second region 2, and main surface 10A of silicon carbide substrate 10 is formed, for example, by plasma CVD.
  • the passivation protective film 70 is made of, for example, silicon dioxide (SiO 2 ), silicon nitride (SiN), or a laminated film thereof. Thereby, the Schottky barrier diode 1 as the wide gap semiconductor device shown in FIG. 1 is completed.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type. It doesn't matter.
  • the Schottky barrier diode is described as an example of the wide gap semiconductor device, but the present invention is not limited to this.
  • the wide gap semiconductor device may be a transistor having a Schottky junction, and may be, for example, a MESFET (Metal Semiconductor Field Effect Transistor) or a HEMT (High Electron Mobility Transistor).
  • the outer peripheral portion 2a of the Schottky electrode 4 includes the second region 2 having a second barrier height higher than the first barrier height.
  • the Schottky barrier diode 1 according to the present embodiment is made of silicon carbide. Thereby, the Schottky barrier diode 1 having a high breakdown voltage is obtained.
  • the second region 2 has a direction parallel to the main surface 10A of the substrate 10 and from the outer peripheral portion 2a of the Schottky electrode 4 toward the center.
  • the width is 2 ⁇ m or more and 100 ⁇ m or less.
  • the substrate 10 includes the p-type region 16a (second conductivity type region) in contact with the outer peripheral portion 2a of the Schottky electrode 4. Thereby, the electric field of the outer peripheral part 2a of the Schottky electrode 4 can be relieved.
  • the method for manufacturing the Schottky barrier diode 1 according to the present embodiment includes the step of locally heating the outer peripheral portion 2a of the Schottky electrode 4.
  • the barrier height of the outer peripheral portion 2a of the Schottky electrode 4 where the electric field tends to concentrate can be increased. Thereby, the leak current generated by the electric field applied to the Schottky interface can be efficiently reduced.
  • the step of locally heating the outer peripheral portion 2a of the Schottky electrode 4 is performed by laser annealing. Thereby, the outer peripheral part 2a of the Schottky electrode 4 can be locally heated with high accuracy.
  • the step of forming Schottky electrode 4 is performed before the step of locally heating outer peripheral portion 2a of Schottky electrode 4.
  • a step of heating the entire electrode 4 is included.
  • the step of heating the entire Schottky electrode 4 is performed by laser annealing. Thereby, the Schottky electrode 4 can be efficiently heated.
  • a Schottky barrier diode as shown in FIG. 9 was manufactured by a method similar to the method described in the first embodiment. Specifically, the Schottky electrode 4 is made of titanium. An electric field stop layer 12 was formed on the n + substrate 11 and an n ⁇ drift layer was formed on the electric field stop layer 12. An ohmic electrode 30 was formed on the opposite side of the n + substrate 11 from the electric field stop layer 12. The Schottky electrode 4 was heated by laser annealing.
  • Laser annealing temperatures were room temperature (As-depo), 300 ° C., 450 ° C., 500 ° C., and 550 ° C.
  • the annealing time was 5 minutes under all temperature conditions.
  • the current density was measured while changing the voltages of five types of Schottky barrier diodes having different annealing temperatures from 0V to 2.5V.
  • the barrier height ( ⁇ b ) was calculated using the following formula. J 0 is the current density when the voltage is 0 V, k is the Boltzmann constant, A * is the Richardson constant, e is the unit charge, and T is the temperature.
  • the barrier height tends to increase as the annealing temperature increases in a region where the annealing temperature is 450 ° C. or lower.
  • the barrier height was about 0.75 eV, and when the annealing temperature was 300 ° C., the barrier height was about 0.85 eV.
  • the annealing temperature was about 450 ° C. to 550 ° C., the barrier height was about 1.20 eV.
  • the second region 2 including the outer peripheral portion 2a of the Schottky electrode 4 is locally heated, so that the barrier height of the second region 2 is not heated locally. It was confirmed that it can be higher.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ワイドギャップ半導体装置（１）は、基板（１０）と、ショットキー電極（４）とを有している。基板（１０）は、ワイドギャップ半導体材料からなり、かつ第１導電型を有する。ショットキー電極（４）は、基板（１０）上に接して配置され、かつ単一の材料からなる。ショットキー電極（４）は、第１のバリアハイトを有する第１の領域（３）と、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域（２）とを含む。第２の領域（２）はショットキー電極（４）の外周部（２ａ）を含む。これにより、リーク電流を低減可能なワイドギャップ半導体装置（１）およびその製造方法を提供することができる。

Description

ワイドギャップ半導体装置およびその製造方法
　本発明は、ワイドギャップ半導体装置およびその製造方法に関するものであり、より特定的には、リーク電流を抑制可能なワイドギャップ半導体装置およびその製造方法に関するものである。
　ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ）やジャンクションバリアショットキーダイオード（ＪＢＳ：Ｊｕｎｃｔｉｏｎ　Ｂａｒｒｉｅｒ　Ｓｃｈｏｔｔｋｙ　Ｄｉｏｄｅ）などの半導体装置は、基板上にショットキー電極が形成された構造を有している。ショットキーバリアダイオードは電極材料となる金属と半導体との仕事関数の差が小さいためＰＮダイオードと比較して逆電圧印加時におけるリーク電流が大きくなりやすい。そのため、リーク電流を低減するための様々な構造が提案されている。
　たとえば特開２００１－８５７０４号公報（特許文献１）には、ショットキー電極の周縁部と接触する基板部分にｐ+ガードリング領域が形成され、基板の主表面に接してｐｎ接合が形成された炭化珪素ショットキーダイオードが開示されている。また特開２００９－１６６０３号公報（特許文献２）には、ショットキー電極と接する基板に設けられたｐ型層が同心円状に複数設けられたジャンクションバリアショットキーダイオードが開示されている。
特開２００１－８５７０４号公報 特開２００９－１６６０３号公報
　しかしながら、特開２００１－８５７０４号公報および特開２００９－１６６０３号公報に記載のショットキーダイオードにおいてリーク電流を十分に低減することは困難であった。
　本発明は、上記課題に鑑みてなされたものであり、その目的は、リーク電流を低減可能なワイドギャップ半導体装置およびその製造方法を提供することである。
　本発明に係るワイドギャップ半導体装置は、基板と、ショットキー電極とを主に備える。基板は、ワイドギャップ半導体材料からなり、かつ第１導電型を有する。ショットキー電極は、基板上に接して配置され、かつ単一の材料からなる。ショットキー電極は、第１のバリアハイトを有する第１の領域と、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域とを含む。第２の領域はショットキー電極の外周部を含む。なお、ワイドギャップ半導体材料とは、シリコンよりもバンドギャップの大きい半導体材料のことを意味する。
　本発明に係るワイドギャップ半導体装置によれば、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域はショットキー電極の外周部を含む。電界が集中しやすいショットキー電極の外周部を高いバリアハイトを有する第２の領域により構成することにより、ショットキー界面にかかる電界により発生するリーク電流を効率的に低減することができる。
　上記に係るワイドギャップ半導体装置において好ましくは、ワイドギャップ半導体材料は炭化珪素である。これにより、耐圧の大きいワイドギャップ半導体装置が得られる。
　上記に係るワイドギャップ半導体装置において好ましくは、第２の領域の基板の主面に平行な方向であってかつショットキー電極の外周部から中央に向かう方向の幅は２μｍ以上１００μｍ以下である。
　上記に係るワイドギャップ半導体装置において好ましくは、基板は、ショットキー電極の外周部と接する第２導電型領域を含む。これにより、ショットキー電極の外周部の電界を緩和することができる。
　本発明に係るワイドギャップ半導体装置の製造方法は以下の工程を有している。ワイドギャップ半導体材料からなり、第１導電型を有する基板が準備される。基板に接し、単一の材料からなるショットキー電極が形成される。ショットキー電極を形成する工程では、ショットキー電極の外周部が局所的に加熱される。
　本発明に係るワイドギャップ半導体装置の製造方法によれば、ショットキー電極の外周部を局所的に加熱する工程を有している。ショットキー電極の外周部を局所的に加熱することにより、電界が集中しやすいショットキー電極の外周部のバリアハイトを高めることができる。これにより、ショットキー界面にかかる電界により発生するリーク電流を効率的に低減することができる。
　上記に係るワイドギャップ半導体装置の製造方法において好ましくは、ショットキー電極の外周部を局所的に加熱する工程は、レーザーアニールにより行われる。これにより、精度良くショットキー電極の外周部を局所的に加熱することができる。
　上記に係るワイドギャップ半導体装置の製造方法において好ましくは、ショットキー電極を形成する工程は、ショットキー電極の外周部を局所的に加熱する工程の前に、ショットキー電極全体を加熱する工程を含む。これにより、ショットキー電極のバリアハイトを適切な値に調整することができる。
　上記に係るワイドギャップ半導体装置の製造方法において好ましくは、ショットキー電極全体を加熱する工程は、レーザーアニールにより行われる。これにより、効率的にショットキー電極を加熱することができる。
　本発明によれば、リーク電流を低減可能なワイドギャップ半導体装置およびその製造方法を提供することができる。
本発明の一実施の形態に係るワイドギャップ半導体装置の構造を概略的に示す断面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置のショットキー電極と第２導電型領域とを位置関係を概略的に示す平面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 バリアハイトを測定するためのショットキーバリアダイオードの構成を概略的に示す断面模式図である。 電流密度と電圧との関係を示す図である。 バリアハイトとアニール温度との関係を示す図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
　まず、本発明の一実施の形態に係るワイドギャップ半導体装置であるショットキーバリアダイオード１の構造について、図１を参照して説明する。図１に示すように本実施の形態のショットキーバリアダイオード１は、基板１０と、ショットキー電極４と、オーミック電極３０とを主に有している。基板１０は、ワイドギャップ半導体材料からなり、かつｎ型（第１導電型）を有している。ワイドギャップ半導体材料とは、シリコンよりもバンドギャップの大きい半導体材料のことであり、具体的には炭化珪素、窒化ガリウムおよびダイヤモンドなどが挙げられる。
　基板１０は、ｎ+基板１１と、電界停止層１２と、ｎ型領域１４と、ＪＴＥ（Ｊｕｎｃｔｉｏｎ　Ｔｅｒｍｉｎａｔｉｏｎ　Ｅｘｔｅｎｓｉｏｎ）領域１６とを有している。ｎ+基板１１には、単結晶炭化珪素からなる基板にたとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。電界停止層１２に含まれる窒素などの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。
　ＪＴＥ領域１６は、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入されたｐ型領域である。当該ｐ型領域の不純物濃度は、たとえば２×１０17ｃｍ-3程度である。ＪＴＥ領域１６は、ショットキー電極４の外周部２ａと接触するｐ型領域１６ａと、当該ｐ型領域１６ａの外周側に配置され、ショットキー電極４と接触しないｐ型領域１６ｂとを含んでいる。また基板１０は、ＪＴＥ領域１６を取り囲むようにフィールドストップ領域（図示せず）を有していても構わない。フィールドストップ領域は、たとえばリン（Ｐ）などがイオン注入されたｎ+型領域である。
　ショットキー電極４は、基板１０の一方の主面１０Ａ上に設けられており、たとえばチタン（Ｔｉ）からなる。ショットキー電極４として、チタン以外にもたとえばニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）などを用いても構わない。ショットキー電極４は単一の材料からなる。単一の材料とは、同じ元素からなる単体から成っている場合および同じ化合物から成っている場合を含む。また、当該材料をたとえばスパッタリングやメッキで形成した後に、当該材料の一部を加熱することにより当該材料の一部における結合状態が変化した場合であっても、結合状態が変化した部分と結合状態が変化していない部分とは単一の材料である。
　ショットキー電極４は、第１のバリアハイトを有する第１の領域３と、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域２とを含む。第２の領域２はショットキー電極４の外周部２ａを含む。第２の領域２は、ショットキー電極４の外周部２ａの全部を含んでいても構わないし、外周部２ａの一部を含んでいても構わない。好ましくは、第２の領域２は、ショットキー電極４の外周部２ａの全部を含んでいる。
　図２を参照して、基板１０の法線方向から見て、第１の領域３は第２の領域２に取り囲まれている。ショットキー電極４の形状は基板１０の法線方向から見てたとえば正方形状である。ショットキー電極４の一辺Ｌ１の長さはたとえば１ｍｍである。ショットキー電極４の一辺Ｌ１の長さはたとえば５ｍｍや７ｍｍであっても構わない。好ましくは、第２の領域２の基板１０の主面１０Ａに平行な方向であって、かつショットキー電極４の外周部２ａから中央に向かう方向の幅Ｌ２は２μｍ以上１００μｍ以下である。好ましくは、ショットキー電極４の外周部２ａは、ｐ型領域１６ａと接している。
　図１を参照して、ショットキー電極４の第１の領域３および第２の領域２に接してパッド電極６０が形成されている。パッド電極６０はたとえばアルミニウムからなる。パッド電極６０、第２の領域２および基板１０の主面１０Ａに接して保護膜７０が形成されている。また、ｎ+基板１１と接してオーミック電極３０が配置されている。オーミック電極３０はたとえばニッケルからなる。さらに、オーミック電極３０に接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が配置されている。
　次に、本発明の一実施の形態に係るワイドギャップ半導体装置であるショットキーバリアダイオードの製造方法について、図３～図９を参照して説明する。
　図５を参照して、まず、工程（Ｓ１０：図３）として、基板準備工程が実施される。この工程（Ｓ１０）では、たとえばポリタイプが４Ｈである単結晶炭化珪素からなるインゴット（図示しない）をスライスすることにより、導電型がｎ型（第１導電型）のｎ+基板１１が準備される。ｎ+基板には、たとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。
　次に、ｎ+基板１１上に電界停止層１２が形成される。電界停止層１２はｎ型を有する炭化珪素層である。電界停止層１２に含まれる窒素などの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。その後、電界停止層１２上に導電型がｎ型（第１導電型）であるｎ型領域１４がエピタキシャル成長により形成される。これにより、ワイドギャップ半導体材料からなり、第１導電型を有する基板１０が準備される。
　次に、工程（Ｓ２０：図３）として、イオン注入工程が実施される。この工程（Ｓ２０）では、図６を参照して、まず、たとえばＪＴＥ領域１６が形成される領域に開口を有する二酸化珪素からなるマスクが基板１０上に形成される。その後、たとえばＡｌ（アルミニウム）イオンが、ｎ型領域１４内に注入されることにより、導電型がｐ型（第２導電型）のＪＴＥ領域１６が形成される。ＪＴＥ領域１６の不純物濃度は、たとえば２×１０17ｃｍ-3程度である。
　次に、工程（Ｓ３０：図３）として、活性化アニール工程が実施される。この工程（Ｓ３０）では、たとえばアルゴンなどの不活性ガス雰囲気中、１８００℃程度の温度で基板１０が加熱されることにより、ＪＴＥ領域１６がアニールされ、上記工程（Ｓ２０）にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
　次に、工程（Ｓ４０：図３）として、ショットキー電極形成工程が実施される。ショットキー電極形成工程は、好ましくは、電極形成工程（Ｓ４１：図４）、電極全体加熱工程（Ｓ４２：図４）および電極局所加熱工程（Ｓ４３：図４）を含んでいる。まず、電極形成工程（Ｓ４１）では、単一の材料からなるショットキー電極４が基板１０に接して形成される。ショットキー電極４は、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）などの金属膜である。具体的には、図７を参照して、ショットキー電極４は、基板１０の主面１０Ａにおいてｎ型領域１４と接し、かつ基板１０の主面１０Ａにおいてｐ型領域１６ａと接するように形成される。また、ショットキー電極の外周部２ａは基板１０の主面１０Ａにおいて、ｐ型領域１６ａと接するように形成される。
　次に、電極全体加熱工程（Ｓ４２）が実施される。この工程（Ｓ４２）では、基板１０の主面１０Ａに形成されたショットキー電極４の全体が加熱される。ショットキー電極４全体の加熱はたとえばレーザーアニールを用いて行われる。ショットキー電極４が形成された基板１０を加熱炉に配置して、不活性ガス雰囲気中においてショットキー電極４全体が加熱されても構わない。ショットキー電極４は、たとえば３００℃程度にまで加熱される。
　次に、電極局所加熱工程（Ｓ４３）が実施される。この工程（Ｓ４３）では、図８を参照して、ショットキー電極４の外周部２ａおよび外周部２ａを含む第２の領域２が局所的に加熱される。ショットキー電極４の外周部２ａおよび外周部２ａを含む第２の領域２の加熱は好ましくはレーザーアニールにより行われる。ショットキー電極４の外周部２ａおよび外周部２ａを含む第２の領域２の加熱は電子ビーム（Ｅｌｅｃｔｒｏｎ　Ｂｅａｍ）によって行われても構わない。また、ショットキー電極４の外周部２ａは、たとえば４５０℃程度以上５５０℃程度以下まで加熱される。電極局所加熱工程（Ｓ４３）におけるショットキー電極４の加熱温度は、電極全体加熱工程（Ｓ４２）におけるショットキー電極４の加熱温度よりも高い。ショットキー電極４の外周部２ａ全部が局所的に加熱されても構わないし、外周部２ａの一部が局所的に加熱されても構わない。好ましくは、電極局所加熱工程（Ｓ４３）は電極全体加熱工程（Ｓ４２）の後に行われる。
　電極局所加熱工程（Ｓ４３）によってショットキー電極４の外周部２ａを含む第２の領域２を加熱することにより、当該第２の領域２のバリアハイトが、ショットキー電極４の局所加熱されていない第１の領域３のバリアハイトよりも高くなる。言い換えば、電極局所加熱工程（Ｓ４３）によって、第１のバリアハイトを有する第１の領域３と、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域２とを含むショットキー電極４が形成される。第１の領域３の第１のバリアハイトはたとえば０．８５ｅＶ程度であり、第２の領域２の第２のバリアハイトはたとえば１．１５ｅＶ程度である。第２の領域２の第２のバリアハイトは、第１の領域３の第１のバリアハイトよりも０．１ｅＶ以上高く、好ましくは０．２０ｅＶ以上高い。
　レーザーアニールには、たとえばＹＡＧレーザーが用いられ、より具体的には波長が３５５ｎｍ（３倍波）のＹＶＯ4の固体レーザーが用いられる。レーザーの照射ビームスポットの直径はたとえば２００μｍ以上３００μｍ以下である。照射ビームスポットのショットキー電極４表面における面積は０．０３ｍｍ2以上であることが好ましい。照射ビームスポットは前の照射ビームスポットと重なるように移動する。たとえば、２０ｋＨｚのパルスレーザーを毎秒１０００ｍｍで走査する場合、照射ビームスポットの走査ステップは５０μｍである。照射ビームスポットは互いに重なり合いながら、ショットキー電極４上をある一定の方向（走査方向）へ走査される。
　次に、パッド電極および保護膜形成工程が実施される。具体的には、ショットキー電極４上に接して、たとえばアルミニウムからなるパッド電極６０が形成される。その後、パッド電極６０、ショットキー電極４の第２の領域２および基板１０の主面１０Ａと接して保護膜７０が形成される。
　次に、オーミック電極形成工程が実施される。具体的には、基板１０の主面１０Ａとは反対の面（裏面）の研削が行われ、裏面と接触してたとえばニッケルからなるオーミック電極３０が形成される。その後、オーミック電極３０と接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が形成される。
　次に、工程（Ｓ５０：図３）として、パッシベーション保護膜形成工程が実施される。具体的には、たとえばプラズマＣＶＤ法により、パッド電極６０、第２の領域２および炭化珪素基板１０の主面１０Ａに接するパッシベーション保護膜７０が形成される。パッシベーション保護膜７０は、たとえば二酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）またはそれらの積層膜からなる。これにより、図１に示すワイドギャップ半導体装置としてのショットキーバリアダイオード１が完成する。
　なお、本実施の形態において、第１導電型をｎ型とし、かつ第２導電型をｐ型として説明したが、第１導電型がｐ型であってかつ第２導電型がｎ型であっても構わない。また、本実施の形態においては、ワイドギャップ半導体装置としてショットキーバリアダイオードを例に挙げて説明したが本発明はこれに限定されない。ワイドギャップ半導体装置はショットキー接合を有するトランジスタであればよく、たとえばＭＥＳＦＥＴ（Ｍｅｔａｌ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
　次に、実施の形態に係るショットキーバリアダイオード１およびその製造方法の作用効果について説明する。
　本実施の形態に係るショットキーバリアダイオード１によれば、ショットキー電極４の外周部２ａは、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域２を含む。電界が集中しやすいショットキー電極４の外周部２ａを高いバリアハイトを有する第２の領域２により構成することにより、ショットキー界面にかかる電界により発生するリーク電流を効率的に低減することができる。
　また本実施の形態に係るショットキーバリアダイオード１は炭化珪素からなる。これにより、耐圧の大きいショットキーバリアダイオード１が得られる。
　さらに本実施の形態に係るショットキーバリアダイオード１によれば、第２の領域２の基板１０の主面１０Ａに平行な方向であってかつショットキー電極４の外周部２ａから中央に向かう方向の幅は２μｍ以上１００μｍ以下である。
　さらに本実施の形態に係るショットキーバリアダイオード１によれば、基板１０は、ショットキー電極４の外周部２ａと接するｐ型領域１６ａ（第２導電型領域）を含む。これにより、ショットキー電極４の外周部２ａの電界を緩和することができる。
　本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極４の外周部２ａを局所的に加熱する工程を有している。ショットキー電極４の外周部２ａを局所的に加熱することにより、電界が集中しやすいショットキー電極４の外周部２ａのバリアハイトを高めることができる。これにより、ショットキー界面にかかる電界により発生するリーク電流を効率的に低減することができる。
　また本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極４の外周部２ａを局所的に加熱する工程は、レーザーアニールにより行われる。これにより、精度良くショットキー電極４の外周部２ａを局所的に加熱することができる。
　さらに本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極４を形成する工程は、ショットキー電極４の外周部２ａを局所的に加熱する工程の前に、ショットキー電極４全体を加熱する工程を含む。これにより、ショットキー電極４のバリアハイトを適切な値に調整することができる。
　さらに本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極４全体を加熱する工程は、レーザーアニールにより行われる。これにより、効率的にショットキー電極４を加熱することができる。
　本実施例では、ショットキー電極のアニール温度とショットキーバリアダイオードのバリアハイトとの関係を調査した。まず、図９に示すようなショットキーバリアダイオードを実施の形態１で説明した方法と同様の方法により製造した。具体的には、ショットキー電極４はチタンとした。ｎ+基板１１上に電界停止層１２を形成し、電界停止層１２上にｎ-ドリフト層を形成した。ｎ+基板１１の電界停止層１２とは反対側にオーミック電極３０を形成した。ショットキー電極４をレーザーアニールにより加熱した。レーザーアニールの温度を、室温（As-depo）、３００℃、４５０℃、５００℃および５５０℃とした。アニール時間は全ての温度条件において５分であった。図１０に示すように、アニール温度の違う５種類のショットキーバリアダイオードの電圧を０Ｖ～２．５Ｖまで変化させながら電流密度を測定した。以下の数式を用いてバリアハイト（φb）を算出した。なお、Ｊ0は電圧が０Ｖのときの電流密度であり、ｋはボルツマン定数、Ａ*はリチャードソン定数、ｅは単位電荷、Ｔは温度である。
Figure JPOXMLDOC01-appb-M000001
　バリアハイトとアニール温度との関係について図１１を参照して説明する。図１１に示すように、アニール温度が４５０℃以下の領域においてアニール温度が高くなるとバリアハイトが大きくなる傾向がある。アニール温度が室温（つまりアニールなし）の場合、バリアハイトは０．７５ｅＶ程度であり、アニール温度が３００℃の場合、バリアハイトは０．８５ｅＶ程度であった。アニール温度が４５０℃程度から５５０℃程度においてバリアハイトは１．２０ｅＶ程度であった。以上より、ショットキー電極４の外周部２ａを含む第２の領域２を局所的に加熱することにより、第２の領域２のバリアハイトを局所的な加熱がされていない第１の領域３のバリアハイトよりも高くすることができることが確認された。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１　ショットキーバリアダイオード、２　第２の領域、２ａ　外周部、３　第１の領域、４　ショットキー電極、１０　基板、１０Ａ　主面、１１　ｎ+基板、１２　電界停止層、１４　第１導電型領域、１６ａ，１６ｂ　ｐ型領域、１６Ａ　第１のガードリング領域、１６Ｂ　第２のガードリング領域、３０　オーミック電極、４０，６０　パッド電極、７０　保護膜。

Claims (8)

  1. 　ワイドギャップ半導体材料からなり、かつ第１導電型を有する基板と、
    　前記基板上に接して配置され、かつ単一の材料からなるショットキー電極とを備え、
    　前記ショットキー電極は、第１のバリアハイトを有する第１の領域と、前記第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域とを含み、
    　前記第２の領域は前記ショットキー電極の外周部を含む、ワイドギャップ半導体装置。
  2. 　前記ワイドギャップ半導体材料は、炭化珪素である、請求項１に記載のワイドギャップ半導体装置。
  3. 　前記第２の領域の前記基板の主面に平行な方向であってかつ前記ショットキー電極の前記外周部から中央に向かう方向の幅は２μｍ以上１００μｍ以下である、請求項１または２に記載のワイドギャップ半導体装置。
  4. 　前記基板は、前記ショットキー電極の前記外周部と接する第２導電型領域を含む、請求項１～３のいずれか１項に記載のワイドギャップ半導体装置。
  5. 　ワイドギャップ半導体材料からなり、第１導電型を有する基板を準備する工程と、
    　前記基板に接し、単一の材料からなるショットキー電極を形成する工程とを備え、
    　前記ショットキー電極を形成する工程は、前記ショットキー電極の外周部を局所的に加熱する工程を含む、ワイドギャップ半導体装置の製造方法。
  6. 　前記ショットキー電極の前記外周部を局所的に加熱する工程は、レーザーアニールにより行われる、請求項５に記載のワイドギャップ半導体装置の製造方法。
  7. 　前記ショットキー電極を形成する工程は、前記ショットキー電極の前記外周部を局所的に加熱する工程の前に、前記ショットキー電極全体を加熱する工程を含む、請求項５または６に記載のワイドギャップ半導体装置の製造方法。
  8. 　前記ショットキー電極全体を加熱する工程は、レーザーアニールにより行われる、請求項７に記載のワイドギャップ半導体装置の製造方法。
PCT/JP2013/068605 2012-09-06 2013-07-08 ワイドギャップ半導体装置およびその製造方法 WO2014038281A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-195798 2012-09-06
JP2012195798A JP2014053393A (ja) 2012-09-06 2012-09-06 ワイドギャップ半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2014038281A1 true WO2014038281A1 (ja) 2014-03-13

Family

ID=50186205

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/068605 WO2014038281A1 (ja) 2012-09-06 2013-07-08 ワイドギャップ半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20140061670A1 (ja)
JP (1) JP2014053393A (ja)
WO (1) WO2014038281A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10732307B2 (en) 2014-12-19 2020-08-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for carrying out a neutron detector and neutron detector

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
US20160284872A1 (en) * 2015-03-26 2016-09-29 Electronics And Telecommunications Research Institute Schottky diode
JP6999104B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
JP6999105B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置の製造方法
TWI783003B (zh) 2017-07-08 2022-11-11 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
JP6999103B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
CN110459592A (zh) * 2019-07-11 2019-11-15 瑞能半导体科技股份有限公司 半导体器件及其制造方法
CN111326590A (zh) * 2020-02-19 2020-06-23 珠海格力电器股份有限公司 半导体装置及其制造方法
CN115989584A (zh) * 2020-08-27 2023-04-18 新电元工业株式会社 宽带隙半导体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51135364A (en) * 1975-05-19 1976-11-24 Matsushita Electronics Corp Method of manufacturing schottky type barrier semiconductor device
JPS6016562U (ja) * 1984-06-07 1985-02-04 松下電子工業株式会社 シヨツトキ障壁形半導体装置
JPH10125937A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd ショットキーバリア半導体装置
JPH11330498A (ja) * 1998-05-07 1999-11-30 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2000196107A (ja) * 1998-12-25 2000-07-14 Fuji Electric Co Ltd ショットキ―バリアダイオ―ド
JP2004335815A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 炭化珪素ショットキーバリアダイオードの製造方法
JP2006120761A (ja) * 2004-10-20 2006-05-11 Kansai Tlo Kk 半導体装置製造方法
JP2009016603A (ja) * 2007-07-05 2009-01-22 Denso Corp ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51135364A (en) * 1975-05-19 1976-11-24 Matsushita Electronics Corp Method of manufacturing schottky type barrier semiconductor device
JPS6016562U (ja) * 1984-06-07 1985-02-04 松下電子工業株式会社 シヨツトキ障壁形半導体装置
JPH10125937A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd ショットキーバリア半導体装置
JPH11330498A (ja) * 1998-05-07 1999-11-30 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2000196107A (ja) * 1998-12-25 2000-07-14 Fuji Electric Co Ltd ショットキ―バリアダイオ―ド
JP2004335815A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 炭化珪素ショットキーバリアダイオードの製造方法
JP2006120761A (ja) * 2004-10-20 2006-05-11 Kansai Tlo Kk 半導体装置製造方法
JP2009016603A (ja) * 2007-07-05 2009-01-22 Denso Corp ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10732307B2 (en) 2014-12-19 2020-08-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for carrying out a neutron detector and neutron detector

Also Published As

Publication number Publication date
JP2014053393A (ja) 2014-03-20
US20140061670A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
WO2014038281A1 (ja) ワイドギャップ半導体装置およびその製造方法
US8969993B2 (en) Wide gap semiconductor device and method for manufacturing same
JP6566812B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2014112204A1 (ja) 炭化珪素半導体装置
US9391136B1 (en) Semiconductor device
US20090160008A1 (en) Semiconductor device and method of manufacturing the same
JP2014078660A (ja) ワイドギャップ半導体装置およびその製造方法
WO2010021136A1 (ja) 半導体装置および半導体装置の製造方法
JP6287377B2 (ja) ワイドバンドギャップ半導体装置
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
JP2013211503A (ja) ＳｉＣ半導体デバイス
JP6323252B2 (ja) 炭化珪素半導体装置の製造方法
JP5735077B2 (ja) 半導体装置の製造方法
US20180158914A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2014063948A (ja) 炭化珪素半導体装置の製造方法
JP2016009714A (ja) 炭化珪素半導体装置およびその製造方法
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
JP6125748B2 (ja) 半導体装置
JP2019140138A (ja) 半導体素子およびその製造方法
JP2006196652A (ja) ＳｉＣ半導体素子
WO2011099338A1 (ja) 半導体装置および半導体装置の製造方法
JP6028676B2 (ja) 炭化珪素半導体装置
JP2014241345A (ja) 炭化珪素半導体装置の製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13835097

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13835097

Country of ref document: EP

Kind code of ref document: A1