JP5382126B2 - 経年劣化診断装置、経年劣化診断方法 - Google Patents
経年劣化診断装置、経年劣化診断方法 Download PDFInfo
- Publication number
- JP5382126B2 JP5382126B2 JP2011529812A JP2011529812A JP5382126B2 JP 5382126 B2 JP5382126 B2 JP 5382126B2 JP 2011529812 A JP2011529812 A JP 2011529812A JP 2011529812 A JP2011529812 A JP 2011529812A JP 5382126 B2 JP5382126 B2 JP 5382126B2
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- logic gate
- logic
- logic gates
- deterioration diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Logic Circuits (AREA)
Description
本発明は、半導体集積回路の経年劣化診断装置および経年劣化診断方法に関する。特に、小面積で環境の影響に強く半導体回路への導入および使用が容易なことを特徴とする半導体集積回路の経年劣化診断装置および経年劣化診断方法に関する。
半導体チップは、出荷後の使用によって性能の劣化が一定以上進行すると不良品となる。使用による性能の劣化は、寿命(経年劣化による妥当な性能低下)に起因するものや、偶発的な故障等に起因するものなどが考えられる。しかし、メンテナンス等において不良品と判定した場合には、その不良が寿命(経年劣化による妥当な性能低下)に起因するものなのか、それとも偶発的な故障等に起因するものなのかを見極めることが困難な場合がある。
一方、性能劣化の原因が寿命によるものなのかそれとも偶発的な故障等によるものかを見極めることは、設計へのフィードバックの観点から重要である。この見極めは、出荷後の半導体集積回路の寿命による性能の劣化進行度をあらかじめ把握しておけば、比較的容易に実現することができる。また、寿命による性能劣化進行度のログ情報を取得しておけば、半導体集積回路の適切な交換時期をあらかじめ予想することも可能であり、最適なメンテナンス時期の設定にも役立てることができる。
ここで、半導体集積回路の寿命による性能劣化進行度を把握するため一般的に利用されている方法としては、非特許文献1に記載されているように、CMOS回路を用いてリング発振器を構成し、その発振周波数の変化を検知することで劣化度を算出する方法がある。発振周波数はカウンタを用いることによってデジタルコード化が可能であり、外部測定器を用いることなく、かつ簡易な回路構成で劣化度の診断を行うことができる。また、非特許文献1に記載されている技術では、試験用と参照用のリング発振器を二つ用いることによって、実用域における劣化度の分解能を向上させることで、測定時間の短縮を図っている。
Tae−Hyoung Kim, Randy Persaud, and Chris H. Kim, "Silicon Odometer: An On−Chip Reliability Monitor for Measuring Frequency Degradation of Digital Circuits", IEEE JOURNAL OF SOLID−STATE CIRCUITS, VOL.43, NO.4, pp.874−880, APRIL, 2008
しかしながら、リング発振器の発振周波数の変化を検知することで劣化度を判定する方法においては、測定するべき発振周波数が環境の影響(例えばチップ温度や電源電圧の変動)を受けて大きく変動してしまうという問題を抱えている。この問題は、非特許文献1の技術において、二つのリング発振器を用いてその発振周波数の比率を測定することで、ある程度改善している。しかし、この手段の場合、二つのリング発振器の差周波の信号を生成し、この差周波の信号と二つのリング発振器のうちの一方とにより劣化度を検知するので、この差周波の信号と二つのリング発振器のうちの一方との間に環境の変動の影響が加わる恐れを回避できず、依然、環境変動の影響をある程度は受けてしまうこととなる。
また、経年劣化のなかでもNBTIによる性能の劣化は、ストレスが除去されると劣化が回復(リカバリ)することが知られている。しかし、その劣化・回復のメカニズムは詳しく解明されておらず、劣化度の診断においてはこの回復の影響をできる限り除去した状態で行うことが望ましい。このため、測定時間は早ければ早いほどよい。
本発明は、簡易な構成で、半導体集積回路の性能劣化の進行具合の測定時における環境の影響をキャンセルでき、かつ、測定は短時間に行うことが可能な半導体集積回路の経年劣化診断装置および経年劣化診断方法を提供することを課題とする。
本発明によれば、CMOS回路を用いて構成した複数かつ奇数個の論理ゲートを用いてリング発振器を構成した第1リング発振器と、前記論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成した第2リング発振器と、前記第1リング発振器または前記第2リング発振器に対して負荷信号を入力する負荷部と、前記第1リング発振器および前記第2リング発振器の発振開始を指示する制御信号を、前記第1リング発振器および前記第2リング発振器に対して同時に入力する制御部と、同一時間内における、前記第1リング発振器および前記第2リング発振器それぞれ内のパルスの移動量の差を比較するための比較部と、を有する経年劣化診断装置が提供される。
本発明の経年劣化診断装置において、前記第2リング発振器は、第1リング発振器と同数の前記論理ゲートを用いてリング発振器を構成することができる。
本発明の経年劣化診断装置において、前記第1リング発振器および前記第2リング発振器それぞれの前記制御部から前記制御信号を直接入力される論理ゲートを第1論理ゲートとし、第N論理ゲートの出力信号を入力される論理ゲートを第N+1論理ゲートとした場合、前記比較部は、前記第1リング発振器の第M論理ゲートの出力信号のパルス数をカウントする第1カウンタと、前記第2リング発振器の第M論理ゲートの出力信号のパルス数をカウントする第2カウンタと、前記第1リング発振器を構成する前記複数の論理ゲートのうち少なくとも2つがその時に出力している信号をそれぞれ記憶する少なくとも2つの第1記憶部と、前記第1カウンタのカウント値が入力される第2記憶部と、を有し、前記第2カウンタは、あらかじめ定められた所定数をカウントすると、それをトリガに、前記第1記憶部および前記第2記憶部に対してデータ保存のための信号を出力することができる。
本発明の経年劣化診断装置において、前記比較部は、前記第1リング発振器を構成するすべての前記論理ゲートがその時に出力している信号をそれぞれ記憶する複数の第1記憶部を有することができる。
本発明によれば、CMOS回路を用いて構成した複数かつ奇数個の論理ゲートを用いてリング発振器を構成した第1リング発振器、または、前記論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成した第2リング発振器に対して負荷信号を入力するステップと、前記第1リング発振器および前記第2リング発振器の発振開始を指示する制御信号を、前記第1リング発振器および前記第2リング発振器に対して同時に入力するステップと、同一時間内における、前記第1リング発振器および前記第2リング発振器それぞれ内のパルスの移動量の差を比較するステップと、を有する経年劣化診断方法が提供される。
本発明の経年劣化診断方法において、前記第2リング発振器は、前記第1リング発振器と同数の前記論理ゲートを用いてリング発振器を構成することができる。
本発明の経年劣化診断方法において、前記第1リング発振器および前記第2リング発振器それぞれの前記制御信号を直接入力される論理ゲートを第1論理ゲートとし、第N論理ゲートの出力信号を入力される論理ゲートを第N+1論理ゲートとした場合、前記パルスの移動量の差を比較するステップは、前記第1リング発振器の第M論理ゲートの出力信号のパルス数のカウント値があらかじめ定められた所定数になると、それをトリガに、前記第2リング発振器の第M論理ゲートの出力信号のパルス数のカウント値、および、前記第2リング発振器を構成する前記複数の論理ゲートそれぞれの出力信号の値、を検知することで、前記第2リング発振器内のパルスの移動量を検知することができる。
本発明の経年劣化診断装置および経年劣化診断方法は、負荷信号を一定時間入力された試験用のリング発振器と、負荷信号を入力されていない参照用のリング発振器と、を用い、ある一定時間内におけるそれぞれのリング発振器を構成する複数の論理ゲートの信号伝播段数の差を比較することで、試験用のリング発振器の劣化度、すなわち試験用のリング発振器を構成する論理ゲートの劣化度の診断を行う。
本発明によれば、例えば試験用リング発振器内の論理ゲートをある一定段数信号が通過したことを検知し、このタイミングでの参照用リング発振器内の論理ゲートの信号通過段数を検知することで、試験用のリング発振器の劣化度、すなわち試験用のリング発振器を構成する論理ゲートの劣化度の診断を行うことができるので、本発明の経年劣化診断装置は簡易な構成とすることができる。
本発明によれば、半導体集積回路の性能劣化の進行具合の測定時における環境の影響をほとんど受けることなく、短時間での測定を、簡易な構成で実現できる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
<実施形態1>
<実施形態1>
図1は、本発明の実施形態1による経年劣化診断装置の構成を示すブロック図である。図1に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器101、試験用リング発振器102、比較部103、負荷部104、制御部105を有する構成である。なお、本実施形態の経年劣化診断装置は、第1リング発振器として試験用リング発振器102を、第2リング発振器として参照用リング発振器101を有している。
本実施形態の経年劣化診断装置は、経年劣化診断回路として構成することができる。この前提は、以下のすべての実施形態において同様である。
試験用リング発振器102は、CMOS回路を用いて構成した複数かつ奇数個(任意の設計事項)の論理ゲートを複数段に接続してリング発振器を構成する。すなわち、複数かつ奇数個の論理ゲートの入出力を順次接続することで信号が内部で循環するようにし、あるノードに着目すれば、定期的に信号の遷移を繰り返す構成となっている。この時、複数の論理ゲートは同一種類であることが望ましい。
参照用リング発振器101は、試験用リング発振器を構成する論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成する。同じ構成の論理ゲートとは、同じ設計のCMOS回路で構成された論理ゲートという意味である。なお、リング発振器を構成するために用いる論理ゲートの数は特段制限されないが、試験用リング発振器102と同数にするのが望ましい。このようにすれば、試験用リング発振器102と参照用リング発振器101との構成を可能な限り同等なものとすることができ、劣化度測定の精度を向上させることができる。
負荷部104は、試験用リング発振器102に対して負荷信号を入力するよう構成される。この負荷信号の入力により、試験用リング発振器102を構成する複数の論理ゲートの劣化を進行させることができる。負荷信号としては特段制限されないが、例えば、診断回路を搭載し診断対象としている半導体チップ内の機能回路の実動作による劣化進行を模擬するため、幹線クロック信号などを用いて劣化を進行させるようにすることができる。
なお、負荷部104が試験用リング発振器102に対して負荷信号を入力している間は、参照用リング発振器101はストレスのかからない状態、例えば、電源端子をGNDに接続した状態となる。この状態においては、参照用リング発振器101を構成する論理ゲートはほとんど劣化が進行しない。
制御部105は、参照用リング発振器101および試験用リング発振器102の発振開始を指示する制御信号を、参照用リング発振器101および試験用リング発振器102に対して同時に入力するよう構成されている。
比較部103は、同一時間内における、参照用リング発振器101および試験用リング発振器102それぞれ内のパルスの移動量の差を比較するよう構成されている。パルスの移動量の差を比較する手段としては特段制限されないが、以下のような手段であってもよい。
例えば、制御部105が発振開始を指示する制御信号を参照用リング発振器101および試験用リング発振器102に対して同時に入力すると、比較部103は、パルスが参照用リング発振器101を構成している論理ゲートをあらかじめ定められた規定の段数(規定数の論理ゲート)通過したことを検知する。そして、この検知をトリガに、試験用リング発振器102内の状態、すなわち、パルスが試験用リング発振器102内の論理ゲートを何段通過したかを検知する。そして、比較部103は、上述の検知した結果(パルスが試験用リング発振器102内の論理ゲートを通過した段数)と、上述のあらかじめ定められた規定の段数(パルスが参照用リング発振器101内の論理ゲートを通過した段数)とを利用して、同一時間内における、参照用リング発振器101および試験用リング発振器102それぞれのパルスの移動量の差を比較する。なお、上述の手段において、参照用リング発振器101と試験用リング発振器102とを入れ替えても、すなわち、パルスが試験用リング発振器102を構成している論理ゲートをあらかじめ定められた規定の段数(規定数の論理ゲート)通過したことを検知し、この検知をトリガに、参照用リング発振器101内の状態、すなわち、パルスが参照用リング発振器101内の論理ゲートを何段通過したかを検知するように構成しても、同様に、参照用リング発振器101および試験用リング発振器102それぞれのパルスの移動量の差を比較することができる。
このように、同一時間内での参照用リング発振器101および試験用リング発振器102それぞれの論理ゲートの通過段数を知ることができれば、その比率は各々の論理ゲート1段あたりの遅延時間の比率の逆数となる。この論理ゲートの遅延時間の差は劣化の有無により発生するものであるため、経年劣化の状態は遅延時間の増加の比率として得ることができる。
なお、上述したパルスの移動量の差を比較する手段は、例えば、上述した本実施形態の経年劣化診断装置の構成に、以下のような構成を加えることで実現することができる。
すなわち、参照用リング発振器101および試験用リング発振器102それぞれの、制御部105から制御信号を直接入力される論理ゲートを第1論理ゲートとし、第N論理ゲートの出力信号を入力される論理ゲートを第N+1論理ゲートとした場合、
比較部103は、
試験用リング発振器102の第M論理ゲートの出力信号のパルス数をカウントする第1カウンタと、
参照用リング発振器101の第M論理ゲートの出力信号のパルス数をカウントする第2カウンタと、
試験用リング発振器102を構成する複数の論理ゲートのうち少なくとも2つがその時に出力している信号をそれぞれ記憶する少なくとも2つの第1記憶部と、
第1カウンタのカウント値が入力される第2記憶部と、を有し、
第2カウンタは、あらかじめ定められた所定数をカウントすると、それをトリガに、第1記憶部および第2記憶部に対してデータ保存のための信号を出力する構成を加えることで実現することができる。
なお、比較部103は、上述の第1記憶部のかわりに、試験用リング発振器102を構成するすべての論理ゲートがその時に出力している信号をそれぞれ記憶する複数の第1記憶部を有するように構成してもよい。このような構成において、参照用リング発振器101および試験用リング発振器102それぞれを構成する論理ゲートの段数を把握しておけば、比較部103は、パルスがそれぞれのリング発振器内の論理ゲートを何段通過したかを算出することができる。
すなわち、参照用リング発振器101および試験用リング発振器102それぞれの、制御部105から制御信号を直接入力される論理ゲートを第1論理ゲートとし、第N論理ゲートの出力信号を入力される論理ゲートを第N+1論理ゲートとした場合、
比較部103は、
試験用リング発振器102の第M論理ゲートの出力信号のパルス数をカウントする第1カウンタと、
参照用リング発振器101の第M論理ゲートの出力信号のパルス数をカウントする第2カウンタと、
試験用リング発振器102を構成する複数の論理ゲートのうち少なくとも2つがその時に出力している信号をそれぞれ記憶する少なくとも2つの第1記憶部と、
第1カウンタのカウント値が入力される第2記憶部と、を有し、
第2カウンタは、あらかじめ定められた所定数をカウントすると、それをトリガに、第1記憶部および第2記憶部に対してデータ保存のための信号を出力する構成を加えることで実現することができる。
なお、比較部103は、上述の第1記憶部のかわりに、試験用リング発振器102を構成するすべての論理ゲートがその時に出力している信号をそれぞれ記憶する複数の第1記憶部を有するように構成してもよい。このような構成において、参照用リング発振器101および試験用リング発振器102それぞれを構成する論理ゲートの段数を把握しておけば、比較部103は、パルスがそれぞれのリング発振器内の論理ゲートを何段通過したかを算出することができる。
本実施形態の経年劣化診断装置は、リング発振器の発振周波数を測定対象とせず、パルスがリング発振器内をどれだけ移動したか、すなわちリング発振器を構成する論理ゲートを何段通過したかを測定対象とする。かかる点で、従来の手法とは異なる。
また、本実施形態の経年劣化診断装置は、参照用リング発振器101、試験用リング発振器102と二つのリング発振器を用い、それらの発振開始から終了までのタイミングを一致させた状態でパルスの移動量の差を比較するので、たとえ環境変動(電源電圧や温度)を受けたとしても、参照用リング発振器101、試験用リング発振器102いずれも同様に影響を受ける。よって、参照用リング発振器101および試験用リング発振器102それぞれのパルスの移動量の差を比較する段階で、ノイズの影響はほとんどキャンセルされることとなる。その結果、試験用リング発振器102を構成する論理ゲートの劣化度の診断において、環境変動の影響をほとんど受けない測定が可能となる。また、特殊なアナログ回路等も不要であり、簡易な回路構成で実現が可能である。
次に、本実施形態の経年劣化診断装置の具体例を、図2を用いて説明する。図2では、図1に示した参照用リング発振器101、試験用リング発振器102、比較部103、負荷部104、制御部105の具体的な構成例と、その接続方法について例示している。なお、説明に不要な要素や説明等は適宜省略されており、また、本発明の目的を達成しうる唯一の構成として限定されることがないのは明らかである。当該前提は、他の実施形態についても同様である。
図2に示すとおり、参照用リング発振器201、および、試験用リング発振器202を構成する論理ゲートとしては、例えばNANDゲートを使用することができる。参照用リング発振器201、および、試験用リング発振器202は、同一構成のNANDゲートを複数かつ奇数個用いて同一段数に接続した構成である。また、参照用リング発振器201、および、試験用リング発振器202は、制御部205からの同一の制御信号によって発振の制御が可能な構成である。この構成により、参照用リング発振器201、および、試験用リング発振器202は、同時に発振開始を行うことができる。試験用リング発振器202にはさらに、負荷部204からの負荷信号入力を備え、任意の劣化環境を作成することが可能な構成となっている。
比較部203は、例えばカウンタ回路とフリップフロップ回路の組み合わせにより実現できる。
カウンタ回路208は、参照用リング発振器201を構成する複数の論理ゲートの中のある論理ゲートの出力信号を入力するように接続され、任意の設定値をカウントとすると、それをトリガに、HighまたはLowの信号を出力するよう構成されている。この出力信号は、以下で説明するフリップフロップ回路206、207に入力され、フリップフロップ回路206、207はこの入力信号を用いて、その時点で記憶しているデータを保存することとなる。
次に、参照用リング発振器201および試験用リング発振器202それぞれを構成する複数の論理ゲートの中の、制御部205から制御信号を直接入力される論理ゲートを第1論理ゲート201A、202Aとし、第N論理ゲートの出力信号を入力される論理ゲートを第N+1論理ゲートとした場合、カウンタ回路208が参照用リング発振器201の第M論理ゲートの出力信号を入力されるように接続されると、カウンタ回路209は、試験用リング発振器202を構成する複数の論理ゲートの中の第M論理ゲートの出力信号を入力されるように接続される。また、カウンタ回路209は、カウント値をフリップフロップ回路206に対して出力するよう構成される。なお、カウンタ回路209のビット数は任意の設計事項であり、フリップフロップ回路206はカウンタ回路209のビット数と同じ数だけ設けられる。このフリップフロップ回路206は、カウンタ回路208からの出力信号を用いて値を保存する。
フリップフロップ回路207は、試験用リング発振器202の全論理ゲート段間に接続され、すべての論理ゲートがその時に出力している信号それぞれを記憶するように複数設けられている。なお、フリップフロップ回路207は必ずしもすべての論理ゲートがその時に出力している信号を記憶する必要はなく、少なくとも2つの論理ゲートがその時に出力している信号を記憶するよう設けられれば、試験用リング発振器202の劣化度を検知することができる。しかし、試験用リング発振器202の経年劣化の進行をより精度高く測定するためには、図2に示すように、すべての論理ゲートがその時に出力している信号それぞれを記憶するように複数のフリップフロップ回路207を設けるのが望ましい。このフリップフロップ回路207は、カウンタ回路208からの出力信号を用いて値を保存する。なお、図示したフリップフロップ回路207は、本構成例の一部のフリップフロップ回路を示したものである。
次に、この構成例の具体的な処理の流れを説明する。
まず、負荷部204は、負荷信号(幹線クロック信号など)を所定時間試験用リング発振器202に加え、試験用リング発振器202を構成している論理ゲートの劣化を進行させる。この時、参照用リング発振器201は、例えば電源端子をGNDに接続した状態となる。この状態においては、参照用リング発振器201を構成する論理ゲートはほとんど劣化が進行しない。
上述の試験用リング発振器202に対する所定時間の負荷信号を加える処理が終了すると、参照用リング発振器201の電源端子をGNDに接続した状態としている場合には、当該電源端子を通常の電源へと接続する。その後、制御部205は、発振開始を指示する制御信号を、参照用リング発振器201および試験用リング発振器202に対して同時に入力する。
すると、カウンタ回路208は、参照用リング発振器201の第1論理ゲート201Aに入力される信号のパルス数をカウントする。また、カウンタ回路209は、試験用リング発振器202の第1論理ゲート202Aに入力される信号のパルス数をカウントし、カウント値をフリップフロップ回路206に出力する。各フリップフロップ回路206は、「High」or「Low」の値を記憶し、すべてのフリップフロップ回路206が記憶した値により、その時におけるカウンタ回路209のカウント値が特定される。また、フリップフロップ回路207は、試験用リング発振器202の各論理ゲートのその時における出力信号(High or Low)を記憶する。
その後、カウンタ回路208は、あらかじめ定められた所定数をカウントすると、それをトリガに、フリップフロップ回路206、207に対してデータ保存のための信号(High or Low)を出力する。フリップフロップ回路206、207は、この信号を用いて、その時に記憶している値(High or Low)を保存する。
その後、比較部203の演算部(図示せず)は、フリップフロップ回路206に保存されている値(カウント数)を収集し、カウント数を識別する。また、フリップフロップ回路207それぞれに保存されている値(High or Low)を第M論理ゲートの出力信号であることを識別可能に収集する。そして、複数のフリップフロップ回路207それぞれに保存されている値(High or Low)の「High」と「Low」の境目(例:第5論理ゲートと第6論理ゲートの間)を識別することで、カウンタ回路208からデータ保存の信号が出力された時点における、試験用リング発振器202内のパルスの移動量を算出する。その後、この算出した移動量と、カウンタ回路208がカウントしたあらかじめ定められた所定数とを用いて、同一時間内における、参照用リング発振器201および試験用リング発振器202それぞれのパルスの移動量の差を比較する。この比較は、カウント数を論理ゲートの段数に変換し、参照用リング発振器201および試験用リング発振器202それぞれ内をパルスが通過した論理ゲートの段数で比較してもよい。
このような方法の場合、参照用リング発振器201を構成する論理ゲートの構成段数、カウンタ回路208がカウントするあらかじめ定められた所定数、カウンタ回路208を接続する位置を制御することで、測定時間および分解能を制御することができる。
ここで、図2に示した参照用リング発振器201および試験用リング発振器202がX段の論理ゲートで構成されているとする。また、カウンタ回路208が、第M論理ゲートが出力する信号を用いてカウントするあらかじめ定められた所定数をCとし、参照用リング発振器201内の論理ゲート1段当たりの遅延時間をTref、試験用リング発振器202内の論理ゲート1段当たりの遅延時間をTdeg、とする。なお、Trefは、劣化がほとんど進行していない状態での論理ゲート1段あたりの遅延時間であり、Tdegは、負荷部204の負荷信号により劣化が進行した状態での論理ゲート1段あたりの遅延時間である。
そして、カウンタ回路208が所定数Cをカウントした時点における、試験用リング発振器202の第M論理ゲートが出力する信号を用いてカウンタ回路209がカウントとしたパルス数をC'、カウンタ回路209によるカウントでは得られない端数のゲート通過段数(フリップフロップ回路207により得られる)をNとする。なお、カウンタ回路208、209はパルス信号が「High」から「Low」になり再び「High」になった時点で「1」をカウントする場合、「N<2X」となる。
この時、次の式(1)の関係が成り立つ。
Tref・2X・C=Tdeg・(2X・C'+N) ・・(1)
従って、劣化の進行度は、次の式(2)で表現される。
Tdeg/Tref−1=(2X・C)/(2X・C'+N)−1 ・・(2)
すなわち、劣化が進行するに従いNが減少し、Nが0になると、C'が1減少してNは2Xとなり、Nはそこから再び減少していく。
なお、上述した説明は、参照用リング発振器201および試験用リング発振器202がX段の同数の論理ゲートで構成されている場合を例に説明したが、参照用リング発振器201および試験用リング発振器202を構成する論理ゲートの数が異なる場合であっても、上述の式に基づき、パルスの移動量の差、すなわち論理ゲートの通過段数の差を比較することが可能である。当該前提は、以下のすべての実施形態において同様である。
<実施形態2>
<実施形態2>
実施形態2の経年劣化診断装置は実施形態1を基本とする。以下、実施形態1との相違点を説明する。なお、共通する点については説明を省略する。
図3は、本発明の実施形態2による経年劣化診断装置の構成を示すブロック図である。図3に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器301、試験用リング発振器302、比較部303、負荷部304、制御部305を有する構成である。
本実施形態の経年劣化診断装置は、第1リング発振器として参照用リング発振器301を、第2リング発振器として試験用リング発振器302を有している点で、実施形態1とは異なる。すなわち、本実施形態の経年劣化診断装置は、試験用リング発振器302内をパルスが所定量移動した時点(例えば、試験用リング発振器302に接続されたカウンタがあらかじめ定められた所定数をカウントした時点)における、参照用リング発振器301内を移動しているパルスの移動量を検知し、それらを比較する。なお、その他の構成については実施形態1と同様であり、また、上述の処理は実施形態1に準じて実現できる。よって、ここでの詳細な説明は省略する。
本実施形態の経年劣化診断装置および経年劣化診断方法によれば、試験用リング発振器302のノード選択によって測定時間・分解能を規定するため、実施形態1に対して測定分解能が線形になるという効果が得られる。
次に、本実施形態の経年劣化診断装置の具体例を、説明する。本構成例は、実施形態1の具体例を示した図2の構成例において、比較部203と参照用リング発振器201間の接続関係と、比較部203と試験用リング発振器202間の接続関係と、を逆にすることで実現することができる。
ここで、実施形態1と同様の符号を用いて劣化の進行度を評価すると、まず測定結果から、次の式(3)が成り立つ。
Tref・(2X・C'+N)=Tdeg・2X・C ・・(3)
従って、劣化の進行度は、次の式(4)で表現される。
Tdeg/Tref−1=(2X・C'+N)/(2X・C)−1 ・・(4)
すなわち、劣化が進行するに従いNが増加し、Nが2Xになると、C'が1増加してNは0となり、Nはそこから再び増加していく。
<実施形態3>
<実施形態3>
実施形態3の経年劣化診断装置は実施形態1を基本とする。以下、実施形態1との相違点を説明する。なお、共通する点については説明を省略する。
図4は、本発明の実施形態3による経年劣化診断装置の構成を示すブロック図である。図4に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器401、試験用リング発振器402、比較部403、負荷部404、制御部405、試験用最終ゲート検出部410を有する構成である。なお、本実施形態の経年劣化診断装置は、第1リング発振器として試験用リング発振器402を、第2リング発振器として参照用リング発振器401を有している。
試験用最終ゲート検出部410は、参照用リング発振器401、および、試験用リング発振器402を構成する論理ゲートと同じ構成の論理ゲートを、参照用リング発振器401、および、試験用リング発振器402と同数またはそれ以上用い、それらを直列に接続した構成である。
そして、試験用最終ゲート検出部410には、試験用リング発振器402と同じ条件(同じ負荷信号、同じ時間)で、負荷部404から負荷信号が入力される。
また、試験用リング発振器402の例えば第M論理ゲートの出力信号のパルス数がカウントされるごとに、複数の論理ゲートを直列に接続した試験用最終ゲート検出部410の中の最初の論理ゲートに信号(High or Low)が入力される。そして、この信号は直列に接続された複数の論理ゲート内を伝搬していく。本実施形態では、この試験用最終ゲート検出部410内を伝搬していく信号の移動量をも用いて、制御信号が、負荷信号を加えられた論理ゲートを通過する段数を検知する。
本構成とすることにより、実施形態1に対して、制御信号入力後の測定中における、参照用リング発振器401と試験用リング発振器402の駆動負荷をそろえやすくなるという効果が得られる。その結果、より精度の高い測定結果を得ることができる。
次に、本実施形態の経年劣化診断装置の具体例を、図5を用いて説明する。図5は、図2を用いて説明した実施形態1の具体例を基本とし、試験用最終ゲート検出部510を有する点で異なる。以下、実施形態1の具体例と相違する点を説明する。なお、共通する点についての説明は省略する。
試験用最終ゲート検出部510は、試験用リング発振器502と同数の同じ構成の論理ゲートを直列に接続して構成されている。負荷部504は、試験用リング発振器502および試験用最終ゲート検出部510に対して同じ条件で負荷信号を入力する。
試験用リング発振器502の第M論理ゲートの出力信号は、フリップフロップ回路507に入力されるとともに、複数の論理ゲートを直列に接続した試験用最終ゲート検出部510の中の最初の論理ゲート510Aに入力される。複数のフリップフロップ回路507は、試験用最終ゲート検出部510を構成する複数の論理ゲートの中の少なくとも2つ、好ましくはすべての論理ゲートに入力される信号それぞれを入力され、その時の入力値を記憶する。
この構成例に基づく処理の流れは、実施形態1に準じて実現される。よって、ここでの詳細な説明は省略する。
本構成例では、比較部503が試験用リング発振器502から取得する情報は、参照用リング発振器501から取得する情報と同じである。よって、参照用リング発振器501と試験用リング発振器502の駆動負荷をそろえやすくなり、精度高い測定が実現される。
<実施形態4>
<実施形態4>
実施形態4の経年劣化診断装置は実施形態2、3を基本とする。以下、実施形態2、3との相違点を説明する。なお、共通する点については説明を省略する。
図6は、本発明の実施形態4による経年劣化診断装置の構成を示すブロック図である。図6に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器601、試験用リング発振器602、比較部603、負荷部604、制御部605、参照用最終ゲート検出部611を有する構成である。
本実施形態の経年劣化診断装置は、参照用最終ゲート検出部611を有する点で、実施形態2と異なる。また、本実施形態の経年劣化診断装置は、第1リング発振器として参照用リング発振器601を、第2リング発振器として試験用リング発振器602を有している点で、実施形態3と異なる。
参照用最終ゲート検出部611は、実施形態3で説明した試験用最終ゲート検出部410(図4参照)と同じ構成とすることができる。また、試験用最終ゲート検出部410と比較部403との関係、および、試験用最終ゲート検出部410と試験用リング発振器402との関係をそれぞれ、図6に示す参照用最終ゲート検出部611と比較部603との関係、および、参照用最終ゲート検出部611と参照用リング発振器601との関係に適用することで、実現することができる。よって、ここでの詳細な説明は省略する。
本構成とすることにより、実施形態2に対して参照用リング発振器601と試験用リング発振器602の駆動負荷をそろえやすくなるという効果が得られ、精度高い測定が実現される。
<実施形態5>
<実施形態5>
実施形態5の経年劣化診断装置は実施形態3、4を基本とする。図7は、本発明の実施形態5による経年劣化診断装置の構成を示すブロック図である。図7に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器701、試験用リング発振器702、比較部703、負荷部704、制御部705、試験用最終ゲート検出部710、参照用最終ゲート検出部711を有する構成である。すなわち、実施形態3、4いずれの構成をも実現可能な構成となっている。
本実施形態の経年劣化診断装置によれば、実施形態3、4と同様の効果を実現することができる。
この出願は、2009年9月7日に出願された日本特許出願特願2009−205774号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (7)
- CMOS回路を用いて構成した複数かつ奇数個の論理ゲートを用いてリング発振器を構成した第1リング発振器と、
前記論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成した第2リング発振器と、
前記第1リング発振器または前記第2リング発振器に対して負荷信号を入力する負荷部と、
前記第1リング発振器および前記第2リング発振器の発振開始を指示する制御信号を、前記第1リング発振器および前記第2リング発振器に対して同時に入力する制御部と、
同一時間内における、前記第1リング発振器および前記第2リング発振器それぞれ内のパルスの移動量の差を比較するための比較部と、
を有する経年劣化診断装置。 - 請求項1に記載の経年劣化診断装置において、
前記第2リング発振器は、第1リング発振器と同数の前記論理ゲートを用いてリング発振器を構成している経年劣化診断装置。 - 請求項2に記載の経年劣化診断装置において、
前記第1リング発振器および前記第2リング発振器それぞれの、前記制御部から前記制御信号を直接入力される論理ゲートを第1論理ゲートとし、第N論理ゲートの出力信号を入力される論理ゲートを第N+1論理ゲートとした場合、
前記比較部は、
前記第1リング発振器の第M論理ゲートの出力信号のパルス数をカウントする第1カウンタと、
前記第2リング発振器の第M論理ゲートの出力信号のパルス数をカウントする第2カウンタと、
前記第1リング発振器を構成する前記複数の論理ゲートのうち少なくとも2つがその時に出力している信号をそれぞれ記憶する少なくとも2つの第1記憶部と、
前記第1カウンタのカウント値が入力される第2記憶部と、
を有し、
前記第2カウンタは、あらかじめ定められた所定数をカウントすると、それをトリガに、前記第1記憶部および前記第2記憶部に対してデータ保存のための信号を出力する経年劣化診断装置。 - 請求項3に記載の経年劣化診断装置において、
前記比較部は、
前記第1リング発振器を構成するすべての前記論理ゲートがその時に出力している信号をそれぞれ記憶する複数の第1記憶部を有する経年劣化診断装置。 - CMOS回路を用いて構成した複数かつ奇数個の論理ゲートを用いてリング発振器を構成した第1リング発振器、または、前記論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成した第2リング発振器に対して負荷信号を入力するステップと、
前記第1リング発振器および前記第2リング発振器の発振開始を指示する制御信号を、前記第1リング発振器および前記第2リング発振器に対して同時に入力するステップと、
同一時間内における、前記第1リング発振器および前記第2リング発振器それぞれ内のパルスの移動量の差を比較するステップと、
を有する経年劣化診断方法。 - 請求項5に記載の経年劣化診断方法において、
前記第2リング発振器は、前記第1リング発振器と同数の前記論理ゲートを用いてリング発振器を構成している経年劣化診断方法。 - 請求項6に記載の経年劣化診断方法において、
前記第1リング発振器および前記第2リング発振器それぞれの、前記制御信号を直接入力される論理ゲートを第1論理ゲートとし、第N論理ゲートの出力信号を入力される論理ゲートを第N+1論理ゲートとした場合、
前記パルスの移動量の差を比較するステップは、
前記第1リング発振器の第M論理ゲートの出力信号のパルス数のカウント値があらかじめ定められた所定数になると、それをトリガに、前記第2リング発振器の第M論理ゲートの出力信号のパルス数のカウント値、および、前記第2リング発振器を構成する前記複数の論理ゲートそれぞれの出力信号の値、を検知することで、前記第2リング発振器内のパルスの移動量を検知する経年劣化診断方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011529812A JP5382126B2 (ja) | 2009-09-07 | 2010-09-01 | 経年劣化診断装置、経年劣化診断方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205774 | 2009-09-07 | ||
JP2009205774 | 2009-09-07 | ||
PCT/JP2010/005387 WO2011027553A1 (ja) | 2009-09-07 | 2010-09-01 | 経年劣化診断装置、経年劣化診断方法 |
JP2011529812A JP5382126B2 (ja) | 2009-09-07 | 2010-09-01 | 経年劣化診断装置、経年劣化診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011027553A1 JPWO2011027553A1 (ja) | 2013-01-31 |
JP5382126B2 true JP5382126B2 (ja) | 2014-01-08 |
Family
ID=43649108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011529812A Expired - Fee Related JP5382126B2 (ja) | 2009-09-07 | 2010-09-01 | 経年劣化診断装置、経年劣化診断方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8674774B2 (ja) |
JP (1) | JP5382126B2 (ja) |
WO (1) | WO2011027553A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013027739A1 (ja) * | 2011-08-24 | 2015-03-19 | 日本電気株式会社 | 劣化診断回路および劣化診断方法 |
JP2013088394A (ja) | 2011-10-21 | 2013-05-13 | Renesas Electronics Corp | 半導体装置 |
US8779787B2 (en) * | 2011-11-16 | 2014-07-15 | Arm Limited | Apparatus and method for determining variation in a predetermined physical property of a circuit |
US20140103344A1 (en) * | 2012-03-12 | 2014-04-17 | Mohammad Tehranipoor | Detection of recovered integrated circuits |
US8848858B2 (en) * | 2012-08-01 | 2014-09-30 | Intel Corporation | Integrated non-volatile monotonic counters |
US9714966B2 (en) * | 2012-10-05 | 2017-07-25 | Texas Instruments Incorporated | Circuit aging sensor |
CN103913694B (zh) * | 2013-01-09 | 2018-03-27 | 恩智浦美国有限公司 | 用于检测集成电路的劣化的监视*** |
US9083323B2 (en) * | 2013-02-11 | 2015-07-14 | Qualcomm Incorporated | Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry |
TWI548886B (zh) * | 2014-04-18 | 2016-09-11 | 創意電子股份有限公司 | 老化偵測電路及其方法 |
EP2988141A1 (en) * | 2014-08-19 | 2016-02-24 | Nagravision S.A. | Aging control of a system on chip |
CN105895619B (zh) | 2015-01-23 | 2021-06-25 | 恩智浦美国有限公司 | 用于监测集成电路上金属退化的电路 |
US10002810B2 (en) * | 2015-06-25 | 2018-06-19 | International Business Machines Corporation | On-chip combined hot carrier injection and bias temperature instability monitor |
US10191106B2 (en) * | 2015-09-25 | 2019-01-29 | Qualcomm Incorporated | Techniques to identify a process corner |
PT108852B (pt) * | 2015-09-29 | 2017-09-18 | Univ Do Algarve | Sensor de performance e de envelhecimento para memórias sram e dram. |
KR101768035B1 (ko) * | 2015-11-09 | 2017-08-31 | 경북대학교 산학협력단 | 링 오실레이터 쌍을 이용한 노화감지장치 |
JP6612591B2 (ja) | 2015-11-12 | 2019-11-27 | ルネサスエレクトロニクス株式会社 | 半導体装置、劣化量判定システム、及び処理システム |
US11609262B2 (en) * | 2018-12-25 | 2023-03-21 | Intel Corporation | On-die aging measurements for dynamic timing modeling |
CN113391193B (zh) * | 2021-06-25 | 2023-11-21 | 合肥工业大学 | 一种基于bist结构和自振荡环的电路老化测试方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0519027A (ja) * | 1991-07-11 | 1993-01-26 | Nec Corp | 半導体論理集積回路 |
JPH08139279A (ja) * | 1994-11-02 | 1996-05-31 | Hitachi Ltd | 半導体装置 |
JPH09127186A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置 |
JPH1127128A (ja) * | 1997-07-08 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置 |
JP2008312185A (ja) * | 2007-05-17 | 2008-12-25 | Denso Corp | A/d変換回路 |
JP2009038128A (ja) * | 2007-07-31 | 2009-02-19 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7338817B2 (en) * | 2005-03-31 | 2008-03-04 | Intel Corporation | Body bias compensation for aged transistors |
US7332937B2 (en) * | 2005-12-28 | 2008-02-19 | Intel Corporation | Dynamic logic with adaptive keeper |
US7795939B2 (en) * | 2008-12-29 | 2010-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for setup/hold characterization in sequential cells |
-
2010
- 2010-09-01 JP JP2011529812A patent/JP5382126B2/ja not_active Expired - Fee Related
- 2010-09-01 US US13/394,542 patent/US8674774B2/en not_active Expired - Fee Related
- 2010-09-01 WO PCT/JP2010/005387 patent/WO2011027553A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0519027A (ja) * | 1991-07-11 | 1993-01-26 | Nec Corp | 半導体論理集積回路 |
JPH08139279A (ja) * | 1994-11-02 | 1996-05-31 | Hitachi Ltd | 半導体装置 |
JPH09127186A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置 |
JPH1127128A (ja) * | 1997-07-08 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置 |
JP2008312185A (ja) * | 2007-05-17 | 2008-12-25 | Denso Corp | A/d変換回路 |
JP2009038128A (ja) * | 2007-07-31 | 2009-02-19 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US20120161885A1 (en) | 2012-06-28 |
WO2011027553A1 (ja) | 2011-03-10 |
US8674774B2 (en) | 2014-03-18 |
JPWO2011027553A1 (ja) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5382126B2 (ja) | 経年劣化診断装置、経年劣化診断方法 | |
US8368385B2 (en) | Methods and systems to detect voltage changes within integrated circuits | |
US10671784B2 (en) | Transient IR-drop waveform measurement system and method for high speed integrated circuit | |
WO2011122365A1 (ja) | 半導体集積回路の経年劣化診断回路および経年劣化診断方法 | |
JP2005098981A (ja) | 半導体集積回路装置、測定結果管理システム、及び管理サーバ | |
US9838028B1 (en) | A/D conversion circuit | |
WO2013027739A1 (ja) | 劣化診断回路および劣化診断方法 | |
TWI550288B (zh) | 用於決定電路之預定物理性質之變化的設備及方法 | |
US8330548B2 (en) | Latched ring oscillator device for on-chip measurement of clock to output delay in a latch | |
JP5292925B2 (ja) | 半導体集積回路及びその制御方法、並びに情報処理装置 | |
KR20100078431A (ko) | 표준 셀 라이브러리의 성능 개선을 위한 측정 장치 | |
KR20190103921A (ko) | 샘플링 회로 및 수신 전압 추정 방법 | |
JP2010287860A (ja) | 半導体集積回路装置 | |
EP2883067B1 (en) | Efficient power supply noise measurement based on timing uncertainty | |
JP5131025B2 (ja) | デジタル信号遅延測定回路、及びデジタル信号遅延測定方法 | |
JP5608023B2 (ja) | 半導体集積回路及びノイズ耐性検査方法 | |
JP5124904B2 (ja) | 半導体試験方法及び半導体装置 | |
Aryan et al. | Reliability monitoring of digital circuits by in situ timing measurement | |
US11777483B1 (en) | On-die techniques for asynchnorously comparing voltages | |
US20170074934A1 (en) | Reducing power requirements and switching during logic built-in-self-test and scan test | |
KR101768035B1 (ko) | 링 오실레이터 쌍을 이용한 노화감지장치 | |
JP5458504B2 (ja) | 半導体装置の試験方法及びその装置 | |
JP2001296334A (ja) | 集積回路および故障検出方法 | |
JP2011191261A (ja) | 半導体集積回路及びその制御方法 | |
JP2011215066A (ja) | 半導体装置の故障検出方法、試験装置、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |