JP5372578B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5372578B2
JP5372578B2 JP2009094877A JP2009094877A JP5372578B2 JP 5372578 B2 JP5372578 B2 JP 5372578B2 JP 2009094877 A JP2009094877 A JP 2009094877A JP 2009094877 A JP2009094877 A JP 2009094877A JP 5372578 B2 JP5372578 B2 JP 5372578B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
distance
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009094877A
Other languages
English (en)
Other versions
JP2010245432A5 (ja
JP2010245432A (ja
Inventor
貴文 蔵本
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009094877A priority Critical patent/JP5372578B2/ja
Priority to US12/756,699 priority patent/US8217459B2/en
Publication of JP2010245432A publication Critical patent/JP2010245432A/ja
Publication of JP2010245432A5 publication Critical patent/JP2010245432A5/ja
Priority to US13/493,579 priority patent/US8803237B2/en
Application granted granted Critical
Publication of JP5372578B2 publication Critical patent/JP5372578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、高周波回路とデジタル回路を混載した半導体装置に関する。
近年、ＣＭＯＳトランジスタの微細化が進み、電流利得遮断周波数ｆｔが１００ＧＨｚを超える特性が得られるようになってきた。このため、例えば無線通信等を行うための高周波回路を構成するトランジスタとして、化合物トランジスタやバイポーラトランジスタの代わりにＣＭＯＳトランジスタが使われるようになってきた（例えば特許文献１〜４参照）。高周波回路をＣＭＯＳトランジスタで作製できるようになると、デジタル回路と高周波回路とを一つの半導体チップに混載することができる。また、デジタル回路により構成される半導体装置の製造によって蓄積した製造ノウハウを活用できる。
特表２００８−５０３８９２号公報 特開２００８−８５１１７号公報 特開２００６−１００８２４号公報 特開２００５−２２８９０６号公報
デジタル回路を有する半導体装置において、一つのウェハから切り出すことができる半導体チップの数を増やすために微細化が進んでいる。半導体装置の微細化が進むと、トランジスタのコンタクトとゲート電極の間隔が狭くなり、コンタクトとゲート電極の間に生じる配線間容量が増大する。高周波回路を有する半導体装置において、配線間容量が増大すると高周波回路の周波数特性、例えば電流利得遮断周波数ｆｔが低下してしまう。そこで、デジタル回路と高周波回路とを混載した半導体装置において、デジタル回路の微細化を進めつつ、高周波回路の配線間容量を小さくすることが求められている。
本発明によれば、第１電力供給端子および第１グランド端子に接続している高周波回路と、
第２電力供給端子および第２グランド端子に接続しているデジタル回路と、
前記高周波回路の一部である第１トランジスタと、
前記デジタル回路の一部である第２トランジスタと、
前記第１トランジスタのソース又はドレインに接続する第１コンタクトと、
前記第２トランジスタのソース又はドレインに接続する第２コンタクトと、
を備え、
前記第１トランジスタのゲート電極である第１ゲート電極から前記第１コンタクトまでの距離ａは、前記第２トランジスタのゲート電極である第２ゲート電極から前記第２コンタクトまでの距離ｂより大きい半導体装置が提供される。
本発明によれば、高周波回路の第１トランジスタの第１ゲート電極から第１コンタクトまでの距離ａは、デジタル回路の第２トランジスタの第２ゲート電極から第２コンタクトまでの距離ｂより大きい。このため、デジタル回路の微細化を進めつつ、高周波回路の配線間容量を小さくすることができる。
本発明によれば、デジタル回路の微細化を進めつつ、高周波回路の配線間容量を小さくすることができる。
第１の実施形態に係る半導体装置の要部の断面図である。 半導体装置の要部の平面図である。 図１及び図２に示した半導体装置の全体を示す平面図である。 第２の実施形態に係る半導体装置の要部の構成を示す断面図である。 第３の実施形態に係る半導体装置の要部の構成を示す平面図である。 第４の実施形態に係る半導体装置の要部の構成を示す平面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１の各図は、第１の実施形態に係る半導体装置の要部の断面図であり、図２は本実施形態に係る半導体装置の要部の平面図である。図３は、図１及び図２に示した半導体装置の全体を示す平面図である。
本実施形態に係る半導体装置３００は、図３に示すように、高周波回路１００及びデジタル回路２００を備えている。高周波回路１００は、例えば無線通信を行うためのアナログ回路であり、配線１８２，１８４を介して第１電力供給端子３０２および第１グランド端子３０４に接続している。デジタル回路２００はデジタル信号を処理するための回路であり、配線２８２，２８４を介して第２電力供給端子３０６および第２グランド端子３０８に接続している。このように高周波回路１００とデジタル回路２００は、ノイズ対策のために電源分離されている。ただしこれらの電源電圧は互いに等しい。高周波回路１００は、例えば８００ＭＨｚ以上の高周波信号が入力される。高周波回路１００には、インダクタ１１０やバラクタ（図示せず）が含まれる。
図１及び図２において、（ａ）は高周波回路１００の要部を示す図であり、（ｂ）はデジタル回路２００の要部を示す図である。これらの図に示すように、図３に示した半導体装置３００は、第１トランジスタ１２０，１４０、第２トランジスタ２２０，２４０、第１コンタクト１６２，１６６、及び第２コンタクト２６２，２６４，２６６，２６８を有している。第１トランジスタ１２０，１４０は高周波回路１００の一部であり、第２トランジスタ２２０，２４０はデジタル回路２００の一部である。第１コンタクト１６２，１６６は、第１トランジスタ１２０，１４０のソース１２８，１４８又はドレイン１２６，１４６に接続している。第２コンタクト２６２，２６４，２６６，２６８は、第２トランジスタ２２０，２４０のソース２２８，２４８又はドレイン２２６，２４６に接続している。そして、第１トランジスタ１２０，１４０のゲート電極である第１ゲート電極１２４，１４４から第１コンタクト１６２，１６６までの距離ａは、第２トランジスタ２２０，２４０のゲート電極である第２ゲート電極２２４，２４４から第２コンタクト２６２，２６４，２６６，２６８までの距離ｂより大きい。距離ａは、例えば２００ｎｍ以下であり、距離ｂは、例えば１００ｎｍ以下である。なお、距離ｂは、図１〜図３に示した半導体装置３００の最小デザインルールに規定された距離である。なお、第１コンタクト１６２，１６６及び第２コンタクト２６２，２６４，２６６，２６８は、絶縁膜３０に形成されている。絶縁膜３０は、半導体基板１０上に形成されている。
図１及び図２に示す例では、第１コンタクト１６２，１６６は第１トランジスタ１２０，１４０のドレイン１２６，１４６に接続している。第１トランジスタ１２０，１４０のソース１２８，１４８には、第３コンタクト１６４，１６８が接続している。そして、第３コンタクト１６４，１６８と第１ゲート電極１２４，１４４の距離ｃは、距離ｂより大きく、距離ａに等しい。
図２に示すように、第１トランジスタ１２０，１４０のソース１２８，１４８及びドレイン１２６，１４６の平面形状は、距離ａ，ｃを距離ｂより大きくするために、第２トランジスタ２２０，２４０のソース２２８，２４８及びドレイン２２６，２４６の平面形状より大きくなっている。ただし、第１トランジスタ１２０，１４０が形成されている高周波回路１００には、第１トランジスタ１２０，１４０より面積が大きいインダクタ１１０（図３）等が形成されており、高周波回路１００に必要な面積は、インダクタ１１０等の大きさや数によって大きく左右される。このため、ソース１２８，１４８及びドレイン１２６，１４６の平面形状が大きくなっても、半導体装置３００は大型化しにくい。
図１に示すように、第１トランジスタ１２０，１４０及び第２トランジスタ２２０，２４０は、シリコン基板などの半導体基板１０に形成されている。第１トランジスタ１２０，１４０及び第２トランジスタ２２０，２４０は、いずれもＣＭＯＳトランジスタを構成している。半導体基板１０は、第１導電型（例えばｐ型）の基板である。第１トランジスタ１２０及び第２トランジスタ２２０は第１導電型（例えばｐチャネル型）のトランジスタであり、第２導電型（例えばｎ型）のウェル１０２，２０２に形成されている。第１トランジスタ１４０及び第２トランジスタ２４０は第２導電型（例えばｎチャネル型）のトランジスタであり、第１導電型（例えばｐ型）のウェル１０４，２０４に形成されている。なお、各トランジスタは素子分離膜２０によって互いに分離されている。グランド電位Ｖｓｓは、第１導電型(例えばｐ型)の拡散層１５０，２５０を介して第１導電型(例えばｐ型)のウェル１０４，２０４に供給されている。電源電位Ｖｄｄは、第２導電型(例えばｎ型)の拡散層１５２，２５２を介して第２導電型(例えばｎ型)のウェル１０２，２０２に供給されている。
第１トランジスタ１２０，１４０及び第２トランジスタ２２０，２４０は、同一工程で形成されている。例えば第１トランジスタ１２０，１４０のゲート絶縁膜１２２，１４２と第２トランジスタ２２０，２４０のゲート絶縁膜２２２，２４２は同一工程で形成され、ソース１２８，１４８，２２８，２４８及びドレイン１２６，１４６，２２６，２４６は同一工程で形成される。また、第１トランジスタ１２０のチャネルに不純物を注入する工程と第２トランジスタ２２０のチャネルに不純物を導入する工程は同一の工程であり、第１トランジスタ１４０のチャネルに不純物を注入する工程と第２トランジスタ２４０のチャネルに不純物を導入する工程は同一の工程である。このため、第１トランジスタ１２０，１４０及び第２トランジスタ２２０，２４０は、ゲート絶縁膜１２２，１４２，２２２，２４２の厚さが互いに等しく、ソース１２８，１４８，２２８，２４８及びドレイン１２６，１４６，２２６，２４６の不純物構造が互いに等しく、かつ、チャネルの不純物構造が互いに等しい。なお、ここでいう不純物構造は、例えば不純物の種類及び深さ方向の濃度分布であり、平面形状は含まれない。
なお、高周波回路１００は、複数のトランジスタを含んでいるが、これら複数のトランジスタは、全て図１及び図２に示した第１トランジスタ１２０，１４０と同様に、距離ａ，ｃは距離ｂより大きくなっている。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、高周波回路１００を構成する第１トランジスタ１２０，１４０と、デジタル回路２００を構成する第２トランジスタ２２０，２４０を同一工程で形成することができる。このため、第１トランジスタ１２０，１４０と第２トランジスタ２２０，２４０とを別工程で形成する場合と比較して、半導体装置３００の製造コストを低くすることができる。また、デジタル回路により構成される半導体装置の製造によって蓄積した製造ノウハウを活用して、デジタル回路２００の微細化を進めることができる。
また、第１トランジスタ１２０，１４０の第１ゲート電極１２４，１４４から第１コンタクト１６２，１６６までの距離ａは、第２トランジスタ２２０，２４０の第２ゲート電極２２４，２４４から第２コンタクト２６２，２６４，２６６，２６８までの距離ｂより大きい。このため、デジタル回路２００の微細化を進めつつ、第１ゲート電極１２４，１４４と第１コンタクト１６２，１６６の間で生じる配線間容量を小さくすることができる。この効果は、高周波回路１００が有する全てのトランジスタにおける距離ａが距離ｂより大きくなっているとき、顕著になる。
図４は、第２の実施形態に係る半導体装置３００の要部の構成を示す断面図であり、第１の実施形態における図１（ａ）に相当する図である。本実施形態において、半導体装置３００は、第３コンタクト１６４，１６８と第１トランジスタ１２０，１４０の第１ゲート電極１２４，１４４の距離ｃが距離ａより小さい点、および第１トランジスタ１２０，１４０のソース１２８，１４８の平面形状がドレイン１２６，１４６より小さい点を除いて、第１の実施形態に係る半導体装置３００と同様の構成である。本図に示す例において、距離ｃは、第１の実施形態において図１（ｂ）に示した距離ｂに等しくなっている。
第３コンタクト１６４，１６８は、第１トランジスタ１２０，１４０のソース１２８，１４８に接続している。例えばＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）のような回路では、ゲートとソース間の容量より、ゲートとドレイン間の容量の方が回路特性に大きな影響を与える。このため、本実施形態のように距離ｃを距離ａより小さくしても、回路特性の劣化量は限られる。
従って、本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１ゲート電極１２４，１４４と第３コンタクト１６４，１６８の距離が近くなるため、ソース１２８，１４８における抵抗が小さくなる。
図５は、第３の実施形態に係る半導体装置３００の要部の構成を示す平面図である。本実施形態において、半導体装置３００は、第１トランジスタ１２０，１４０がマルチフィンガー構造を有している点を除いて、第１の実施形態と同様である。なお、図５には第１トランジスタ１２０のみ図示しており、第１トランジスタ１４０の図示を省略している。
第１トランジスタ１２０は、複数の第１ゲート電極１２４を有している。第１ゲート電極１２４は、互いに平行に延伸している。そして第１ゲート電極１２４の相互間の領域には、ソース１２８及びドレイン１２６が交互に形成されている。ソース１２８及びドレイン１２６の大きさは、互いに等しい。複数のソース１２８には、それぞれ第３コンタクト１６４が接続しており、複数のドレイン１２６には、それぞれ第１コンタクト１６２が接続している。
複数の第１ゲート電極１２４は、図示しない一つの配線に接続しており、複数の第１コンタクト１６２は、図示しない一つの配線に接続しており、複数の第３コンタクト１６４は、図示しない一つの配線に接続している。このため、マルチフィンガー構造の第１トランジスタ１２０は、全体として一つのトランジスタとして機能する。
そして、複数の第１コンタクト１６２は、それぞれ第１ゲート電極１２４からの距離ａが、第１の実施形態において図１（ｂ）及び図２（ｂ）に示した第２ゲート電極２２４，２４４から第２コンタクト２６２，２６４，２６６，２６８までの距離ｂより大きい。また複数の第３コンタクト１６４は、それぞれ第１ゲート電極１２４からの距離ｃが距離ｂより大きく、距離ａに等しい。
従って、本実施形態によっても第１の実施形態と同様の効果を得ることができる。
図６は、第４の実施形態に係る半導体装置３００の構成を示す図であり、第３の実施形態における図５に相当する図である。本実施形態において、半導体装置３００は、以下の点を除いて、第３の実施形態に係る半導体装置３００と同様の構成である。まず、第１トランジスタ１２０，１４０において、ソース１２８、１４８の大きさがドレイン１２６，１４６より小さい。そして、第３コンタクト１６４から第１ゲート電極１２４までの距離ｃが、第１コンタクト１６２から第１ゲート電極１２４までの距離ａより小さく、第１の実施形態に示した距離ｂに等しい。なお、図６には第１トランジスタ１２０のみ図示しており、第１トランジスタ１４０の図示を省略している。
本実施形態によっても、第３の実施形態と同様の効果を得ることができる。また、第１ゲート電極１２４，１４４と第３コンタクト１６４，１６８の距離が近くなるため、ソース１２８，１４８における抵抗を小さくすることができる。またソース１２８，１４８を小さくすることができるため、第１トランジスタ１２０，１４０を小型化することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば高周波回路１００を構成するトランジスタはＣＭＯＳトランジスタではなく、ｎチャネル型のトランジスタであってもよい。なお、上記した実施形態によれば、以下の発明が開示されている。
（付記１）
第１電力供給端子および第１グランド端子に接続している高周波回路と、
第２電力供給端子および第２グランド端子に接続しているデジタル回路と、
前記高周波回路の一部である第１トランジスタと、
前記デジタル回路の一部である第２トランジスタと、
前記第１トランジスタのソース又はドレインに接続する第１コンタクトと、
前記第２トランジスタのソース又はドレインに接続する第２コンタクトと、
を備え、
前記第１トランジスタのゲート電極である第１ゲート電極から前記第１コンタクトまでの距離ａは、前記第２トランジスタのゲート電極である第２ゲート電極から前記第２コンタクトまでの距離ｂより大きい半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記第１トランジスタと前記第２トランジスタは、ゲート絶縁膜の厚さが互いに等しい半導体装置。
（付記３）
付記１又は２に記載の半導体装置において、
前記第１トランジスタと前記第２トランジスタは、ソース及びドレインの不純物構造が互いに等しい半導体装置。
（付記４）
付記１〜３のいずれか一つに記載の半導体装置において、
前記第１トランジスタと前記第２トランジスタは、チャネルの不純物構造が互いに等しい半導体装置。
（付記５）
付記１〜４のいずれか一つに記載の半導体装置において、
前記第１コンタクトは、前記第１トランジスタのドレインに接続している半導体装置。
（付記６）
付記５に記載の半導体装置において、
前記第１トランジスタのソースに接続する第３コンタクトを備え、
前記第３コンタクトと前記第１ゲート電極の距離ｃは、前記距離ａより小さい半導体装置。
（付記７）
付記５に記載の半導体装置において、
前記第１トランジスタのソースに接続する第３コンタクトを備え、
前記第３コンタクトと前記第１ゲート電極の距離ｃは、前記距離ａに等しい半導体装置。
（付記８）
付記１〜７のいずれか一つに記載の半導体装置において、
前記第１トランジスタはマルチフィンガー構造を有している半導体装置。
（付記９）
付記１〜８のいずれか一つに記載の半導体装置において、
前記高周波回路を構成する全てのトランジスタそれぞれが前記第１トランジスタであり、距離ａが距離ｂより大きい半導体装置。
１０ 半導体基板
２０ 素子分離膜
３０ 絶縁膜
１００ 高周波回路
１０２ ウェル
１０４ ウェル
１１０ インダクタ
１２０ 第１トランジスタ
１２２ ゲート絶縁膜
１２４ 第１ゲート電極
１２６ ドレイン
１２８ ソース
１４０ 第１トランジスタ
１４２ ゲート絶縁膜
１４４ 第１ゲート電極
１４６ ドレイン
１４８ ソース
１５０ 拡散層
１５２ 拡散層
１６２ 第１コンタクト
１６４ 第３コンタクト
１６６ 第１コンタクト
１６８ 第３コンタクト
１８２ 配線
１８４ 配線
２００ デジタル回路
２０２ ウェル
２０４ ウェル
２２０ 第２トランジスタ
２２２ ゲート絶縁膜
２２４ ゲート電極
２２６ ドレイン
２２８ ソース
２４０ 第２トランジスタ
２４２ ゲート絶縁膜
２４４ 第２ゲート電極
２４６ ドレイン
２４８ ソース
２５０ 拡散層
２５２ 拡散層
２６２ 第２コンタクト
２６４ 第２コンタクト
２６６ 第２コンタクト
２６８ 第２コンタクト
２８２ 配線
２８４ 配線
３００ 半導体装置
３０２ 第１電力供給端子
３０４ 第１グランド端子
３０６ 第２電力供給端子
３０８ 第２グランド端子

Claims (1)

  1. 第１電力供給端子および第１グランド端子に接続している高周波回路と、
    第２電力供給端子および第２グランド端子に接続しているデジタル回路と、
    前記高周波回路の一部である第１トランジスタと、
    前記デジタル回路の一部である第２トランジスタと、
    前記第１トランジスタのソース又はドレインに接続する第１コンタクトと、
    前記第２トランジスタのソース又はドレインに接続する第２コンタクトと、
    を備え、
    前記第１トランジスタのゲート電極である第１ゲート電極から前記第１コンタクトまでの距離ａは、前記第２トランジスタのゲート電極である第２ゲート電極から前記第２コンタクトまでの距離ｂより大きい半導体装置。
JP2009094877A 2009-04-09 2009-04-09 半導体装置 Active JP5372578B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009094877A JP5372578B2 (ja) 2009-04-09 2009-04-09 半導体装置
US12/756,699 US8217459B2 (en) 2009-04-09 2010-04-08 Semiconductor device
US13/493,579 US8803237B2 (en) 2009-04-09 2012-06-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009094877A JP5372578B2 (ja) 2009-04-09 2009-04-09 半導体装置

Publications (3)

Publication Number Publication Date
JP2010245432A JP2010245432A (ja) 2010-10-28
JP2010245432A5 JP2010245432A5 (ja) 2012-05-24
JP5372578B2 true JP5372578B2 (ja) 2013-12-18

Family

ID=42933696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009094877A Active JP5372578B2 (ja) 2009-04-09 2009-04-09 半導体装置

Country Status (2)

Country Link
US (2) US8217459B2 (ja)
JP (1) JP5372578B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5372578B2 (ja) * 2009-04-09 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2013110269A (ja) * 2011-11-21 2013-06-06 Samsung Electro-Mechanics Co Ltd Ｃｍｏｓ集積回路及び増幅回路

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772536A (en) * 1967-09-20 1973-11-13 Trw Inc Digital cell for large scale integration
JPS56125854A (en) * 1980-03-10 1981-10-02 Nec Corp Integrated circuit
JPS6114744A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体装置
US5298774A (en) * 1990-01-11 1994-03-29 Mitsubishi Denki Kabushiki Kaisha Gate array system semiconductor integrated circuit device
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
JP2619119B2 (ja) 1990-06-21 1997-06-11 株式会社東芝 半導体集積回路
US5175512A (en) * 1992-02-28 1992-12-29 Avasem Corporation High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit
US5557363A (en) * 1993-03-16 1996-09-17 Olympus Optical Co., Ltd. CMOS-analog IC for controlling camera and camera system using the same
JPH07235616A (ja) * 1993-12-28 1995-09-05 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP3282375B2 (ja) * 1994-05-25 2002-05-13 株式会社デンソー 相補型絶縁ゲート電界効果トランジスタ
JP3725911B2 (ja) * 1994-06-02 2005-12-14 株式会社ルネサステクノロジ 半導体装置
US5821769A (en) * 1995-04-21 1998-10-13 Nippon Telegraph And Telephone Corporation Low voltage CMOS logic circuit with threshold voltage control
JP3229809B2 (ja) 1995-08-31 2001-11-19 三洋電機株式会社 半導体装置
US5990502A (en) * 1995-12-29 1999-11-23 Lsi Logic Corporation High density gate array cell architecture with metallization routing tracks having a variable pitch
JP4253052B2 (ja) * 1997-04-08 2009-04-08 株式会社東芝 半導体装置
JP3993927B2 (ja) * 1997-12-22 2007-10-17 沖電気工業株式会社 静電破壊保護回路
JP2000133725A (ja) * 1998-10-26 2000-05-12 Mitsubishi Electric Corp 半導体記憶装置
CA2266062C (en) * 1999-03-31 2004-03-30 Peter Gillingham Dynamic content addressable memory cell
JP2002214306A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 半導体集積回路
JP2002228906A (ja) 2001-02-01 2002-08-14 Olympus Optical Co Ltd 鏡枠装置
JP3983067B2 (ja) * 2001-03-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の静電保護回路
JP4031423B2 (ja) * 2003-10-29 2008-01-09 株式会社東芝 半導体集積回路
JP2005167536A (ja) * 2003-12-02 2005-06-23 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP4801323B2 (ja) 2004-02-13 2011-10-26 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4280672B2 (ja) * 2004-05-07 2009-06-17 富士通株式会社 半導体集積回路
JP2006013061A (ja) * 2004-06-24 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置
TW200618283A (en) 2004-06-24 2006-06-01 Koninkl Philips Electronics Nv High frequency transistor layout for low source drain capacitance
US20060071270A1 (en) 2004-09-29 2006-04-06 Shibib Muhammed A Metal-oxide-semiconductor device having trenched diffusion region and method of forming same
WO2006131986A1 (ja) * 2005-06-10 2006-12-14 Fujitsu Limited 半導体装置、半導体システム、および半導体装置の製造方法
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
JP4986459B2 (ja) * 2006-01-24 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2008085117A (ja) 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008252003A (ja) * 2007-03-30 2008-10-16 Mitsumi Electric Co Ltd 半導体集積回路
JP5510862B2 (ja) * 2009-03-10 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
WO2010113383A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 半導体装置
JP5372578B2 (ja) * 2009-04-09 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8217459B2 (en) 2012-07-10
US20120248543A1 (en) 2012-10-04
US20100258874A1 (en) 2010-10-14
US8803237B2 (en) 2014-08-12
JP2010245432A (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
US7456447B2 (en) Semiconductor integrated circuit device
US20080157222A1 (en) Rf integrated circuit device
US20070252217A1 (en) Semiconductor device
JP5122212B2 (ja) 半導体装置
JP2008211215A (ja) マルチフィンガートランジスタ
TW200427056A (en) Electrostatic discharge device
JP2005045016A (ja) 半導体集積回路
JP2005072566A (ja) 半導体装置
CN109300891B (zh) 静电保护元件以及半导体装置
JP4426996B2 (ja) 半導体装置および半導体装置の製造方法
JP4215482B2 (ja) 静電保護回路及び半導体装置
JP5372578B2 (ja) 半導体装置
US7239005B2 (en) Semiconductor device with bypass capacitor
JP2007157892A (ja) 半導体集積回路およびその製造方法
JP2007019413A (ja) 保護回路用半導体装置
KR100823450B1 (ko) 반도체 소자와 이의 제조 방법
JP2004207602A (ja) 半導体装置およびその製造方法
KR101743864B1 (ko) 수직형 씨모스 인버터 소자
JP5401056B2 (ja) 半導体装置
JP2008108799A (ja) 半導体装置
US7317238B2 (en) Intrinsic decoupling capacitor
JP2006173647A (ja) 半導体集積回路
JP2009038100A (ja) 半導体装置
JP5293696B2 (ja) 半導体装置
US8362539B2 (en) Semiconductor device and semiconductor package including the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Ref document number: 5372578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350