JP2010245432A5 - - Google Patents

Description

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば高周波回路１００を構成するトランジスタはＣＭＯＳトランジスタではなく、ｎチャネル型のトランジスタであってもよい。なお、上記した実施形態によれば、以下の発明が開示されている。
（付記１）
第１電力供給端子および第１グランド端子に接続している高周波回路と、
第２電力供給端子および第２グランド端子に接続しているデジタル回路と、
前記高周波回路の一部である第１トランジスタと、
前記デジタル回路の一部である第２トランジスタと、
前記第１トランジスタのソース又はドレインに接続する第１コンタクトと、
前記第２トランジスタのソース又はドレインに接続する第２コンタクトと、
を備え、
前記第１トランジスタのゲート電極である第１ゲート電極から前記第１コンタクトまでの距離ａは、前記第２トランジスタのゲート電極である第２ゲート電極から前記第２コンタクトまでの距離ｂより大きい半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記第１トランジスタと前記第２トランジスタは、ゲート絶縁膜の厚さが互いに等しい半導体装置。
（付記３）
付記１又は２に記載の半導体装置において、
前記第１トランジスタと前記第２トランジスタは、ソース及びドレインの不純物構造が互いに等しい半導体装置。
（付記４）
付記１〜３のいずれか一つに記載の半導体装置において、
前記第１トランジスタと前記第２トランジスタは、チャネルの不純物構造が互いに等しい半導体装置。
（付記５）
付記１〜４のいずれか一つに記載の半導体装置において、
前記第１コンタクトは、前記第１トランジスタのドレインに接続している半導体装置。
（付記６）
付記５に記載の半導体装置において、
前記第１トランジスタのソースに接続する第３コンタクトを備え、
前記第３コンタクトと前記第１ゲート電極の距離ｃは、前記距離ａより小さい半導体装置。
（付記７）
付記５に記載の半導体装置において、
前記第１トランジスタのソースに接続する第３コンタクトを備え、
前記第３コンタクトと前記第１ゲート電極の距離ｃは、前記距離ａに等しい半導体装置。
（付記８）
付記１〜７のいずれか一つに記載の半導体装置において、
前記第１トランジスタはマルチフィンガー構造を有している半導体装置。
（付記９）
付記１〜８のいずれか一つに記載の半導体装置において、
前記高周波回路を構成する全てのトランジスタそれぞれが前記第１トランジスタであり、距離ａが距離ｂより大きい半導体装置。

Claims (1)

1. 第１電力供給端子および第１グランド端子に接続している高周波回路と、
   第２電力供給端子および第２グランド端子に接続しているデジタル回路と、
   前記高周波回路の一部である第１トランジスタと、
   前記デジタル回路の一部である第２トランジスタと、
   前記第１トランジスタのソース又はドレインに接続する第１コンタクトと、
   前記第２トランジスタのソース又はドレインに接続する第２コンタクトと、
   を備え、
   前記第１トランジスタのゲート電極である第１ゲート電極から前記第１コンタクトまでの距離ａは、前記第２トランジスタのゲート電極である第２ゲート電極から前記第２コンタクトまでの距離ｂより大きい半導体装置。