JP4694671B2 - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4694671B2 JP4694671B2 JP2000167957A JP2000167957A JP4694671B2 JP 4694671 B2 JP4694671 B2 JP 4694671B2 JP 2000167957 A JP2000167957 A JP 2000167957A JP 2000167957 A JP2000167957 A JP 2000167957A JP 4694671 B2 JP4694671 B2 JP 4694671B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- data
- pad
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 203
- 239000010409 thin film Substances 0.000 title claims abstract description 145
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 82
- 239000010410 layer Substances 0.000 claims abstract description 255
- 239000004065 semiconductor Substances 0.000 claims abstract description 145
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 625
- 230000001681 protective effect Effects 0.000 claims description 137
- 229910052751 metal Inorganic materials 0.000 claims description 133
- 239000002184 metal Substances 0.000 claims description 133
- 238000005530 etching Methods 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 76
- 238000002834 transmittance Methods 0.000 claims description 64
- 239000011651 chromium Substances 0.000 claims description 28
- 238000001312 dry etching Methods 0.000 claims description 25
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 23
- 229910052804 chromium Inorganic materials 0.000 claims description 23
- 230000003287 optical effect Effects 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- 229910000838 Al alloy Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 229910052750 molybdenum Inorganic materials 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 14
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 13
- 238000004380 ashing Methods 0.000 claims description 13
- 239000011733 molybdenum Substances 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 13
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 abstract description 42
- 230000002093 peripheral effect Effects 0.000 abstract description 38
- 238000002161 passivation Methods 0.000 abstract description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 abstract description 2
- 230000001747 exhibiting effect Effects 0.000 abstract 2
- 230000000153 supplemental effect Effects 0.000 abstract 2
- 230000000712 assembly Effects 0.000 abstract 1
- 238000000429 assembly Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 34
- 238000003860 storage Methods 0.000 description 29
- 239000004020 conductor Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000001055 blue pigment Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000001056 green pigment Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000001054 red pigment Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に係り、特に工程を通じて優れた薄膜トランジスタ基板を製造する方法に関する。
【0002】
【従来の技術】
一般に、液晶表示装置は2枚の基板とその間に挟持される液晶とからなる。
前記2枚の基板のうちの一つは共通電極、カラーフィルター及びブラックマトリックスを形成しており、他の一つは画素電極及び薄膜トランジスタを形成している。前者に該当する基板は通常“カラーフィルター基板”と称され、後者に該当する基板は“薄膜トランジスタ基板”と称される。
【0003】
前記薄膜トランジスタ基板は、多数の薄膜をガラス基板に形成し、その薄膜にフォトリソグラフィ工程を実施することによって製造される。前記フォトリソグラフィ工程は前記薄膜を均一にエッチングするために多数のマスクを使用しなければならず、これは工程を複雑にすると共に製造原価を増加させる結果を招く。従って、使用されるマスクの数は薄膜トランジスタ基板製造の効率性に関して重大な要因になる。
【0004】
さらに、薄膜トランジスタを形成する過程において、接触窓に過エッチングが発生して接触上の不良を誘発する可能性がある。従って、所定の電極間に安定的ながらも確固たる接触が行われ得るようにしなければならない。
【0005】
一方、カラーフィルター基板が前記薄膜トランジスタ基板と結合される時に発生する可能性がある整列誤差を考慮して、前記カラーフィルター基板に形成されるブラックマトリックスは適正な余裕幅を有するように形成しなければならない。この場合、前記余裕幅によって前記ブラックマトリックスの幅が増加するようになっており、これによってその開口率が低下する結果を招く。従って、薄膜トランジスタ基板の製造においてブラックマトリックスの開口率も重大な要因になる。
【0006】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、マスクの数を減らして生産工程を単純化させると共に表示能力に優れた液晶表示装置用薄膜トランジスタ基板を製造することである。
【0007】
本発明が解決しようとする他の技術的課題は、電極画素間に適切な接触が保たれている薄膜トランジスタ基板の製法を提供することである。
本発明が解決しようとする他の技術的課題は、開口率の適切な液晶表示装置用薄膜トランジスタ基板を製造することである。
【0008】
基板の上に第1光マスクを使用してゲート線、ゲート電極、ゲートパッドを含むゲート配線を形成する段階と、
前記ゲート配線を有する前記基板の上にゲート絶縁膜、半導体層、接触層、第1データ金属膜及び第2データ金属膜を順次に形成する段階と、
第2光マスクを使用して前記第2及び第1データ金属膜をエッチングして、データ線とソース及びドレーン電極とを含むデータ配線を形成する段階と、
前記第2マスクをマスクとして前記接触層をエッチングして、前記データ配線と同一のパターンを有する接触層パターンを形成する段階と、
前記半導体層及び前記データ配線を覆う保護膜を形成する段階と、
前記保護膜上に感光膜を塗布する段階と、
第3光マスクを使用して前記感光膜を露光して現像し、
前記ゲートパッド及び前記データパッドの一部に位置し厚さを有していない第1部分と、
画素領域及び前記ドレーン電極の一部に位置する第1厚さを有する第2部分と、
前記第1及び第2部分以外の残りの部分に前記第1厚さより大きい第2厚さを有する第3部分とを有するように、部分に応じて高さが異なる感光膜パターンを形成する段階と、
前記感光膜パターンの第2部分を通じて画素領域にある保護膜及びその下部の半導体層をエッチングして半導体パターンを形成し、前記ドレーン電極の上に置かれる保護膜をエッチングして第1接触窓を形成し、前記感光膜パターンの第1部分を通じて前記データパッドの上に置かれる保護膜をエッチングして第2接触窓を形成し、前記ゲートパッドの上に置かれる保護膜とその下部の半導体層及びゲート絶縁膜をエッチングして第3接触窓を形成する段階と、
前記感光膜パターンを除去する段階と、
第4光マスクを使用して、前記第1接触窓を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法を提供する。
【0009】
前記第2データ金属膜は、アルミニウムまたはアルミニウム合金で形成される。
【0010】
前記第1データ金属膜は、クロム、モリブデンまたはモリブデン合金膜で形成される。
前記画素電極を形成する段階で、前記第2接触窓を通じて前記データパッドの前記第1金属膜と連結される補助データパッドを形成する段階をさらに含む。
【0011】
前記ゲート配線は、第1ゲート金属膜及び第2ゲート金属膜で形成される。
前記ゲート配線を形成する段階で、前記ゲートパッドの前記第2ゲート金属膜を除去する。
【0012】
前記第2ゲート金属膜はアルミニウムまたはアルミニウム合金膜で形成される。
前記第1ゲート金属膜はクロム、モリブデンまたはモリブデン合金膜で形成される。
【0013】
前記画素電極を形成する段階で、前記第3接触窓を通じて前記ゲートパッドの第1ゲート金属膜と連結される補助ゲートパッドを形成する段階をさらに含む。
前記画素電極は、ITOまたはIZOで形成される。
【0014】
前記接触窓及び前記半導体パターンを形成する段階は、
前記保護膜、前記保護膜の下部の前記半導体層及び前記ゲート絶縁膜をエッチングして、前記ゲートパッドを露出させ、前記保護膜をエッチングしてデータパッドを露出させる段階と、
前記ドレーン電極の上部にあり、画素領域の位置にある前記保護膜を露出させる段階と、
露出された前記保護膜及び前記保護膜の下部の前記半導体層をエッチングして、前記ドレーン電極を露出させ前記半導体パターンを形成する段階と、
前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜をエッチングして、前記第1ないし第3接触窓を形成する段階とを含む。
【0015】
前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜は、湿式エッチングでエッチングする。
前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜は、乾式エッチングでエッチングする。
【0016】
前記ドレーン電極の上部の前記保護膜及び隣接した2つの前記データ線の間の前記保護膜を露出させる段階で、前記感光膜は酸素を利用したアッシング工程によって除去される。
前記アッシング工程は、N2またはArをさらに含んで実施する。
【0017】
前記第1ないし第3接触窓及び前記半導体パターンを形成する段階は、
前記ゲートパッドの上部及び前記ドレーン電極の上部及び前記データパッドの上部の前記保護膜、そして前記保護膜の下部の前記半導体層及び前記ゲート絶縁膜をエッチングして前記ゲートパッド、前記ドレーン電極及び前記データパッドをそれぞれ露出させる段階と、
前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜をエッチングして、前記ゲートパッドの前記第1ゲート金属膜、前記ドレーン電極の前記第1データ金属膜及び前記データパッドの前記第1データ金属膜を露出させる段階と、
前記感光膜の一定の厚さを除去して、隣接した2つの前記データ線の間の前記保護膜及び前記露出されたドレーン電極の外側に位置した前記保護膜を露出させる段階と、
前記露出された保護膜及び前記保護膜の下部の半導体層をエッチングして前記ドレーン電極の前記第1データ金属膜を露出させる前記第2接触窓を形成し、前記半導体パターンを形成する段階とを含む。
【0018】
前記露出されたドレーン電極の外側に位置した前記保護膜を露出する段階において、
前記感光膜の一定の厚さを除去して前記露出されたデータパッドの外側に位置した前記保護膜を露出させる段階と、
前記保護膜をエッチングして前記データパッドの前記第1データ金属膜を露出させる前記第3接触窓を形成する段階とをさらに含む。
【0019】
前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜は、湿式エッチングでエッチングする。
前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜は、乾式エッチングでエッチングする。
【0020】
隣接した2つの前記データ線の間の前記保護膜及び前記露出されたドレーン電極の外側に位置した前記保護膜を露出させる段階で、前記感光膜は酸素を利用したアッシング工程によって除去される。
【0021】
前記半導体層は、非晶質ケイ素層で形成される。
前記接触層は、燐がドーピングされた非晶質ケイ素層で形成される。
【0022】
基板の上に第1光マスクを使用してゲート線、ゲート電極及びゲートパッドを含むゲート配線を形成する段階と、
前記ゲート配線を有する前記基板の上にゲート絶縁膜、半導体層、接触層、第1データ金属膜及び第2データ金属膜を順次に形成する段階と、
第2光マスクを使用して前記第2及び第1データ金属膜をエッチングして、データ線とソース及びドレーン電極とを含むデータ配線を形成する段階と、
前記第2マスクをマスクとして前記接触層をエッチングして、前記データ配線と同一のパターンを有する接触層パターンを形成する段階と、
前記半導体層及び前記データ配線を覆う感光性保護膜を形成する段階と、
第3光マスクを使用して前記保護膜を露光し現像して、前記ゲートパッドの上部の前記半導体層を露出させ厚さを有していない第1部分と、前記ドレーン電極及び前記データパッドをそれぞれ露出させる第1及び第2接触窓と、前記第1及び第2接触窓の外側及び前記ゲート線と前記データ線とによって定義される画素領域に第1厚さで形成されている第2部分と、前記第1及び第2部分以外の残りの部分に前記第1厚さより厚い第2厚さで形成されている第3部分とを含む保護膜パターンを形成する段階と、
前記第1部分を通じて露出された前記半導体層及び前記ゲート絶縁膜をエッチングして前記ゲートパッドを露出させる第3接触窓を形成する段階と、
前記第1ないし第3接触窓を通じてそれぞれ露出されている前記ドレーン電極の前記第2データ金属膜と、前記データパッドの前記第2データ金属膜と、前記ゲートパッドの前記第2ゲート金属膜とを除去する段階と、
前記第2部分をアッシングして前記画素領域の前記半導体層を露出させ、前記第1及び第2接触窓の大きさを拡大する段階と、
前記画素領域の前記露出された半導体層をエッチングして半導体パターンを形成する段階と、
前記第1接触窓を通じて前記ドレーン電極と電気的に連結される画素電極を形成する段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法を提供する。
【0023】
前記画素電極を形成する段階において、前記第2接触窓及び前記第3接触窓を通じてそれぞれ前記データパッドの前記第1データ金属膜及び前記ゲートパッドの前記第1ゲート金属膜と接触する補助データパッド及び補助データパッドを形成する段階をさらに含む。
前記保護膜は有機絶縁膜で形成する。
【0024】
基板の上に第1光マスクを使用してゲート線、ゲート電極及びゲートパッドを含むゲート配線を形成する段階と、
前記ゲート配線及び前記基板の上にゲート絶縁膜、半導体層、接触層、データ金属膜を連続して蒸着する段階と、
第2光マスクを使用して前記データ金属膜をエッチングして、データ線及びソース及びドレーン電極を含むデータ配線を形成する段階と、
前記第2マスクをマスクとして前記接触層をエッチングして、前記データ配線と同一のパターンを有する接触層パターンを形成する段階と、
前記半導体層と前記データ配線を覆う保護膜を蒸着する段階と、
前記保護膜上に感光膜を塗布する段階と、
第3光マスクを使用して前記感光膜を露光し現像して、ゲートパッドとデータパッドの上と画素領域とそれに隣接するデータ線の間に位置し厚さを有していない第1部分と、前記ドレーン電極の上及び画素領域に位置し第1厚さを有する第2部分と、前記第1及び第2部分以外の残りの部分に第1厚さより大きい第2厚さを有する第3部分とを有するように、部分に応じて高さの異なる感光膜パターンを形成する段階と、
前記感光膜パターンの第2部分を通じて画素領域にある保護膜及びその下部の半導体層をエッチングして半導体パターンを形成し、前記ドレーン電極の上に置かれる保護膜をエッチングして第1接触窓を形成し、前記感光膜パターンの第1部分を通じて前記データパッドの上に置かれる保護膜をエッチングして第2接触窓を形成し、前記ゲートパッドの上に置かれる保護膜とその下部の半導体層及びゲート絶縁膜をエッチングして第3接触窓を形成し、前記感光膜パターンの第1部分を通じて前記画素領域とデータ線との間に置かれる保護膜と半導体層とゲート絶縁膜とをエッチングして開口部を形成する段階と、
前記感光膜パターンを除去する段階と、
第4光マスクを使用して、前記第1接触窓を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法を提供する。
【0025】
前記半導体パターンと第1ないし第3接触窓と前記開口部とを形成する段階は、
前記ゲートパッドの上部の保護膜とその下部の半導体層とゲート絶縁膜とをエッチングして前記ゲート絶縁膜の一部のみが残るようにし、前記データパッドの上部の保護膜をエッチングして前記第2接触窓を形成し、前記画素領域とデータ線との間に置かれる保護膜及びその下部の半導体層及びゲート絶縁膜をエッチングして前記ゲート絶縁膜の一部のみが残るようにする段階と、
前記ドレーン電極の上部と隣接するデータ線の間の画素領域に位置する保護膜を露出させる段階と、
前記ドレーン電極の上部の保護膜をエッチングして前記第1接触窓を形成し画素領域にある保護膜を除去し、前記ゲートパッドの上部に残っているゲート絶縁膜を除去して前記第3接触窓を形成し、前記画素領域とデータ線との間に残っているゲート絶縁膜を除去して前記開口部を形成する段階と、
前記画素領域にある半導体層を除去して前記半導体パターンを形成する段階と、
を含む。
【0026】
前記感光膜パターンを形成するための第3マスクは、
透明な基板と、
前記基板の上に形成されており、前記基板より低い光透過率を有する第1膜と、
前記基板の上に前記第1膜と重なって形成されており、前記第1膜及び前記基板とは異なる光透過率を有する第2膜とを含む光マスクにおいて、
前記基板は前記第1膜及び前記第2膜を有しない第1部分と、前記第1膜だけを有する第2部分と、前記第1膜及び前記第2膜を全て有する第3部分とを含む。
【0027】
前記基板は露光用光に対して90%以上の光透過率を有し、前記第2膜は露光用光に対して3%以下の光透過率を有し、前記第1膜は露光用光に対して20%ないし40%の光透過率を有する。
前記第1膜はスリットまたはモザイクからなる透過率調節用パターンが形成されている部分を含む。
【0028】
前記第2膜はスリットまたはモザイクからなる透過率調節用パターンが形成されている部分を含む。
前記第3マスクの第1ないし第3部分は前記感光膜パターンの第1ないし第3部分に対応するように配列される。
【0029】
絶縁基板と、
前記絶縁基板の上に形成されており、横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線と、
前記ゲート配線の上に形成されており、前記ゲートパッドを露出させる第1接触窓と前記絶縁基板を部分的に露出させる開口部とを有するゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されている半導体パターンと、
前記半導体パターンの上に形成されている接触層パターンと、
前記接触層パターンの上に形成されており、前記接触層パターンと実質的に同一な外郭線を有し、縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線と、
前記データ配線上に形成されており、前記データパッドを露出させる第2接触窓及び前記ドレーン電極を露出させる第3接触窓部分以外は前記半導体パターンと実質的に同一な外郭線を有する保護膜と、
隣接した2筋の前記ゲート線とデータ線とが交差してなす画素領域に形成されており、前記第3接触窓を通じて部分的に前記ドレーン電極と接触するように電気的に連結されている画素電極と、
前記ゲートパッド及び前記データパッドにそれぞれ接触している補助ゲートパッド及び補助データパッドと
を含む薄膜トランジスタ基板を提供する。
【0030】
前記開口部は、前記画素電極と隣接するデータ線の間にある前記基板を露出させる。
前記ドレーン電極を露出させる第3接触窓は、その側面が前記ドレーン電極の境界線上に置かれるように延長される。
【0031】
【発明の実施の形態】
以下、本発明の属する技術分野において通常の知識を有する者が容易に実施することができるように、本発明の実施例について添付図面に基づいて詳細に説明する。
【0032】
まず、図1ないし図5に基づいて本発明の実施例による薄膜トランジスタ基板の構造について詳しく説明する。
図1に示したように、1つの絶縁基板に同時に多数の液晶表示装置用パネル領域が形成される。例えば、図1のように、1つのガラス基板1に4つの液晶表示装置用パネル領域110、120、130、140が形成され、形成されるパネルが薄膜トランジスタパネルである場合、パネル領域110、120、130、140は多数の画素からなる画面表示部111、121、131、141と周辺部112、122、132、142とを含む。画面表示部111、121、131、141には主に薄膜トランジスタ、配線及び画素電極などが行列の形態に反復的に配置されており、周辺部112、122、132、142には駆動素子と連結される要素、即ち、パッドとその他の静電気保護回路などが配置される。
【0033】
このような液晶表示装置を形成する時には通常のステッパー(stepper)露光器を使用し、この露光器を使用する時には画面表示部111、121、131、141及び周辺部112、122、132、142を多数の区域に分け、区域別に同一のマスクまたは異なる光マスクを使用して薄膜上にコーティングされた感光膜を露光し、露光した後に基板全体を現像して感光膜パターンを形成した後、下部の薄膜をエッチングすることによって特定の薄膜パターンを形成する。このような薄膜パターンを反復的に形成することによって、液晶表示装置用薄膜トランジスタ基板が完成される。
【0034】
図2は図1の1つのパネル領域に形成された液晶表示装置用薄膜トランジスタ基板の配置を概略的に示した配置図である。
図2のように、線1で囲まれた画面表示部には多数の薄膜トランジスタ3と、それぞれの薄膜トランジスタ3に電気的に連結されている画素電極82と、ゲート線22及びデータ線62を含む配線などが形成されている。画面表示部の外側の周辺部にはゲート線22の端に連結されたゲートパッド24と、データ線62の端に連結されたデータパッド64とが配置されており、静電気放電による素子破壊を防止するためにゲート線22及びデータ線62をそれぞれ電気的に連結して等電位に形成するためのゲート線短絡帯(shorting bar)4及びデータ線短絡帯5が配置されており、ゲート線短絡帯4及びデータ線短絡帯5は短絡帯連結部6を通じて電気的に連結されている。この短絡帯4、5は後に除去され、これらを除去する時に基板を切断する線が図面符号2である。説明しない図面符号7は接触窓であって、ゲート線短絡帯4及びデータ線短絡帯5と絶縁膜(図示しない)を隔てている短絡帯連結部6を連結するために絶縁膜に形成されている。
【0035】
図3ないし図5は図2の画面表示部の薄膜トランジスタと画素電極及び配線と周辺部のパッドを拡大して示したものであって、図3は配置図であり、図4及び図5は図3のIV−IV’線及びV−V’線に沿って切断して示した断面図である。
【0036】
まず、絶縁基板10の上に横方向にのびている走査信号線またはゲート線22、ゲート線22の端に連結されていて外部から走査信号の印加を受けてゲート線22に伝達するゲートパッド24及びゲート線22の一部である薄膜トランジスタのゲート電極26を含むゲート配線が形成されている。
【0037】
このゲート配線22、24、26は単一膜、二重膜または三重膜で形成されることもでき、二重層以上に形成する場合には一つの層は抵抗が小さい物質で形成し他の層は他の物質との接触特性が良好な物質で形成することが好ましい。
【0038】
本実施例では二重膜からなるゲート配線22、24、26を例として説明する。即ち、ゲート配線22、24、26の下部膜221、241、261はクロム(Cr)、モリブデン(Mo)またはモリブデン合金などのようにITO(indium-tin-oxide)またはIZO(indium-zinc-oxide)との接触特性が良好な金属で形成されており、上部膜222、242、262はアルミニウム(Al)またはアルミニウム合金(Al alloy)などのように低抵抗金属で形成されている。
【0039】
ゲート配線22、24、26の上には窒化ケイ素(SiNx)などからなるゲート絶縁膜30が形成されてゲート配線22、24、26を覆っている。
ゲート絶縁膜30の上には水素化非晶質ケイ素(hydrogenated amorphous silicon)などの半導体からなる半導体パターン42、48が形成されており、半導体パターン42、48の上には燐(P)などのn型不純物で高濃度でドーピングされている非晶質ケイ素などからなる抵抗性接触層(ohmic contact layer)パターン55、56、58が形成されている。
【0040】
接触層パターン55、56、58の上にはデータ配線が形成されている。データ配線は縦方向に形成されているデータ線62、データ線62の一端に連結されて外部からの画像信号の印加を受けるデータパッド64、そしてデータ線62の分枝である薄膜トランジスタのソース電極65からなるデータ線部などを含む。また、データ線部62、64、65と分離されておりゲート電極26に対してソース電極65の反対側に位置する薄膜トランジスタのドレーン電極66とゲート線22の上に位置して重畳されている維持蓄電器用導電体パターン68も含む。維持蓄電器用導電体パターン68は後述する画素電極82と連結されて維持蓄電器をなす。しかし、画素電極82とゲート線22の重畳のみでも充分な大きさの維持容量を得ることができれば維持蓄電器用導電体パターン68を形成しないこともある。
【0041】
以下、維持蓄電器用導電体パターン68が形成されている場合を中心にして説明する。
データ配線62、64、65、66、68もゲート配線22、24、26と同様に単一膜、二重膜または三重膜で形成されることもでき、本実施例ではクロム(Cr)、モリブデン(Mo)またはモリブデン合金などのようにITOまたはIZOとの接触特性が良好な金属で形成された下部膜621、641、651、661、681とアルミニウム(Al)またはアルミニウム合金(Al alloy)などのような低抵抗金属で形成されている上部膜622、642、652、662、682からなる二重膜配線を例として説明する。但し、データ配線62、64、65、66、68のうちの維持蓄電器用導電体パターン68は二重膜のうちの上部膜が除去されて下部膜681のみが残った構造を有する。
【0042】
ここで、接触層パターン55、56、58はその下部の半導体パターン42、48とその上部のデータ配線62、64、65、66、68との接触抵抗を低下させる役割を果たし、データ配線62、64、65、66、68と完全に同一な形態を有する。即ち、データ線部接触層パターン55はデータ線部62、64、65と同一であり、ドレーン電極用接触層パターン56はドレーン電極66と同一であり、維持蓄電器用接触層パターン58は維持蓄電器用導電体パターン68と同一である。
【0043】
一方、半導体パターン42、48はデータ配線62、64、65、66、68及び接触層パターン55、56、57と類似した形態を有している。具体的には、維持蓄電器用半導体パターン48は維持蓄電器用導電体パターン68及び維持蓄電器用接触層パターン58は同一な形態であるが、薄膜トランジスタ用半導体パターン42はデータ配線及び接触層パターンの残りの部分とは異なる。即ち、薄膜トランジスタのチャンネル部でデータ線部62、64、65、特にソース電極65とドレーン電極66とが分離されておりデータ線部中間層55とドレーン電極用接触層パターン56とも分離されているが、薄膜トランジスタ用半導体パターン42はここで切れずに連結されて薄膜トランジスタのチャンネルを生成する。一方、半導体パターン42は周辺部に延長されて周辺部全体にかけて形成されている。
【0044】
ゲート線22のうちのデータ線62と重複される部分、データ線部62、64、65、ドレーン電極66と半導体パターン42は保護膜70で覆われている。
保護膜70にはドレーン電極66及びデータパッド64を露出させる接触窓71、73が空けられており、アルミニウムまたはアルミニウム合金などで形成されているドレーン電極66の上部膜662とデータパッド64の上部膜642はそれぞれ除去され、クロムなどのように接触特性が良好なそれぞれの下部膜661、641が接触窓71、73を通じて露出されている。前記ドレーン電極66を露出させる接触窓71はドレーン電極66の境界線を露出させることができるように画素領域に向かって延長され得る。また、ゲートパッド24を露出させる接触窓72が保護膜70、ゲート絶縁膜30及び半導体パターン42に空けられており、ゲートパッド24の上部膜242は除去されていてゲートパッド24の下部膜241が接触窓72を通じて露出されている。
【0045】
また、保護膜70は窒化ケイ素やアクリル系などの有機絶縁物質からなることができ、半導体パターン42の中の少なくともソース電極65とドレーン電極66との間に位置するチャンネル部分を覆って保護する役割を果たす。
【0046】
ゲート線22及びデータ線62で囲まれた画素領域のゲート絶縁膜30の上には画素電極82が形成されている。画素電極82は接触窓71を通じてドレーン電極66の下部膜661と物理的、電気的に連結されて薄膜トランジスタから画像信号を受けて上板の電極と共に電気場を生成し、ITOまたはIZOなどの透明な導電物質で形成される。また、画素電極82は維持蓄電器用導電体パターン68の上にも延長されて物理的、電気的に連結されており、これによって維持蓄電器用導電体パターン68とその下部のゲート線22と維持蓄電器をなす。一方、ゲートパッド24及びデータパッド64の上には補助ゲートパッド84及び補助データパッド86が画素電極82と同一の物質で形成されており、接触窓72、73を通じてクロム膜などで形成されているゲートパッド24の下部膜241及びデータパッド64の下部膜641とそれぞれ接触している。補助ゲートパッド84及び補助データパッド86はパッド24、64と外部回路装置との接着性を補完しパッドを保護する役割を果たすものであって、必ずしも必要であるのではない。
【0047】
ここで、画素電極82、補助ゲートパッド84及び補助データパッド86がITO及びIZOとの接触特性が良好なクロムまたはモリブデンで形成されたドレーン電極66の下部膜661、ゲートパッド84の下部膜841及びデータパッド86の下部膜861と直接接触するため、安定化されたパッド部特性を得ることができる。
【0048】
画素電極82の材料の例として透明なITOとIZOをあげたが、反射型液晶表示装置の場合には不透明な導電物質を使用することができる。
以下、本発明の第1実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図6乃至図31と前述の図3乃至図5に基づいて詳細に説明する。
【0049】
まず、図6乃至図8に示されているように、クロム、モリブデン膜またはモリブデン合金膜のような第1ゲート金属膜を500〜1,500Åの厚さに形成し、次いでアルミニウム膜またはアルミニウム合金膜のような第2ゲート金属膜を1,000〜4,000Åの厚さに形成した後、第1マスクを用いて第2及び第1ゲート金属膜を乾式または湿式エッチングして、基板10の上にゲート線22、ゲートパッド24及びゲート電極26を含む二重膜221、241、261;222、242、262構造のゲート配線を形成する。
【0050】
その後、図9乃至図11に示されているように、ゲート絶縁膜30、半導体層40、接触層50用ドーピングされた非晶質ケイ素膜を化学気相形成法を利用してそれぞれ1,500Å乃至5,000Å、500Å乃至1,500Å、300Å乃至600Åの厚さに順次形成する。
【0051】
次いで、クロム、モリブデン膜またはモリブデン合金膜のような第1データ金属膜を500〜1,500Åの厚さに形成し、次いでアルミニウム膜またはアルミニウム合金膜のような第2データ金属膜を500〜4,000Åの厚さに形成した後、第2マスクを使用して第2及び第1データ金属膜及びその下の接触層用ドーピングされた非晶質ケイ素膜をパターニングしてデータ線62、データパッド64、ソース電極65などのデータ線部とその下部のデータ線部接触層パターン55、ドレーン電極66とその下部のドレーン電極用接触層パターン56及び維持蓄電器用導電体パターン68とその下部の維持蓄電器用接触層パターン58を形成する。ここで、維持蓄電器用導電体パターン68と維持蓄電器用接触層パターン58は形成しないこともある。以後の工程は維持蓄電器用導電体パターン68が形成されている場合をその例にして説明する。
【0052】
その後、図12乃至図14に示されているように、窒化ケイ素をCVD方法で形成して3,000Å以上の厚さを有する保護膜70を形成した後、第3マスクを使用して保護膜70と半導体層40及びゲート絶縁膜30をパターニングして接触窓71、72、73を含むこれらのパターンを形成する。この時、ゲートパッド24の上では保護膜70、半導体層40、ゲート絶縁膜30及びゲートパッド24の上部膜242を除去し、データパッド64及びドレーン電極66の上では保護膜70と共にデータパッド64の上部膜642及びドレーン電極66の上部膜662をそれぞれ除去し、維持蓄電器用導電体パターン68の上部膜682も除去する。
【0053】
一方、画素領域になる部分Pxを含む領域、即ち、隣接した二つのデータ線62の間の領域では保護膜70と共に半導体層40を除去して必要な部分にのみチャンネルが形成されるように半導体層パターンを形成する。このために、部分に応じて厚さが異なる感光膜パターンを形成し、これをエッチングマスクとして下部の膜を乾式エッチングする。これについては次の図15乃至図31に基づいてより詳しく説明する。
【0054】
まず、保護膜70の上に感光膜PR、好ましくは陽性の感光膜を5,000Å乃至30,000Åの厚さに塗布した後、第3マスク300,400を通じて露光する。感光膜PRの露光程度は、図15及び図16に示されているように、画面表示部Dと周辺部Pで異なる。即ち、画面表示部Dの感光膜PRの中の光に露出された部分Cは表面から一定の深さまでのみ光に反応して高分子が分解されその下には高分子がそのまま残っているが、ゲートパッド部及びデータパッド部を含む周辺部Pの感光膜PRはこれとは異なり光に露出された部分Bは下部まで全て光に反応して高分子が分解された状態になる。ここで、画面表示部Dや周辺部Pで光に露出される部分C、Bは保護膜70が除去される部分である。
【0055】
このためには、画面表示部Dに使用するマスク300と周辺部Pに使用するマスク400の構造を変更する方法を使用することができ、ここでは3つの方法を提示する。
【0056】
図17及び図18に示されているように、マスク300、400は一般的に基板310、410とその上のクロムなどからなる不透明なパターン層320、420、そしてパターン層320、420及び露出された基板310、410を覆っている半透明なペリクル(pellicle)330、430からなる。不透明なパターン層320、420の光透過率は3%以下であり、周辺部Pに使用されるマスク400のペリクル430の光透過率は90%以上になるようにし、画面表示部Dに使用されるマスク300のペリクル330の光透過率は周辺部Pのペリクル430の光透過率の20〜60%範囲である20〜40%程度とするのが好ましい。
【0057】
画面表示部Dの半透明なペリクル330の代りに、光源の分解能より小さな大きさ、約2.5μmの幅のスリット(slit)や格子形態の微細パターンを有するマスクを使用することもできる。
【0058】
その後、図19及び図20に示されているように、画面表示部Dのマスク300には全面にかけてクロム層350を約100Å乃至300Åの厚さに残して透過率を低くし、周辺部Pのマスク400にはこのようなクロム層を残さない。この時、画面表示部Dに使用されるマスク300のペリクル340は周辺部Pのペリクル430と同一の透過率を有するようにすることができる。
【0059】
ここで、前記2つの方法を混用して使用することができるのはもちろんである。
前記2つの例ではステッパーを使用した分割露光の場合に適用することができるものであって画面表示部Dと周辺部Pとが異なるマスクを使用して露光されるため可能であるのである。このように分割露光する場合にはその他にも画面表示部Dと周辺部Pの露光時間を異なるようにすることによって厚さを調節することもできる。
【0060】
しかし、画面表示部Dと周辺部Pを分割露光せず一つのマスクを使用して露光することもでき、この場合に適用できるマスクの構造を図21に基づいて説明する。
【0061】
図21に示されているように、マスク500の基板510の上には透過率調節膜550が形成されており、透過率調節膜550の上にパターン層520が形成されている。透過率調節膜550は画面表示部Dではパターン層520の下部だけでなく全面にかけて形成されているが、周辺部Pではパターン層520の下部にのみ形成されている。結局、基板510の上には高さが異なる二つ以上のパターンが形成されているようになる。
【0062】
もちろん、周辺部Pにも透過率調節膜を形成することができ、この場合の周辺部Pの透過率調節膜は画面表示部Dの透過率調節膜550の透過率より高い透過率を有しなければならない。
【0063】
このような透過率調節膜550を有する光マスク500を製造する時には、まず、基板500の上に透過率調節膜550と、この透過率調節膜550とエッチング比が異なるパターン層520を連続して積層する。全面にかけて感光膜(図示しない)を塗布して露光、現像した後、感光膜をエッチングマスクにしてパターン層520をエッチングする。残った感光膜を除去した後、再び周辺部Pの接触窓に対応する位置の透過率調節膜を露出させる新たな感光膜パターン(図示しない)を形成した後、これをエッチングマスクにして透過率調節膜550をエッチングすることによって光マスク500を完成する。
【0064】
しかし、感光膜PRの中の下部に反射率が高い金属層、即ち、ゲート配線22、24、26やデータ配線62、64、65、66、68がある部分は反射された光によって露光時に他の部分より光の照射量が多くなる可能性がある。これを防止するために、下部からの反射光を遮断する層を形成したり着色された感光膜PRを使用することができる。
【0065】
このような方法で感光膜PRを露光した後に現像すると、図22及び図23に示したような感光膜パターンPRが形成される。即ち、ゲートパッド24及びデータパッド64の一部の上には感光膜が形成されておらず、ゲートパッド24及びデータパッド64の一部以外の全ての周辺部P、画面表示部Dのデータ線部62、64、65及びドレーン電極66及びデータ線部65とドレーン電極66の間の半導体層40の上部には厚い感光膜が形成されており、画面表示部Dの維持蓄電器用導電体パターン68の上部及び画素領域Pxの上部には薄い感光膜が形成されている。図23のように、ドレーン電極66の一部の上部に薄い感光膜が形成されていることも可能である。
【0066】
この時、感光膜PRの薄い部分Cの厚さは最初厚さの約1/4乃至1/7水準、即ち、350Å乃至10,000Å程度、より好ましくは、1,000Å乃至6,000Åになるようにするのが好ましい。例えば、感光膜PRの最初厚さは25,000Å乃至30,000Åとし、画面表示部Dの透過率を30%として薄い感光膜の厚さが3,000Å乃至5,000Åになるようにすることができる。しかし、残す厚さは乾式エッチングの工程条件によって決定されなければならないので、このような工程条件に応じてマスクのペリクル、残留クロム層の厚さまたは透過率調節膜の透過率や露光時間などを調節しなければならない。
【0067】
このような薄い厚さの感光膜は通常的な方法で感光膜を露光、現像した後、リフローを通じて形成することもできる。
次いで、乾式エッチング方法で感光膜パターンPR及びその下部の膜、即ち、保護膜70、半導体層40及びゲート絶縁膜30に対するエッチングを進行する。
【0068】
この時、前述のように、感光膜パターンPRの中のA部分は完全に除去されずに残っていなければならなく、B部分下部の保護膜70、半導体層40及びゲート絶縁膜30が除去されなければならならなく、C部分下部では保護膜70と半導体層40のみを除去しゲート絶縁膜30は除去されてはならない。
【0069】
このために、感光膜パターンPRとその下部の膜とを同時にエッチングすることができる乾式エッチング方法を使用することができる。
一方、薄い厚さの感光膜が不均一な厚さで残ってゲート絶縁膜30の上部に半導体層40の一部が残留することを防止するために、感光膜パターンPRとその下部の膜を多数の段階に分けてエッチングすることができる。これについて次のように詳しく説明する。
【0070】
まず、図24及び図25に示されているように、感光膜パターンPRが完全に除去されたB部分の保護膜70及びその下部の膜、即ち、半導体層40及びゲート絶縁膜30を乾式エッチング方式でエッチングしてデータパッド64を完全に露出させ、ゲートパッド24の上部ではゲート絶縁膜30の一部を残す。この時、ゲートパッド24が露出されるようにゲートパッド24の上部のゲート絶縁膜30を完全に除去することもできる。乾式エッチング気体としてはSF6+N2またはSF6+HClなどを使用し、この過程で感光膜PRが一部除去されることもできる。従って、画面表示部Dで保護膜70が露出されないように感光膜の消耗量が制御される条件を採択しなければならない。この段階で、図25に示されているように、維持蓄電器用導電体パターン68の上部に位置した感光膜PRの厚さも画面表示部Dの感光膜の厚さだけ薄くなる。
【0071】
その後、酸素を利用したアッシング(ashing)工程を実施して、図26及び図27のように、C部分の保護膜70の上部に残留する感光膜と維持蓄電器用導電体パターン68の上部の感光膜とを除去する。この時、C部分で感光膜が不均一な厚さで残って感光膜が残留する可能性があるので、N2+O2またはAr+O2などの気体を使用してアッシングを十分に進行する。これによって、図13A及び図13Bで薄い感光膜が不均一な厚さで形成されてもC部分で感光膜を完全に除去することができる。
【0072】
次いで、図28及び図29のように、半導体層40と保護膜70に対するエッチング選択比が優れた条件下で、感光膜パターンPRをマスクにして維持蓄電器用導電体パターン68の上部、ドレーン電極66の上部及び画素領域になる部分の上部の保護膜70とゲートパッド24の上部のゲート絶縁膜40を除去する。これによって、維持蓄電器が形成される部分と画面表示部Dで半導体層40が露出されると同時に、ドレーン電極66及びゲートパッド24を露出するようになる。ここで、半導体層40と保護膜70に対するエッチング選択比が優れた条件を形成するために、O2またはCF4を多量含ませることが好ましく、乾式エッチング気体としてはSF6+N2、SF6+O2、CF4+O2、CF4+CHF3+O2などを使用することが好ましい。
【0073】
その後、図30及び図31に示されるように、非晶質ケイ素層のみをエッチングする条件を選択して露出された半導体層40、特に隣接した二つのデータ線62の間に存在する半導体層40を除去して半導体パターン42、48を完成する。この時、非晶質ケイ素層をエッチングする気体としてはCl2+O2またはSF6+HCl+O2+Arなどを使用するのが好ましい。
【0074】
その後、露出されたゲートパッド24の上部膜242、ドレーン電極66の上部膜662、データパッド64の上部膜642、そして維持蓄電器用導電体パターン68の上部膜682を乾式エッチングまたは湿式エッチングで除去した後、残留する感光膜PRを除去する。その後、ITOまたはIZOのような透明な導電膜を形成し、これを第4マスクを使用してパターニングして、図4及び図5に示されたように、ドレーン電極66の下部膜661、ゲートパッド24の下部膜241及びデータパッド64の下部膜641とそれぞれ接触する画素電極82、ゲートパッド導電パターン84及びデータパッド導電パターン86を形成する。
【0075】
このように、本発明の第1実施例では、画面表示部Dでは保護膜70と半導体層40のみを除去して接触窓71及び半導体パターン42、48を形成し、周辺部Pでは保護膜70、半導体層40及びゲート絶縁膜30を全て除去して接触窓72、73を形成する工程を一つのマスク工程で実施するため、4枚のマスクを使用して薄膜トランジスタ基板を製造することが可能である。また、エッチング条件を適切に調節して広い面積を互いに異なる深さにエッチングしながらも一つのエッチング深さに対しては均一なエッチング深さを有するようにすることが可能である。データ配線またはゲート配線をアルミニウム膜などの低抵抗金属膜を含む二重膜として使用し、パッド部では接触特性がよくないアルミニウム膜を除去することによって、パッド部特性を低下させずに低抵抗配線を使用することが可能である。
【0076】
その後、第1実施例で、ドレーン電極66の上部膜662、データパッド64の上部膜642をエッチングする時に保護膜70の端部より内側に過エッチングされる場合、以後にITOまたはIZO膜パターンが接触窓の内側で切れる可能性があるという点を補完するための第2実施例を以下に説明する。
【0077】
図32乃至図37は本発明の第2実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
第2実施例による液晶表示装置用薄膜トランジスタ基板の製造方法は保護膜70を形成する段階までは前述の図3乃至図11に示した第1実施例による方法と同一の方法で進行する。
【0078】
即ち、絶縁基板10上にクロム、モリブデン膜またはモリブデン合金膜のような第1ゲート金属膜とアルミニウム膜またはアルミニウム合金膜のような第2ゲート金属膜とを順次形成した後、第1マスクを用いて第2及び第1ゲート金属膜を乾式または湿式エッチングして、基板10の上にゲート線22、ゲートパッド24及びゲート電極26を含む二重膜221、241、261;222、242、262構造のゲート配線を形成する。その後、ゲート絶縁膜30、半導体層40、接触層用ドーピングされた非晶質ケイ素膜を順次形成する。次いで、クロム、モリブデン膜またはモリブデン合金膜のような第1データ金属膜とアルミニウム膜またはアルミニウム合金膜のような第2データ金属膜とを形成し、第2マスクを使用して第2及び第1データ金属膜及びその下の接触層用ドーピングされた非晶質ケイ素膜をパターニングしてデータ線62、データパッド64、ソース電極65などデータ線部とその下部のデータ線部接触層パターン55及びドレーン電極66とその下部のドレーン電極用接触層パターン56を形成する。図示してはいないが、前述の第1実施例と同様に維持蓄電器用導電体パターン68とその下部の維持蓄電器用接触層パターン58を形成することもできる。
【0079】
その後、その上に保護膜70を蒸着した後、感光膜PRを塗布しこれを第3マスクを使用して露光及び現像して、図32に示されているように、感光膜PRの厚さが部分的に異なるようにパターニングする。即ち、ゲートパッド24、データパッド64及びドレーン電極66の一部の上部Bでは感光膜PRが完全に除去され、画面表示部Dでドレーン電極66の上部の感光膜PRが完全に除去された部分の外側一部C、画素領域が形成される部分C及び周辺部Pのデータパッド64の上部の感光膜PRが完全に除去された部分の外側一部Cには薄い感光膜PRが形成され、以外の全ての部分Aには感光膜PRが完全に残るようにパターニングする。
【0080】
その後、図33に示されているように、感光膜PRが完全に除去された部分を通じてその下部の膜、即ち、保護膜70、半導体層40及びゲート絶縁膜30を乾式エッチングで除去して、ゲートパッド24、ドレーン電極66及びデータパッド64が露出されるようにする。
【0081】
この段階で、感光膜PRの厚さが一部除去されることもできる。
次いで、図34に示されているように、露出されたゲートパッド24の上部膜242、ドレーン電極66の上部膜662及びデータパッド64の上部膜642を湿式または乾式エッチング方法で除去して、それぞれの下部膜241、661、641を露出させる。
【0082】
その後、感光膜PRを酸素を含む気体を利用してアッシングして、ドレーン電極66の上部、画素領域になる部分の上部及びデータパッド64の上部に覆われている薄い感光膜PRを除去してその下部の保護膜70を露出させる。その後、図35に示したように、露出された保護膜70及びその下部の半導体層40を乾式エッチングして半導体パターンを完成し、接触窓72、73の端部の外側に一定の幅のドレーン電極66及びデータパッド64の上部膜662、642を露出させる。
【0083】
次いで、図36に示したように、残留する感光膜PRをストリップ(strip)して除去して、ゲートパッド24の下部膜241、ドレーン電極66の下部膜661及びデータパッド64の下部膜641をそれぞれ露出させる接触窓71、72、73を完成する。
【0084】
最後に、ITO膜またはIZO膜を全面に形成し第4マスクを使用してエッチングして、図37に示したように、接触窓72、71、73を通じてゲートパッド24の下部膜241、ドレーン電極66の下部膜661及びデータパッド64の下部膜641とそれぞれ接触するゲートパッド導電パターン84、画素電極82及びデータパッド導電パターン86を形成する。
【0085】
以上のように、本発明の第2実施例では、画面表示部Dでは保護膜70及び半導体層40を除去して接触窓71及び半導体パターン42、48を形成し、周辺部Pでは保護膜70、半導体層40及びゲート絶縁膜30を全て除去して接触窓72、73を形成する工程を一つのマスク工程で実施するため、4枚のマスクを使用して薄膜トランジスタ基板を製造することが可能である。また、エッチング条件を適切に調節して広い面積を互いに異なる深さにエッチングしながらも一つのエッチング深さに対しては均一なエッチング深さを有するようにすることが可能であり、データ配線またはゲート配線をアルミニウム膜などの低抵抗金属膜を含む二重膜として使用し、パッド部では接触特性がよくないアルミニウム膜を除去することによって、パッド部特性を低下させずに低抵抗配線を使用することが可能である。さらに、ドレーン電極66の上部膜662、データパッド64の上部膜642をまず除去した後に保護膜70を除去して接触窓を形成するため、この上部膜662、642が保護膜の内側に過エッチングされる恐れがなく、従って、以後に形成される画素電極82及びデータパッド導電パターン86が接触窓の内側で切れることを防止することができる。上部膜662、642が過エッチングされない場合でも、接触窓71、72、73の付近における段差を緩和させることができるので、同一な効果を得ることができる。
【0086】
以下、図38乃至図43に基づいて本発明の第3実施例による薄膜トランジスタ基板の製造方法について説明する。
図38乃至図43は本発明の第3実施例による薄膜トランジスタ基板の製造方法を工程順序によって示した断面図であって、保護膜として感光性を有する有機膜を使用したものを示している。
【0087】
まず、第1及び第2実施例と同一な段階を経て、二重膜ゲート配線22、24、26、ゲート絶縁膜30、半導体層40、接触層パターン55、56、そして二重膜データ配線62、64、65、66を形成する。
【0088】
即ち、絶縁基板10の上にクロム、モリブデン膜またはモリブデン合金膜のような第1ゲート金属膜とアルミニウム膜またはアルミニウム合金膜のような第2ゲート金属膜とを順次形成した後、第1マスクを用いて第2及び第1ゲート金属膜を乾式または湿式エッチングして、基板10の上にゲート線22、ゲートパッド24及びゲート電極26を含む二重膜221、241、261;222、242、262構造のゲート配線を形成する。その後、ゲート絶縁膜30、半導体層40、接触層用ドーピングされた非晶質ケイ素膜を順次形成する。次いで、クロム、モリブデン膜またはモリブデン合金膜のような第1データ金属膜とアルミニウム膜またはアルミニウム合金膜のような第2データ金属膜とを連続して形成して第2マスクを使用して第2及び第1データ金属膜及びその下の接触層用ドーピングされた非晶質ケイ素膜をパターニングしてデータ線62、データパッド64、ソース電極65などデータ線部とその下部のデータ線部接触層パターン55及びドレーン電極66とその下部のドレーン電極用接触層パターン56を形成する。
【0089】
その後、その上に感光性がある有機絶縁膜を3,000Å程度の厚さでコーティングして保護膜80を形成した後、第3マスクを使用して露光及び現像して、図24に示したように、保護膜80の厚さが部分的に異なるようにパターニングする。即ち、ゲートパッド24、データパッド64及びドレーン電極66の一部の上部Cでは保護膜80が完全に除去され、画面表示部Dでドレーン電極66の上部の保護膜80が完全に除去された部分の外側一部Cと画素領域が形成される部分C及び周辺部Pのデータパッド64の上部の保護膜80が完全に除去された部分の外側一部Cには薄い保護膜80が形成され、以外の全ての部分Aには保護膜80がそのまま残るようにする。
【0090】
その後、図39に示したように、保護膜80が完全に除去された部分を通じて露出されているその下部の膜、即ち、半導体層40及びゲート絶縁膜30を乾式エッチングで除去して、ゲートパッド24を露出させる接触窓72を形成する。
【0091】
次いで、図40に示したように、露出されたゲートパッド24の上部膜242、ドレーン電極66の上部膜662及びデータパッド64の上部膜642を湿式または乾式エッチング方法で除去して、それぞれの下部膜241、661、641を露出させる。
【0092】
ドレーン電極66の上の一部、画素領域になる部分の上部及びデータパッド64の上の一部に覆われている薄い保護膜80をアッシングで除去して、図41に示したように、その下部のドレーン電極66の上部膜662とデータパッド64の上部膜642とを露出させて、段差が緩和された接触窓71、73をそれぞれ形成すると共に、画素領域の半導体層40を露出させる。
【0093】
その後、図42に示したように、露出された半導体層30を乾式エッチングして半導体パターンを完成する。
最後に、ITO膜またはIZO膜を全面に形成し第4マスクを使用してエッチングして、図43に示したように、接触窓72、71、73を通じてゲートパッド24の下部膜241、ドレーン電極66の下部膜661及びデータパッド64の下部膜641とそれぞれ接触するゲートパッド導電パターン84、画素電極82及びデータパッド導電パターン86を形成する。
【0094】
このような第3実施例による液晶表示装置用薄膜トランジスタ基板の製造方法は第2実施例と同一の効果を得ることができるだけでなく、保護膜形成以後に感光膜を別途に塗布したり除去する工程が必要でないため工程が単純化される。
【0095】
以下、図44乃至図59に基づいて本発明の第4実施例による薄膜トランジスタ基板の製造方法について説明する。
図44乃至図59は本発明の第4実施例による薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。本実施例による薄膜トランジスタ基板で、ゲート配線及びデータ配線が単層構造からなっており、維持蓄電器用導電体パターン68が省略されており、基板10を露出させる開口部31が画素電極82とデータ線62との間に形成されているという点以外は全ての構成要素が第1実施例による薄膜トランジスタ基板と同一である。前記単層構造からなるゲート配線及びデータ配線は1000乃至4000に達する厚さを有し、Al、Al合金、Mo、Mo−W合金、CrまたはTaのような金属または導電物質で形成される。前記開口部31は半導体パターン40がデータ線62の周辺部に過度に延長されてデータ線62と連結される時に画素電極82とデータ線62との間に発生する短絡を防止するためのものである。
【0096】
第4実施例による薄膜トランジスタを製造するための方法において、ゲート配線とデータ配線が単層構造で形成されるという点以外は保護膜を基板に形成する段階に達する全ての工程は第1実施例の工程と同一である。
【0097】
保護膜70を形成した後、保護膜70上に感光膜PRを塗布した後、第3マスクを通じて露光する。露光後の感光膜PRは、図44及び45に示したように、画面表示部Dと周辺部Pとが異なる。即ち、画面表示部Dの感光膜PRの中の光に露出された部分B、C、Eのうち、C、E部分は表面から一定の深さまでのみが光に反応して高分子が分解されその下には高分子がそのまま残っているが、B部分は下部まで全て光に反応して高分子が分解された状態になり、周辺部Pの感光膜PRはこれとは異なり光に露出された部分Bは下部まで全て光に反応して高分子が分解された状態となる。ここで、画面表示部Dや周辺部Pの光に露出される部分C、E、Bは保護膜70が除去される部分である。
【0098】
このために、前記画面表示部D及び前記周辺部Pに対応する前記第3マスクの透過率が適切に調節されなければならない。
図47に示されているように、前記第3マスクは透明な基板610とその上に形成されている透過率調節膜620及び不透明膜630からなっている。この時、不透明膜630は光の波長の中のG線、H線またはI線に対して透過率が3%以下になるものが好ましく、透過率調節膜620は20%〜40%の間になるものが好ましく、透明な基板610は90%以上になるものが好ましい。この時、透過率調節膜620と不透明膜630との光透過率差異は物質自体が有する光透過率が互いに異なるものを使用することによって形成することができ、同一の物質を使用しながらその厚さを異にすることによって形成することもできる。後者の例としてはクロムを100Å乃至300Åの厚さで形成して透過率調節膜620として使用し、同クロムを透過率調節膜620より十分に厚く形成して不透明膜630として使用することをあげることができる。
【0099】
基板610は光を透過させる程度に応じて5個の部分に分かれる。即ち、光を殆ど透過させないA部分、光の大部分を透過させるB部分、光の透過率がA部分とB部分との中間程度になるC部分、光の透過率がB部分とC部分との中間程度になるE部分及び透過率がC部分とA部分との中間程度になるF部分に分かれる。ここで、A部分には基板610上に透過率調節膜620及び不透明膜630が全て形成されており、B部分には基板610上に何らのものも形成されていなく、C部分には基板610上に透過率調節膜620のみが形成されている。また、E部分には基板610上に透過率調節膜620が形成され透過率調節膜620に多数のスリットパターンが形成されており、F部分には透過率調節膜620及び不透明膜630が形成され不透明膜630に多数のスリットパターンが形成されている。
【0100】
この時、E部分の透過率調節膜620及びF部分の不透明膜630に形成されているスリットパターンはその幅が感光膜の露光に使用される光源の分解能より膜狭くなければならなく、これは光がスリットを通過する過程で回折されるようにして入射される光の一部のみが透過することができるようにするためである。ここで、透過率調節膜620及び不透明膜630に形成されるパターンは必ずしもスリットパターンでなければならないのではなく、光の回折を誘発することができるものであればいずれの模様でも関係ない。即ち、モザイク模様なども使用することができる。
【0101】
前記のようにスリットパターンやモザイクパターンをマスクに形成する理由は、反射光の影響及び感光膜の平坦化現象によって感光膜が不均一に形成されることを防止するためである。即ち、ゲート配線は金属で形成されて反射光が発生するため、同一な強さの光が光マスクを通じて入射されると、ゲート配線に対応する感光膜(E部分)は他の部分(C部分)より照射される光の強さが増加してC部分とE部分との間の感光膜パターンは不均一な厚さで残るようになる。また、感光膜を塗布する場合に平坦化が行われるため、基板の上部のゲート配線のような突起がある部分では感光膜の厚さが他の部分より相対的に薄くなる。この時、光の強さを均一に照射して現像すると、ゲート配線に対応する部分には他の部分より感光膜が薄く残留するようになる。従って、C部分とE部分の感光膜の厚さを同一にするために、ゲート配線に対応する部分であるC部分よりE部分に入射される光量を増加させることができるスリットやモザイクのパターンを有するマスクを使用するのである。
【0102】
ここに、着色された感光膜を使用して反射光による光の照射量変動を防止する方法を併行することもできる。
このような方法で感光膜PRを露光した後、現像すると図48及び図49のような感光膜パターンPRが形成される。即ち、ゲートパッド24及びデータパッド64の一部の上には感光膜が形成されておらず、ゲートパッド24及びデータパッド64以外の全ての周辺部Pと画面表示部Dでデータ線部62、64、65及びドレーン電極66と両者の間の半導体層40の上部には厚い感光膜Aが形成されており、データ線62の上部の厚い感光膜Aの左右側面には感光膜が形成されていない部分Bが存在し、ドレーン電極66の一部の上及び画面表示部Dのその他部分には薄い感光膜Cが形成されている。
【0103】
次いで、乾式エッチング方法で感光膜パターンPR及びその下部の膜、即ち、保護膜70、半導体層40及びゲート絶縁膜30に対するエッチングを進行する。
【0104】
この時、前述のように、感光膜パターンPRの中のA部分は完全に除去されずに残っていなければならなく、B部分の下部の保護膜70、半導体層40及びゲート絶縁膜30が除去されなければならなく、C部分の下部では保護膜70及び半導体層40のみを除去しゲート絶縁膜30は除去されてはならなく、C部分の下部のドレーン電極66の上部では保護膜70のみが除去されなければならない。
【0105】
その後、アッシング工程を実施して、図52及び図53に示したように、C部分の保護膜70の上部に残留する感光膜を除去する。
次いで、図54及び図55のように、半導体層40と保護膜70に対するエッチング選択比が優れる条件を選択して感光膜パターンPRをマスクにして露出された保護膜70及びゲート絶縁膜30を除去して維持蓄電器が形成される部分及び画面表示部Dで半導体層40を露出させると共に、ドレーン電極66及びゲートパッド24を露出させる。
【0106】
その後、図56及び図57のように、非晶質ケイ素層のみをエッチングする条件を選択し露出された半導体層40をエッチングして半導体パターン42、48を完成する。
【0107】
最後に、残っているA部分の感光膜パターンを除去し、図58乃至図59に示したように、ITOまたはIZO層を形成し、第4マスクを使用してエッチングして、画素電極82、補助ゲートパッド84及び補助データパッド86を形成する。
【0108】
本実施例では保護膜を別途に使用し感光膜を使用してパターニングすることを説明しているが、保護膜を感光性有機絶縁膜を使用して形成することもでき、この場合には別途の感光膜無しに露光現像すると直ちに互いに高さが異なる保護膜パターンを形成することができ、これを用いてその下部の膜をパターニングすることができる。
【0109】
以上のように本実施例では基板と透過率が互いに異なる2つの膜とを用いて光マスクの光透過率を5段階に細密に分解することができ、これを使用して液晶表示装置用薄膜トランジスタ基板を製造することによって工程を単純化すると共に収率を高めることができる。また、開口部31を形成することによって画素電極82とデータ線62との間に発生する可能性がある短絡を防止することができる。
【0110】
以下、図60乃至図63に基づいて本発明の第5実施例による薄膜トランジスタ基板の製造方法について説明する。本実施例による薄膜トランジスタ基板は、ゲート配線及びデータ配線が単層構造で形成されており、維持蓄電器用導電体パターンが省略されており、ブラックマトリックス90及びカラーフィルター100が新しく導入されるという点以外は全ての構成要素が第1実施例による薄膜トランジスタ基板と同一である。
【0111】
第5実施例による薄膜トランジスタ基板を製造する方法において、画素電極82を形成するためにITOまたはIZO層を形成する段階以前までは工程段階が第1実施例による薄膜トランジスタ基板を製造する方法と同一である。
【0112】
図60及び図61に示されているように、半導体パターンを形成するために半導体層40がエッチングされ残っている感光膜PRが除去された後に、有機ブラックマトリックス膜が基板10に形成され第4マスクを通じてエッチングされてブラックマトリックスパターン90を形成する。この時、ブラックマトリックスパターン90は写真エッチング工程を全て経ないで形成することもできる。即ち、黒い色感光膜を塗布し、露光した後に現像することによって感光膜パターンを形成し、これをブラックマトリックスパターン90として使用することもできる。
【0113】
次いで、図62に示したように、データ線62の間の領域に赤、緑、青のカラーフィルター100をスクリーン印刷を使用して形成したり、または赤、緑、青の顔料を含む感光膜を順次に塗布しマスクを用いた第5乃至第7写真エッチング工程でパターニングして形成する。
【0114】
最後に、図40に示したように、400Å乃至500Åの厚さのITO層を蒸着し第5または第8マスクを用いてエッチングして画素電極82、補助ゲートパッド84及び補助データパッド86を形成する。
【0115】
ブラックマトリックス90は画素電極82の周辺部に形成される電気場によって光が漏れることを防止するために形成するものであって、場合によってはゲート線22の上部にはブラックマトリックス90を形成しないこともある。ブラックマトリックス90にはドレーン電極66を露出させる接触窓が形成されており、この接触窓は保護膜パターン80にある接触窓の中央により狭く形成されている。
【0116】
データ線62の間の領域のゲート絶縁膜30上にはカラーフィルター100が形成されている。カラーフィルター100赤、緑、青が交互に形成されている。この時、本実施例ではゲート線22を境界にして分離されず同一の色のカラーフィルター100が上下に長く形成されているが、ゲート線22を境界にして分離形成することによって各画素領域ごとに異なる色のカラーフィルター100を形成することもできる。また、カラーフィルター100は接触窓71の上まで延長して形成することもできる。この時にはカラーフィルター100にも接触窓を形成してドレーン電極66と画素電極82との連結を図らなければならず、その大きさは少なくとも4μm×4μm以上にならなければならない。これはカラーフィルター100を通常大型アライナー(aligner)露光器を使用して形成するためである。
【0117】
このように多数の薄膜を一度の写真エッチング工程を通じて互いに異なるパターンに形成することによって写真エッチング工程の数を減少させることができ、ブラックマトリックス90とカラーフィルター100を薄膜トランジスタ基板に形成することによって上下基板組立時の整列誤差を考慮する必要がないようになり、これによって液晶表示装置の開口率を向上させることができる。
【0118】
以下、図64及び図65に基づいて本発明の第6実施例による薄膜トランジスタ基板の製造方法について説明する。
第6実施例による液晶表示装置用薄膜トランジスタ基板は第5実施例と殆ど同一である。ただし、ブラックマトリックスが形成されていないという点が異なる。従って、製造方法も第5実施例の製造方法のうちのブラックマトリックスを形成する工程のみを省略すればよい。
【0119】
このようにすると、第5実施例に比べて上下板整列誤差を考慮しなければならないので開口率を低下させるが、上板に形成するブラックマトリックスをクロムなどの導電物質で共通電極と接触させて形成することができるため、共通電極の抵抗を減少させることができる。
【0120】
以上のように薄膜トランジスタ基板を形成すると、対向基板には共通電極のみを形成すればいいので、上下基板を全て考慮すると総写真エッチング工程数が減少するようになる。
【0121】
以下、図66及び図70に基づいて本発明の第7実施例による薄膜トランジスタ基板の製造方法について説明する。
本発明の第7実施例による薄膜トランジスタ基板は、保護膜70が新たな構造を有するという点以外は全ての要素及び構造が第6実施例による薄膜トランジスタ基板と同一である。このために前記保護膜70の形成は半導体パターン40を形成した後に行われるようになる。
【0122】
図66及び図67に示されているように、絶縁基板10上にゲート配線22、24、26を第1写真エッチング工程を使用して形成し、ゲート配線上にゲート絶縁膜、半導体層、接触層及び金属層を順次に積層し、金属層、接触層及び半導体層を第2マスクを通じて同時にパターニングして各薄膜のパターンを形成する。即ち、半導体パターン40、接触層パターン50及びデータ配線62、64、65、66が殆ど同一な形態を有し、ソース電極65とドレーン電極66との間の領域で半導体パターン40が連結されている点のみが異なる3つの薄膜層パターンを形成する。
【0123】
単一マスク200が前記第2マスクとして使用される。前記マスク200は透明基板210上に透過率調節膜220と不透明膜230とが積層された構造を有している。図68に示されているように、データ配線62、64、65、66が形成されなければならない部分には光マスク200の透過率調節膜220及び不透明層230が全て形成されている部分を対応させ、透過率は3%未満に設定される。ソース電極65とドレーン電極66との間の半導体パターン40が残っていなければならない部分には透過率調節膜220のみが形成されている部分を対応させ、その透過率は20乃至40%に設定される。その他の部分には透明基板210のみが形成されている部分を対応させ、その透過率は90%以上に設定される。
【0124】
以上のような第2マスクに基づいたエッチング過程において、感光膜を基板の上に積層し第2マスクを通じて露光する。次いで前記感光膜を現像して感光膜パターンを形成する。
【0125】
その後、この感光膜パターンと共にその下部の金属層、接触層及び半導体層をエッチングする。このエッチング過程を細分すれば次の通りである。
まず、露出されている金属層をエッチングしてその下部の中間層を露出させる。この過程では乾式エッチングまたは湿式エッチング方法を全て使用することができ、この時、金属層はエッチングされ感光膜パターンは殆どエッチングされない条件下で行なうのが好ましい。しかし、乾式エッチングの場合、金属層のみをエッチングし感光膜パターンはエッチングされない条件を探すことが難しいので感光膜パターンも共にエッチングされる条件下で行なうことができる。
【0126】
金属層がMoまたはMoW合金、AlまたはAl合金、Taのうちのある一つである場合には乾式エッチング又は湿式エッチングのうちのいずれのものでも可能である。しかし、Crは乾式エッチング方法ではよく除去されないため、金属層がCrであれば湿式エッチングのみを用いることが好ましい。金属層がCrである湿式エッチングの場合にはエッチング液でCeNHO3を使用することができ、金属層がMoやMoWである乾式エッチングの場合のエッチング気体としてはCF4とHClとの混合気体又はCF4とO2との混合気体を使用することができる。
【0127】
このようにすると、データ配線62、64、65、66パターンが形成され、その下部の接触層が露出される。ただし、ソース及びドレーン電極65、66は分離されずに連結されている。
【0128】
次いで、露出された接触層及びその下部の半導体層を乾式エッチング方法で同時に除去する。この段階で半導体パターン40が完成される。
次いで、アッシング(ashing)を通じてチャンネル部のソース電極とドレーン電極との間の金属層表面に残っている感光膜クズを除去する。
【0129】
その後、ソース電極とドレーン電極との間の金属層及びその下部の接触層をエッチングして除去する。この時、エッチングは金属層及び接触層全てに対して乾式エッチングのみで行うことができ、金属層に対しては湿式エッチングで、接触層に対しては乾式エッチングで行なうこともできる。前者の場合、金属層と接触層とのエッチング選択比が大きい条件下でエッチングを行なうことが好ましく、これはエッチング選択比が大きくない場合にはエッチング終点を探すことが難しいためチャンネル部に残る半導体パターンの厚さを調節することが容易ではないためである。湿式エッチングと乾式エッチングとを交互にする後者の場合には湿式エッチングされる金属層の側面はエッチングされるが、乾式エッチングされる接触層は殆どエッチングされないので、階段形態に形成される。接触層及び半導体層をエッチングする時に使用するエッチング気体の例として、CF4とO2を使用すると均一な厚さで半導体パターン40を残すことができる。
【0130】
このようにすると、ソース電極65とドレーン電極66とが分離されながらデータ配線62、64、65、66とその下部の接触層パターン50が完成される。
【0131】
最後に、データ配線上に残っている感光膜を除去する。
その後、図69に示したように、データ配線62、64、65、66の上に保護膜70を積層し第3写真エッチング工程を通じてパターニングして接触窓71、72、73を形成した後、有機ブラックマトリックスを積層し第4写真エッチング工程を通じてパターニングしてブラックマトリックスパターン90を形成する。
【0132】
次いで、赤、緑、青のカラーフィルター100を、スクリーン印刷を使用して形成したり、または赤、緑、青色のうちのある1つの色の顔料を含む感光膜を塗布しマスクを通じて露光し現像する過程を赤、緑、青色に対してそれぞれ行うことによって形成する。
【0133】
最後に、図70に示したように、ITO層を形成し第5または第8写真エッチング工程を使用してパターニングすることによって画素電極82、補助ゲートパッド84及び補助データパッド86を形成する。
【0134】
以上の方法によっても写真エッチング工程数を減少させることができ、開口率は増加させることができる。
以下、図71及び図72に基づいて本発明の第8実施例による薄膜トランジスタ基板の構造について説明する。
【0135】
本発明の第8実施例による薄膜トランジスタ基板は、保護膜70が形成されていない点以外は全ての構成要素が第7実施例による薄膜トランジスタ基板と同一である。
【0136】
即ち、ブラックマトリックスパターン90が保護膜の役割を兼ねている。ただし、周辺部にもブラックマトリックスパターン90が形成されていなければならない点も第7実施例と異なるが、第7実施例でも周辺部にブラックマトリックスパターン90を形成することができる。従って、製造方法も第7実施例の製造方法において保護膜パターンを形成する過程を省略したものと同一である。
【0137】
このようにすると、写真エッチング工程数をもう1回減少させることができる。
以下、図73及び図74に基づいて本発明の第9実施例による薄膜トランジスタ基板の構造について説明する。
【0138】
図73及び図74に示したように、第9実施例による薄膜トランジスタ基板は第5実施例において保護膜を別に形成せずにブラックマトリックス90が保護膜の役割を兼ねるようにしたものである。従って、製造方法も第5実施例において保護膜の代わりにブラックマトリックス90を使用してブラックマトリックス90とその下部の半導体層40及びゲート絶縁膜30を同時にパターニングし、別にブラックマトリックス90を形成する工程を省略するものと同一である。
【0139】
ブラックマトリックス層は黒色顔料を含む感光物質で形成することができる。この場合にはブラックマトリックス層上に別に感光膜パターンを形成せずにブラックマトリックス層を位置に応じて光透過率が3段階に分離されるマスクを通じて露光し現像して位置に応じて厚さが異なるブラックマトリックス層を形成し、このブラックマトリックス層と共にその下部の半導体層、ゲート絶縁膜をエッチングして各パターン30、40、90を形成することができる。
【0140】
このようにすると、第5実施例に比べて写真エッチング工程数がもう1回減少する。
以下、図75及び図76に基づいて本発明の第10実施例による薄膜トランジスタ基板の構造について説明する。
【0141】
図75及び図76に示したように、第10実施例による薄膜トランジスタ基板は第9実施例とゲート絶縁膜パターン30以外は同一である。即ち、第9実施例では隣接する二つのデータ線62の間のゲート絶縁膜が除去されていて半導体パターン40と同一な形態に形成されており、絶縁基板10及びゲート線22の上に直接カラーフィルター100が形成されている。この時、二つのデータ線62の間のゲート絶縁膜が除去されている部分の最小幅Wは1μm以上にならなければならない。即ち、半導体層40の分離幅が1μm以上にならなければならないということである。これは隣接するデータ線が半導体層を通じて連結されることによって発生する可能性がある漏れ電流を防止するためのことである。
【0142】
第10実施例による薄膜トランジスタ基板を製造する方法も第9実施例による製造方法と類似しているが、光透過率が3段階に分割される光マスクを使用しないという点が異なる。即ち、マスクの透明な部分は薄膜の除去される部分に対応し不透明な部分は残す部分に対応するように、透明な部分と不透明な部分のみからなる一般的な光マスクを使用する。
【0143】
即ち、有機ブラックマトリックス層を積層し、ブラックマトリックス層上に感光膜を塗布した後、透明な部分と不透明な部分のみからなる一般的なマスクを通じて露光する。その後、感光膜を現像して感光膜パターンを形成し、感光膜パターンをエッチングマスクにしてブラックマトリックス層、半導体層、ゲート絶縁膜をエッチングして各パターン30、40、90を完成する。この時、ゲートパッド24を露出させる接触窓72、データパッド64を露出させる接触窓73、ドレーン電極66を露出させる接触窓71及び隣接する二つのデータ線62の間の基板10及びゲート線22を露出させる開口部が形成される。
【0144】
この時、ブラックマトリックス層を黒色顔料を含む感光物質で形成することができる。この場合にはブラックマトリックス層上に別に感光膜パターンを形成せずにブラックマトリックス層をマスクを通じて露光し現像してブラックマトリックスパターン90を形成し、これをエッチングマスクにしてその下部の半導体層とゲート絶縁膜をエッチングして各パターン30、40を形成することができる。
【0145】
次いで、開口部を満たすカラーフィルター100とカラーフィルター100上の画素電極82と補助パッド84、86を形成する。この時、カラーフィルター100はゲート絶縁膜が除去されて露出されたゲート線22を完全に覆っていて画素電極82からゲート線22を絶縁させている。
【0146】
以上のようにすると、透明な部分と不透明な部分のみからなる一般的な光マスクを使用しながらも液晶表示装置製造のための写真エッチング工程の数を2回も減少させることができる。
【0147】
以上の全ての実施例で薄膜トランジスタ基板の各要素は第1実施例で説明した物質で形成されることができる。
また、このような薄膜トランジスタ基板は以外にも多様な変形された形態及び方法で製造することができる。
【0148】
【発明の効果】
以上のような方法で薄膜トランジスタ基板を製造すると、液晶表示装置製造のための総写真エッチング工程の数を減少させることができて製造費用を節減することができ、ブラックマトリックスとカラーフィルターとを薄膜トランジスタ基板に形成することによって上下基板組立時の整列誤差を考慮する必要がなくなり液晶表示装置の開口率を向上させることができる。
【0149】
以上のように、本発明は薄膜の新たな写真エッチング方法を通じて液晶表示装置用薄膜トランジスタ基板の製造工程数を減少させ、工程を単純化して製造原価を低下させ収率も増加させる。また、広い面積を互いに異なる深さにエッチングしながらも一つのエッチング深さに対しては均一なエッチング深さを有することができるようにする。さらに、配線を低抵抗金属膜を含む二重膜で使用し、接触窓の付近における接触不良を防止することができる。
【0150】
さらに、ブラックマトリックスとカラーフィルターを薄膜トランジスタ基板に形成する場合、上下基板組立時の整列誤差を考慮する必要がなくなることによって液晶表示装置の開口率を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施例によって液晶表示装置用薄膜トランジスタ基板を製造するための基板を、領域を区分して示した図面である。
【図2】本発明の実施例によって一つの液晶表示装置用薄膜トランジスタ基板に形成された素子及び配線を概略的に示した配置図である。
【図3】本発明の第1実施例による液晶表示装置用薄膜トランジスタ基板の配置図であって、図2の一つの画素及びパッドを中心にして拡大した図面である。
【図4】図3に示した薄膜トランジスタ基板のIV−IV’線及びV−V’線に沿って切断して示した断面図である。
【図5】図3に示した薄膜トランジスタ基板のIV−IV’線及びV−V’線に沿って切断して示した断面図である。
【図6】本発明の第1実施例によって製造する第1段階における薄膜トランジスタ基板の配置図である。
【図7】それぞれ図6のIVb−IVb’線及びIVc−IVc’線に沿って切断して示した断面図である。
【図8】それぞれ図6のIVb−IVb’線及びIVc−IVc’線に沿って切断して示した断面図である。
【図9】図6ないし図8の次の段階における薄膜トランジスタ基板の配置図である。
【図10】それぞれ図9のVIIb−VIIb’線及びVIIc−VIIc’線に沿って切断して示した断面図である。
【図11】それぞれ図9のVIIb−VIIb’線及びVIIc−VIIc’線に沿って切断して示した断面図である。
【図12】図9ないし図11の次の段階における薄膜トランジスタ基板の配置図である。
【図13】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図である。
【図14】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図である。
【図15】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図13及び図14の構造を完成するための具体的な工程の第1段階の断面図である。
【図16】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図13及び図14の構造を完成するための具体的な工程の第1段階の断面図である。
【図17】それぞれ図12ないし図14の段階で使用される光マスクの構造を示した断面図である。
【図18】それぞれ図12ないし図14の段階で使用される光マスクの構造を示した断面図である。
【図19】それぞれ図12ないし図14の段階で使用される光マスクの構造を示した断面図である。
【図20】それぞれ図12ないし図14の段階で使用される光マスクの構造を示した断面図である。
【図21】それぞれ図12ないし図14の段階で使用される光マスクの構造を示した断面図である。
【図22】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図15及び図16の次の段階の断面図である。
【図23】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図15及び図16の次の段階の断面図である。
【図24】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図22の次の段階の断面図である。
【図25】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図22及び図22の次の段階の断面図である。
【図26】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図24及び図24の次の段階の断面図である。
【図27】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図24及び図24の次の段階の断面図である。
【図28】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図26及び図26の次の段階の断面図である。
【図29】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図26及び図26の次の段階の断面図である。
【図30】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図28及び図29の次の段階の断面図である。
【図31】それぞれ図12のVIIIb−VIIIb’線及びVIIIc−VIIIc’線に沿って切断して示した断面図であって、図28及び図29の次の段階の断面図である。
【図32】本発明の第2実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図33】本発明の第2実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図34】本発明の第2実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図35】本発明の第2実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図36】本発明の第2実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図37】本発明の第2実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図38】本発明の第3実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図39】本発明の第3実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図40】本発明の第3実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図41】本発明の第3実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図42】本発明の第3実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図43】本発明の第3実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。
【図44】本発明の第4実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図45】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図である。
【図46】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図である。
【図47】図44ないし46の段階で使用される光マスクの構造を示した断面図である。
【図48】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図45及び図46の次の段階の断面図である。
【図49】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図45及び図46の次の段階の断面図である。
【図50】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図48及び図49の次の段階の断面図である。
【図51】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図48及び図49の次の段階の断面図である。
【図52】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図50及び図51の次の段階の断面図である。
【図53】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図50及び図51の次の段階の断面図である。
【図54】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図52及び図53の次の段階の断面図である。
【図55】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図52及び図53の次の段階の断面図である。
【図56】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図54及び図55の次の段階の断面図である。
【図57】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図54及び図55の次の段階の断面図である。
【図58】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図56及び図57の次の段階の断面図である。
【図59】それぞれ図44のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図56及び図57の次の段階の断面図である。
【図60】本発明の第5実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図61】図60のII−II’線に沿って切断して示した断面図である。
【図62】図60のII−II’線に沿って切断して示した断面図であって、図61の次の段階の断面図である。
【図63】図60のII−II’線に沿って切断して示した断面図であって、図62の次の段階の断面図である。
【図64】本発明の第5実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図65】図64のIX−IX’線に沿って切断して示した断面図である。
【図66】本発明の第7実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図67】図66のでXI−XI’線に沿って切断して示した断面図である。
【図68】図67の工程を説明するための断面図である。
【図69】図66のXI−XI’線に沿って切断して示した断面図であって、図67の次の段階の断面図である。
【図70】図66のXI−XI’線に沿って切断して示した断面図であって、図69の次の段階の断面図である。
【図71】本発明の第8実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図72】図71のXVI−XVI’線に沿って切断して示した断面図である。
【図73】本発明の第9実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図74】図73のXVI− XVI’線に沿って切断して示した断面図である。
【図75】本発明の第10実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図76】図75のXXI−XXI’線に沿って切断して示した断面図である。
【符号の説明】
3 薄膜トランジスタ
4 ゲート線短絡帯
5 データ線短絡帯
6 短絡帯連結部
10 絶縁基板
22 ゲート線
24 ゲートパッド
26 ゲート電極
30 ゲート絶縁膜
31 開口部
40 半導体層
42、48 半導体パターン
55、56、58 接触層パターン
62 データ線
64 データパッド
65 ソース電極
66 ドレーン電極
68 導電体パターン
70 保護膜
71、72、73 接触窓
82 画素電極
84 補助ゲートパッド
86 補助データパッド
90 ブラックマトリックス
100 カラーフィルター
110、120、130、140 液晶表示装置用パネル領域
111、121、131、141 画面表示部
112、122、132、142 周辺部
300、400、500 マスク
310、410、510、610 基板
320、420、520 パターン層
330、430 ペリクル
350 クロム層
550、620 透過率調節膜
630 不透明膜
Claims (35)
- 基板の上に第1光マスクを使用してゲート線、ゲート電極、ゲートパッドを含むゲート配線を形成する段階と、
前記ゲート配線を有する前記基板の上にゲート絶縁膜、半導体層、接触層、第1データ金属膜及び第2データ金属膜を順次に形成する段階と、
第2光マスクを使用して前記第2及び第1データ金属膜をエッチングして、データ線とソース及びドレーン電極とを含むデータ配線を形成する段階と、
前記第2マスクをマスクとして前記接触層をエッチングして、前記データ配線と同一のパターンを有する接触層パターンを形成する段階と、
前記半導体層及び前記データ配線を覆う保護膜を形成する段階と、
前記保護膜上に感光膜を塗布する段階と、
第3光マスクを使用して前記感光膜を露光して現像し、
前記ゲートパッド及び前記データパッドの一部に位置し厚さを有していない第1部分と、
画素領域及び前記ドレーン電極の一部に位置する第1厚さを有する第2部分と、
前記第1及び第2部分以外の残りの部分に前記第1厚さより大きい第2厚さを有する第3部分とを有するように、部分に応じて高さが異なる感光膜パターンを形成する段階と、
前記感光膜パターンの第2部分を通じて画素領域にある保護膜及びその下部の半導体層をエッチングして半導体パターンを形成し、前記ドレーン電極の上に置かれる保護膜をエッチングして第1接触窓を形成し、前記感光膜パターンの第1部分を通じて前記データパッドの上に置かれる保護膜をエッチングして第2接触窓を形成し、前記ゲートパッドの上に置かれる保護膜とその下部の半導体層及びゲート絶縁膜をエッチングして第3接触窓を形成する段階と、
前記感光膜パターンを除去する段階と、
第4光マスクを使用して、前記第1接触窓を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記第2データ金属膜は、アルミニウムまたはアルミニウム合金で形成される請求項1に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第1データ金属膜は、クロム、モリブデンまたはモリブデン合金膜で形成される請求項2に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記画素電極を形成する段階で、前記第2接触窓を通じて前記データパッドの前記第1金属膜と連結される補助データパッドを形成する段階をさらに含む請求項1に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記ゲート配線は、第1ゲート金属膜及び第2ゲート金属膜で形成される請求項1に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記ゲート配線を形成する段階で、前記ゲートパッドの前記第2ゲート金属膜を除去する請求項5に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第2ゲート金属膜はアルミニウムまたはアルミニウム合金膜で形成される請求項6に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第1ゲート金属膜はクロム、モリブデンまたはモリブデン合金膜で形成される請求項7に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記画素電極を形成する段階で、前記第3接触窓を通じて前記ゲートパッドの第1ゲート金属膜と連結される補助ゲートパッドを形成する段階をさらに含む請求項6に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記画素電極は、ITOまたはIZOで形成される請求項1に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記接触窓及び前記半導体パターンを形成する段階は、
前記保護膜、前記保護膜の下部の前記半導体層及び前記ゲート絶縁膜をエッチングして、前記ゲートパッドを露出させ、前記保護膜をエッチングしてデータパッドを露出させる段階と、
前記ドレーン電極の上部にあり、画素領域の位置にある前記保護膜を露出させる段階と、
露出された前記保護膜及び前記保護膜の下部の前記半導体層をエッチングして、前記ドレーン電極を露出させ前記半導体パターンを形成する段階と、
前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜をエッチングして、前記第1ないし第3接触窓を形成する段階とを含む請求項5に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜は、湿式エッチングでエッチングする請求項11に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜は、乾式エッチングでエッチングする請求項11に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記ドレーン電極の上部の前記保護膜及び隣接した2つの前記データ線の間の前記保護膜を露出させる段階で、前記感光膜は酸素を利用したアッシング工程によって除去される請求項11に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記アッシング工程は、N2またはArをさらに含んで実施する請求項14に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第1ないし第3接触窓及び前記半導体パターンを形成する段階は、
前記ゲートパッドの上部及び前記ドレーン電極の上部及び前記データパッドの上部の前記保護膜、そして前記保護膜の下部の前記半導体層及び前記ゲート絶縁膜をエッチングして前記ゲートパッド、前記ドレーン電極及び前記データパッドをそれぞれ露出させる段階と、
前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜をエッチングして、前記ゲートパッドの前記第1ゲート金属膜、前記ドレーン電極の前記第1データ金属膜及び前記データパッドの前記第1データ金属膜を露出させる段階と、
前記感光膜の一定の厚さを除去して、隣接した2つの前記データ線の間の前記保護膜及び前記露出されたドレーン電極の外側に位置した前記保護膜を露出させる段階と、
前記露出された保護膜及び前記保護膜の下部の半導体層をエッチングして前記ドレーン電極の前記第1データ金属膜を露出させる前記第2接触窓を形成し、前記半導体パターンを形成する段階とを含む請求項1に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記露出されたドレーン電極の外側に位置した前記保護膜を露出する段階において、
前記感光膜の一定の厚さを除去して前記露出されたデータパッドの外側に位置した前記保護膜を露出させる段階と、
前記保護膜をエッチングして前記データパッドの前記第1データ金属膜を露出させる前記第3接触窓を形成する段階とをさらに含む請求項16に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜は、湿式エッチングでエッチングする請求項17に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記露出されたゲートパッドの前記第2ゲート金属膜、前記露出されたドレーン電極の前記第2データ金属膜及び前記露出されたデータパッドの前記第2データ金属膜は、乾式エッチングでエッチングする請求項17に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 隣接した2つの前記データ線の間の前記保護膜及び前記露出されたドレーン電極の外側に位置した前記保護膜を露出させる段階で、前記感光膜は酸素を利用したアッシング工程によって除去される請求項16に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記半導体層は、非晶質ケイ素層で形成される請求項1に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記接触層は、燐がドーピングされた非晶質ケイ素層で形成される請求項21に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 基板の上に第1光マスクを使用してゲート線、ゲート電極及びゲートパッドを含むゲート配線を形成する段階と、
前記ゲート配線を有する前記基板の上にゲート絶縁膜、半導体層、接触層、第1データ金属膜及び第2データ金属膜を順次に形成する段階と、
第2光マスクを使用して前記第2及び第1データ金属膜をエッチングして、データ線とソース及びドレーン電極とを含むデータ配線を形成する段階と、
前記第2マスクをマスクとして前記接触層をエッチングして、前記データ配線と同一のパターンを有する接触層パターンを形成する段階と、
前記半導体層及び前記データ配線を覆う感光性保護膜を形成する段階と、
第3光マスクを使用して前記保護膜を露光し現像して、前記ゲートパッドの上部の前記半導体層を露出させ厚さを有していない第1部分と、前記ドレーン電極及び前記データパッドをそれぞれ露出させる第1及び第2接触窓と、前記第1及び第2接触窓の外側及び前記ゲート線と前記データ線とによって定義される画素領域に第1厚さで形成されている第2部分と、前記第1及び第2部分以外の残りの部分に前記第1厚さより厚い第2厚さで形成されている第3部分とを含む保護膜パターンを形成する段階と、
前記第1部分を通じて露出された前記半導体層及び前記ゲート絶縁膜をエッチングして前記ゲートパッドを露出させる第3接触窓を形成する段階と、
前記第1ないし第3接触窓を通じてそれぞれ露出されている前記ドレーン電極の前記第2データ金属膜と、前記データパッドの前記第2データ金属膜と、前記ゲートパッドの前記第2ゲート金属膜とを除去する段階と、
前記第2部分をアッシングして前記画素領域の前記半導体層を露出させ、前記第1及び第2接触窓の大きさを拡大する段階と、
前記画素領域の前記露出された半導体層をエッチングして半導体パターンを形成する段階と、
前記第1接触窓を通じて前記ドレーン電極と電気的に連結される画素電極を形成する段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記画素電極を形成する段階において、前記第2接触窓及び前記第3接触窓を通じてそれぞれ前記データパッドの前記第1データ金属膜及び前記ゲートパッドの前記第1ゲート金属膜と接触する補助データパッド及び補助データパッドを形成する段階をさらに含む請求項23に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記保護膜は有機絶縁膜で形成する請求項23に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 基板の上に第1光マスクを使用してゲート線、ゲート電極及びゲートパッドを含むゲート配線を形成する段階と、
前記ゲート配線及び前記基板の上にゲート絶縁膜、半導体層、接触層、データ金属膜を連続して蒸着する段階と、
第2光マスクを使用して前記データ金属膜をエッチングして、データ線及びソース及びドレーン電極を含むデータ配線を形成する段階と、
前記第2マスクをマスクとして前記接触層をエッチングして、前記データ配線と同一のパターンを有する接触層パターンを形成する段階と、
前記半導体層と前記データ配線を覆う保護膜を蒸着する段階と、
前記保護膜上に感光膜を塗布する段階と、
第3光マスクを使用して前記感光膜を露光し現像して、ゲートパッドとデータパッドの上と画素領域とそれに隣接するデータ線の間に位置し厚さを有していない第1部分と、前記ドレーン電極の上及び画素領域に位置し第1厚さを有する第2部分と、前記第1及び第2部分以外の残りの部分に第1厚さより大きい第2厚さを有する第3部分とを有するように、部分に応じて高さの異なる感光膜パターンを形成する段階と、
前記感光膜パターンの第2部分を通じて画素領域にある保護膜及びその下部の半導体層をエッチングして半導体パターンを形成し、前記ドレーン電極の上に置かれる保護膜をエッチングして第1接触窓を形成し、前記感光膜パターンの第1部分を通じて前記データパッドの上に置かれる保護膜をエッチングして第2接触窓を形成し、前記ゲートパッドの上に置かれる保護膜とその下部の半導体層及びゲート絶縁膜をエッチングして第3接触窓を形成し、前記感光膜パターンの第1部分を通じて前記画素領域とデータ線との間に置かれる保護膜と半導体層とゲート絶縁膜とをエッチングして開口部を形成する段階と、
前記感光膜パターンを除去する段階と、
第4光マスクを使用して、前記第1接触窓を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記半導体パターンと第1ないし第3接触窓と前記開口部とを形成する段階は、
前記ゲートパッドの上部の保護膜とその下部の半導体層とゲート絶縁膜とをエッチングして前記ゲート絶縁膜の一部のみが残るようにし、前記データパッドの上部の保護膜をエッチングして前記第2接触窓を形成し、前記画素領域とデータ線との間に置かれる保護膜及びその下部の半導体層及びゲート絶縁膜をエッチングして前記ゲート絶縁膜の一部のみが残るようにする段階と、
前記ドレーン電極の上部と隣接するデータ線の間の画素領域に位置する保護膜を露出させる段階と、
前記ドレーン電極の上部の保護膜をエッチングして前記第1接触窓を形成し画素領域にある保護膜を除去し、前記ゲートパッドの上部に残っているゲート絶縁膜を除去して前記第3接触窓を形成し、前記画素領域とデータ線との間に残っているゲート絶縁膜を除去して前記開口部を形成する段階と、
前記画素領域にある半導体層を除去して前記半導体パターンを形成する段階と、
を含む請求項26に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記感光膜パターンを形成するための第3マスクは、
透明な基板と、
前記基板の上に形成されており、前記基板より低い光透過率を有する第1膜と、
前記基板の上に前記第1膜と重なって形成されており、前記第1膜及び前記基板とは異なる光透過率を有する第2膜とを含む光マスクにおいて、
前記基板は前記第1膜及び前記第2膜を有しない第1部分と、前記第1膜だけを有する第2部分と、前記第1膜及び前記第2膜を全て有する第3部分とを含む請求項26に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記基板は露光用光に対して90%以上の光透過率を有し、前記第2膜は露光用光に対して3%以下の光透過率を有し、前記第1膜は露光用光に対して20%ないし40%の光透過率を有する請求項28に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第1膜はスリットまたはモザイクからなる透過率調節用パターンが形成されている部分を含む請求項28に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第2膜はスリットまたはモザイクからなる透過率調節用パターンが形成されている部分を含む請求項28に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第3マスクの第1ないし第3部分は前記感光膜パターンの第1ないし第3部分に対応するように配列される請求項28に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 絶縁基板と、
前記絶縁基板の上に形成されており、横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線と、
前記ゲート配線の上に形成されており、前記ゲートパッドを露出させる第1接触窓と前記絶縁基板を部分的に露出させる開口部とを有するゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されている半導体パターンと、
前記半導体パターンの上に形成されている接触層パターンと、
前記接触層パターンの上に形成されており、前記接触層パターンと実質的に同一な外郭線を有し、縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線と、
前記データ配線上に形成されており、前記データパッドを露出させる第2接触窓及び前記ドレーン電極を露出させる第3接触窓部分以外は前記半導体パターンと実質的に同一な外郭線を有する保護膜と、
隣接した2筋の前記ゲート線とデータ線とが交差してなす画素領域に形成されており、前記第3接触窓を通じて部分的に前記ドレーン電極と接触するように電気的に連結されている画素電極と、
前記ゲートパッド及び前記データパッドにそれぞれ接触している補助ゲートパッド及び補助データパッドと
を含む薄膜トランジスタ基板。 - 前記開口部は、前記画素電極と隣接するデータ線の間にある前記基板を露出させる請求項33に記載の薄膜トランジスタ基板。
- 前記ドレーン電極を露出させる第3接触窓は、その側面が前記ドレーン電極の境界線上に置かれるように延長される請求項33に記載の薄膜トランジスタ基板。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1999-20515 | 1999-06-03 | ||
KR1019990020515A KR100543042B1 (ko) | 1999-06-03 | 1999-06-03 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR1999-27140 | 1999-07-06 | ||
KR1019990027140A KR100591749B1 (ko) | 1999-07-06 | 1999-07-06 | 액정표시장치의 박막트랜지스터 및 그 형성방법 |
KR1999-27548 | 1999-07-08 | ||
KR1019990027548A KR100309925B1 (ko) | 1999-07-08 | 1999-07-08 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 |
KR1019990029796A KR100623980B1 (ko) | 1999-07-22 | 1999-07-22 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR1999-29796 | 1999-07-22 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010243506A Division JP5355531B2 (ja) | 1999-06-03 | 2010-10-29 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001066639A JP2001066639A (ja) | 2001-03-16 |
JP4694671B2 true JP4694671B2 (ja) | 2011-06-08 |
Family
ID=27483373
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000167957A Expired - Fee Related JP4694671B2 (ja) | 1999-06-03 | 2000-06-05 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2010243506A Expired - Fee Related JP5355531B2 (ja) | 1999-06-03 | 2010-10-29 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010243506A Expired - Fee Related JP5355531B2 (ja) | 1999-06-03 | 2010-10-29 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (4) | US6380559B1 (ja) |
JP (2) | JP4694671B2 (ja) |
TW (1) | TW463383B (ja) |
Families Citing this family (131)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
TW413844B (en) | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
US6909477B1 (en) * | 1998-11-26 | 2005-06-21 | Lg. Philips Lcd Co., Ltd | Liquid crystal display device with an ink-jet color filter and process for fabricating the same |
KR100565738B1 (ko) * | 1999-01-29 | 2006-03-29 | 엘지.필립스 엘시디 주식회사 | 잉크젯 컬러필터 액정표시소자 및 그 제조 방법 |
US6759281B1 (en) * | 1999-04-26 | 2004-07-06 | Samsung Electronics Co., Ltd. | Method of making a display switch having a contact hole through a passivation layer and a color filter |
US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
TW457690B (en) * | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
JP3420135B2 (ja) * | 1999-10-26 | 2003-06-23 | 日本電気株式会社 | アクティブマトリクス基板の製造方法 |
KR100720087B1 (ko) * | 2000-07-31 | 2007-05-18 | 삼성전자주식회사 | 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 |
KR100679516B1 (ko) * | 2000-08-02 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
KR100650401B1 (ko) * | 2000-12-29 | 2006-11-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR100685946B1 (ko) * | 2001-03-02 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
KR20020083249A (ko) * | 2001-04-26 | 2002-11-02 | 삼성전자 주식회사 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
KR100803177B1 (ko) * | 2001-05-14 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
US6734463B2 (en) * | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
JP4876341B2 (ja) * | 2001-07-13 | 2012-02-15 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
KR100803566B1 (ko) * | 2001-07-25 | 2008-02-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR100820104B1 (ko) * | 2001-07-25 | 2008-04-07 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
KR20030016051A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100443831B1 (ko) * | 2001-12-20 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조 방법 |
US7009663B2 (en) | 2003-12-17 | 2006-03-07 | Planar Systems, Inc. | Integrated optical light sensitive active matrix liquid crystal display |
US7053967B2 (en) * | 2002-05-23 | 2006-05-30 | Planar Systems, Inc. | Light sensitive display |
US7023503B2 (en) * | 2002-02-20 | 2006-04-04 | Planar Systems, Inc. | Image sensor with photosensitive thin film transistors |
WO2003073159A1 (en) | 2002-02-20 | 2003-09-04 | Planar Systems, Inc. | Light sensitive display |
US7372510B2 (en) * | 2002-03-01 | 2008-05-13 | Planar Systems, Inc. | Reflection resistant touch screens |
KR100443539B1 (ko) * | 2002-04-16 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
TW538541B (en) * | 2002-05-15 | 2003-06-21 | Au Optronics Corp | Active matrix substrate of liquid crystal display device and the manufacturing method thereof |
DE60336441D1 (de) | 2002-09-02 | 2011-05-05 | Samsung Electronics Co Ltd | Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode |
US20060034492A1 (en) * | 2002-10-30 | 2006-02-16 | Roy Siegel | Hand recognition system |
KR100870700B1 (ko) * | 2002-12-09 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR20040050245A (ko) * | 2002-12-09 | 2004-06-16 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법 |
KR100497095B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
US7385651B2 (en) * | 2002-12-26 | 2008-06-10 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
KR20040061195A (ko) * | 2002-12-30 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조방법 |
KR100925458B1 (ko) * | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
US20080084374A1 (en) * | 2003-02-20 | 2008-04-10 | Planar Systems, Inc. | Light sensitive display |
KR100945442B1 (ko) * | 2003-02-28 | 2010-03-05 | 엘지디스플레이 주식회사 | 씨오티 구조 반투과형 액정표시장치 |
KR20040080778A (ko) * | 2003-03-13 | 2004-09-20 | 삼성전자주식회사 | 4색 구동 액정 표시 장치 및 이에 사용하는 표시판 |
KR101054819B1 (ko) * | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100947538B1 (ko) | 2003-06-27 | 2010-03-12 | 삼성전자주식회사 | 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
US7190000B2 (en) * | 2003-08-11 | 2007-03-13 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
US7279370B2 (en) * | 2003-10-11 | 2007-10-09 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
US20050134749A1 (en) * | 2003-12-19 | 2005-06-23 | Adiel Abileah | Reflection resistant display |
KR101003577B1 (ko) * | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
JP2005215279A (ja) * | 2004-01-29 | 2005-08-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
US7098091B2 (en) * | 2004-02-20 | 2006-08-29 | Au Optronics Corporation | Method for fabricating thin film transistors |
TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
US7773139B2 (en) | 2004-04-16 | 2010-08-10 | Apple Inc. | Image sensor with photosensitive thin film transistors |
KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2006065020A (ja) | 2004-08-27 | 2006-03-09 | Seiko Epson Corp | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 |
KR101058122B1 (ko) * | 2004-09-08 | 2011-08-24 | 삼성전자주식회사 | 어레이 기판과, 그의 제조 방법 및 그를 구비한 액정 패널 |
KR101061850B1 (ko) * | 2004-09-08 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조방법 |
KR20060080392A (ko) * | 2005-01-05 | 2006-07-10 | 삼성전자주식회사 | 박막트랜지스터 기판과 그 제조방법 |
KR20060081470A (ko) * | 2005-01-07 | 2006-07-13 | 삼성전자주식회사 | 박막트랜지스터 기판과 그 제조방법 |
KR20060084589A (ko) * | 2005-01-20 | 2006-07-25 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR20060097381A (ko) * | 2005-03-09 | 2006-09-14 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20060115778A (ko) * | 2005-05-06 | 2006-11-10 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이를 포함하는 액정표시장치와 그제조 방법 |
TW200710471A (en) * | 2005-07-20 | 2007-03-16 | Samsung Electronics Co Ltd | Array substrate for display device |
KR20070012081A (ko) * | 2005-07-22 | 2007-01-25 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
KR100730151B1 (ko) * | 2005-09-30 | 2007-06-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
JP5234301B2 (ja) * | 2005-10-03 | 2013-07-10 | Nltテクノロジー株式会社 | 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 |
KR101209057B1 (ko) * | 2005-10-28 | 2012-12-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
KR101263193B1 (ko) * | 2006-05-02 | 2013-05-10 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 및 표시 기판 |
CN100429765C (zh) * | 2006-12-04 | 2008-10-29 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
KR101319301B1 (ko) | 2006-12-15 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR100978264B1 (ko) | 2006-12-26 | 2010-08-26 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치 및 그 제조방법 |
KR100836472B1 (ko) | 2007-03-22 | 2008-06-09 | 삼성에스디아이 주식회사 | 반도체장치 및 그 제조방법 |
KR100863909B1 (ko) * | 2007-04-06 | 2008-10-17 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 및 이를 제조하는 방법 |
US20080268938A1 (en) * | 2007-04-28 | 2008-10-30 | Stephane Pierre Doutriaux | Systems and methods for gambling using combinations of gaming devices |
JP2008305882A (ja) * | 2007-06-06 | 2008-12-18 | Seiko Epson Corp | レジストパターンの形成方法及び半導体装置の製造方法 |
US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
KR101326129B1 (ko) * | 2007-07-24 | 2013-11-06 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101048927B1 (ko) * | 2008-05-21 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101473675B1 (ko) * | 2008-07-07 | 2014-12-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR20100028367A (ko) * | 2008-09-04 | 2010-03-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
US8247276B2 (en) * | 2009-02-20 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
KR101287478B1 (ko) * | 2009-06-02 | 2013-07-19 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 |
KR101574600B1 (ko) * | 2009-07-24 | 2015-12-07 | 삼성디스플레이 주식회사 | 표시장치 |
KR101570482B1 (ko) * | 2009-10-15 | 2015-11-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
US8575610B2 (en) * | 2010-09-02 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
US9310923B2 (en) | 2010-12-03 | 2016-04-12 | Apple Inc. | Input device for touch sensitive devices |
KR20120108336A (ko) | 2011-03-23 | 2012-10-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
US9329703B2 (en) | 2011-06-22 | 2016-05-03 | Apple Inc. | Intelligent stylus |
US8638320B2 (en) | 2011-06-22 | 2014-01-28 | Apple Inc. | Stylus orientation detection |
US8928635B2 (en) | 2011-06-22 | 2015-01-06 | Apple Inc. | Active stylus |
KR101843872B1 (ko) * | 2011-06-27 | 2018-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
TWI435152B (zh) * | 2011-08-16 | 2014-04-21 | Chunghwa Picture Tubes Ltd | 形成接觸窗的方法 |
CN102270606A (zh) * | 2011-08-30 | 2011-12-07 | 福建华映显示科技有限公司 | 形成接触窗的方法 |
KR20130053053A (ko) * | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
US10002968B2 (en) | 2011-12-14 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the same |
CN102655154A (zh) * | 2012-02-27 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种otft阵列基板、显示装置及制作方法 |
CN102623399B (zh) * | 2012-03-25 | 2014-08-27 | 昆山工研院新型平板显示技术中心有限公司 | 有源矩阵有机发光显示器阵列基板制作方法 |
US9557845B2 (en) | 2012-07-27 | 2017-01-31 | Apple Inc. | Input device for and method of communication with capacitive devices through frequency variation |
CN102790051B (zh) * | 2012-07-27 | 2014-12-10 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
US9176604B2 (en) | 2012-07-27 | 2015-11-03 | Apple Inc. | Stylus device |
US9652090B2 (en) | 2012-07-27 | 2017-05-16 | Apple Inc. | Device for digital communication through capacitive coupling |
CN103811417B (zh) * | 2012-11-08 | 2016-07-27 | 瀚宇彩晶股份有限公司 | 像素结构的制作方法 |
KR101454190B1 (ko) * | 2012-12-07 | 2014-11-03 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
US10048775B2 (en) | 2013-03-14 | 2018-08-14 | Apple Inc. | Stylus detection and demodulation |
US9939935B2 (en) | 2013-07-31 | 2018-04-10 | Apple Inc. | Scan engine for touch controller architecture |
CN103531610A (zh) * | 2013-10-28 | 2014-01-22 | 京东方科技集团股份有限公司 | 一种底发射基板、显示装置及该基板的制造方法 |
US9971215B2 (en) | 2013-11-21 | 2018-05-15 | Sharp Kabushiki Kaisha | Display device |
KR20150076878A (ko) * | 2013-12-27 | 2015-07-07 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
TWI553837B (zh) * | 2014-06-17 | 2016-10-11 | 友達光電股份有限公司 | 製作顯示面板之方法 |
US10061450B2 (en) | 2014-12-04 | 2018-08-28 | Apple Inc. | Coarse scan and targeted active mode scan for touch |
KR102315889B1 (ko) * | 2015-04-14 | 2021-10-21 | 삼성디스플레이 주식회사 | 표시 패널 |
CN105137645B (zh) * | 2015-09-25 | 2019-08-30 | 深圳市华星光电技术有限公司 | 一种彩膜阵列基板及其制造方法、显示装置 |
KR102467353B1 (ko) * | 2015-11-27 | 2022-11-15 | 삼성디스플레이 주식회사 | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 |
US9899426B2 (en) * | 2016-04-25 | 2018-02-20 | Apple Inc | Dual data structure for high resolution and refresh rate |
KR102503705B1 (ko) * | 2016-05-19 | 2023-02-24 | 삼성디스플레이 주식회사 | 표시 기판 |
US10474277B2 (en) | 2016-05-31 | 2019-11-12 | Apple Inc. | Position-based stylus communication |
US10564498B2 (en) * | 2016-07-19 | 2020-02-18 | a.u. Vista Inc. | Display systems and related methods involving bus lines with low capacitance cross-over structures |
US20190006398A1 (en) * | 2016-07-25 | 2019-01-03 | Shenzhen Royole Technologies Co., Ltd. | Method for manufacturing array substrate |
CN106684039B (zh) * | 2017-02-07 | 2019-12-24 | 京东方科技集团股份有限公司 | 一种阵列基板制造方法及阵列基板 |
CN107170753B (zh) * | 2017-05-10 | 2020-04-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
US10490511B2 (en) * | 2017-06-01 | 2019-11-26 | Mediatek Inc. | Microelectronic assembly with electromagnetic shielding |
CN107275343B (zh) * | 2017-06-15 | 2019-12-24 | 深圳市华星光电技术有限公司 | 底栅型tft基板的制作方法 |
CN107369777B (zh) * | 2017-08-31 | 2020-01-03 | 京东方科技集团股份有限公司 | 一种oled基板及其制备方法、显示装置 |
KR102635447B1 (ko) * | 2018-06-25 | 2024-02-08 | 삼성디스플레이 주식회사 | 유기발광 표시장치의 제조방법 |
CN111211136A (zh) * | 2018-11-06 | 2020-05-29 | 中华映管股份有限公司 | 数组衬底的制造方法 |
TWI811451B (zh) * | 2019-01-15 | 2023-08-11 | 范文昌 | 顯示裝置用的導電板 |
KR20210052700A (ko) * | 2019-10-30 | 2021-05-11 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210054636A (ko) * | 2019-11-05 | 2021-05-14 | 삼성디스플레이 주식회사 | 표시 장치 |
CN110941124B (zh) * | 2019-12-02 | 2021-06-01 | Tcl华星光电技术有限公司 | 一种阵列基板、阵列基板制程方法及显示面板 |
TWI806796B (zh) * | 2022-11-01 | 2023-06-21 | 友達光電股份有限公司 | 薄膜電晶體 |
CN115863359A (zh) * | 2022-12-26 | 2023-03-28 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
JP2000066240A (ja) * | 1998-08-17 | 2000-03-03 | Sakae Tanaka | 液晶表示装置とその製造方法 |
JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2570255B2 (ja) * | 1985-08-09 | 1997-01-08 | 日本電気株式会社 | 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法 |
JPH0772473A (ja) | 1993-09-01 | 1995-03-17 | Sony Corp | カラー液晶表示装置 |
KR0145900B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법 |
KR100212288B1 (ko) * | 1995-12-29 | 1999-08-02 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
JPH09292633A (ja) * | 1996-02-27 | 1997-11-11 | Canon Inc | カラー液晶表示装置の製造方法 |
KR100190023B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
JP3669082B2 (ja) * | 1996-10-17 | 2005-07-06 | ソニー株式会社 | 液晶表示素子用薄膜トランジスタアレイ |
JPH10142628A (ja) * | 1996-11-07 | 1998-05-29 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板およびその製造方法 |
CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
JPH11190859A (ja) | 1997-12-26 | 1999-07-13 | Toshiba Corp | 液晶表示装置およびその製造方法 |
US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
-
2000
- 2000-06-02 US US09/585,427 patent/US6380559B1/en not_active Ceased
- 2000-06-05 TW TW089110970A patent/TW463383B/zh active
- 2000-06-05 JP JP2000167957A patent/JP4694671B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-15 US US10/075,584 patent/US6586286B2/en not_active Expired - Lifetime
-
2003
- 2003-12-31 US US10/749,153 patent/USRE40162E1/en not_active Expired - Lifetime
-
2007
- 2007-07-13 US US11/827,989 patent/USRE42670E1/en not_active Expired - Lifetime
-
2010
- 2010-10-29 JP JP2010243506A patent/JP5355531B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
JP2000066240A (ja) * | 1998-08-17 | 2000-03-03 | Sakae Tanaka | 液晶表示装置とその製造方法 |
JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
USRE40162E1 (en) | 2008-03-25 |
JP2001066639A (ja) | 2001-03-16 |
JP5355531B2 (ja) | 2013-11-27 |
US6586286B2 (en) | 2003-07-01 |
US20020074549A1 (en) | 2002-06-20 |
JP2011034105A (ja) | 2011-02-17 |
US6380559B1 (en) | 2002-04-30 |
TW463383B (en) | 2001-11-11 |
USRE42670E1 (en) | 2011-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4694671B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP5238923B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP4142672B2 (ja) | 液晶表示装置及びその製造方法 | |
JP3878172B2 (ja) | 液晶表示装置とその製造方法及び液晶表示装置用アレイ基板の製造方法 | |
US6992732B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP2001005038A (ja) | 表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
JP2001296557A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP2000180898A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
KR101012718B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
KR100720091B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100623980B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20000047011A (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
KR100623975B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
KR100848084B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치 | |
KR101271527B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
KR101314778B1 (ko) | 액정 표시소자 및 그 제조 방법 | |
KR20010073773A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
KR20010096805A (ko) | 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061228 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4694671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |