KR0145900B1 - 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법 - Google Patents

박막 트랜지스터 액정디스플레이 소자 및 그 제조방법

Info

Publication number
KR0145900B1
KR0145900B1 KR1019950002509A KR19950002509A KR0145900B1 KR 0145900 B1 KR0145900 B1 KR 0145900B1 KR 1019950002509 A KR1019950002509 A KR 1019950002509A KR 19950002509 A KR19950002509 A KR 19950002509A KR 0145900 B1 KR0145900 B1 KR 0145900B1
Authority
KR
South Korea
Prior art keywords
pattern
thin film
liquid crystal
crystal display
film transistor
Prior art date
Application number
KR1019950002509A
Other languages
English (en)
Other versions
KR960032058A (ko
Inventor
김동규
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950002509A priority Critical patent/KR0145900B1/ko
Priority to US08/600,132 priority patent/US6406949B1/en
Publication of KR960032058A publication Critical patent/KR960032058A/ko
Application granted granted Critical
Publication of KR0145900B1 publication Critical patent/KR0145900B1/ko
Priority to US09/669,614 priority patent/US6545292B1/en
Priority to US10/113,491 priority patent/US7022536B2/en
Priority to US11/397,414 priority patent/US20060180814A1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

이 발명은 박막트랜지스터 액정 디스플레이 소자 및 제조방법에 관한 것으로서, 박막트랜지스터 액정디스프래이 소자 제조시 마스킹 횟수를 줄이면서도 소자의 신뢰도를 높여 높은 수율의 소자를 얻기 위하여, 기판 위에 게이트 패턴이 형성되어 있고, 상기 게이트 패턴 위에 양극산화막(절연막 I) 패턴이 적층되어 있고, 상기 양극산화막(절연막 I) 패턴의 상부에 절연막 II 패턴이 적층되어 있고, 상기 절연막 II 패턴의 상부에 아몰퍼스실리콘 패턴이 적층되어 있고, 상기 아몰퍼스실리콘 패턴의 상부에 n+아몰퍼스실리콘 및 소오스/드레인이 차례로 패턴되어 적층되어 있고, 상기 소오스/드레인 패턴의 상부에 보호막 패턴이 형성되어 있고, 상기 보호막 패턴의 상부에 화소전극 패턴이 형성되어 있는 박막트랜지스터 액정 디스플레이 소자 및 제조방법에 관한 것이다.

Description

박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자의 측면단면도이고
제2도의 (a)~(h)는 종래의 박막트랜지스터 액정 디스플레이 소자의 공정순서를 나타낸 측단면도이고
제3도의 (a)~(h)는 종래의 박막트랜지스터 액정 디스플레이 소자의 공정순서를 나타낸 평면도이고
제4도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 측단면도이고
제5도의 (a)~(g)는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 공정순서를 나타낸 측단면도이고
제6도의 (a)~(g)는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 공정순서를 나타낸 평면도이다
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트
2-1 : 게이트패드 3 : 양극산화막(절연막I)
4 : 절연막II 5 : 아몰퍼스실리콘층
6 :n+아몰퍼스실리콘층 7 : 반도체층패턴
9 : 소오스/드레인 메탈 10 : 보호막
10-1 : 보호막패턴 13 : 화소전극
21 : 기판 22 : 게이트메탈
23 : 양극산화막(절연막 I) 24 : 절연막 II
25 : 아몰퍼스실리콘 26 : n+아몰퍼스실리콘
29 : 소오스/드레인 30 : 보호막
31 : 화소전극
이 발명은 박막트랜지스터 액정 디스플레이 소자 및 제조방법에 관한 것으로서, 박막 트랜지스터 액정디스플레이 소자 제조시 마스킹 횟수를 줄이면서도 소자의 신뢰도를 높여 높은 수율을 얻을 수 있도록 하는, 1회에 다층절연막을 사진식각하는 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법에 관한 것이다.
일반적으로 액정디스플레이 소자는 액정디스플레이 각 화소에 트랜지스터를 배합되어 있다. 이때, 트랜지스터는 기판 상에 아몰퍼스실리콘등의 박막으로 형성하며, 액정 재료는 TN 액정을 사용한다. 각 화소의 트랜지스터를 동작시켜 신호를 입력하는 화소만을 온으로 할 수 있기 때문에 크로스토크(CROSS-TALK)가 발생하지 않는다. 게다가 각 화소에는 박막으로 제작된 축적용량을 두고 있다. 여기에 전하를 축적하는 것으로 비선택기간에도 표시를 보존할 수 있는 특징이 있어 디스플레이 소자로 박막트랜지스터 액정디스플레이 소자의 중요성이 점점 더 증대되고 있다.
이하, 종래의 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법을 설명하면 다음과 같다.
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자의 측단면도이고,
제2도의 (a)~(h)는 종래의 박막트랜지스터 액정 디스플레이 소자의 공정순서를 나타낸 측단면도이고,
제3도의 (a)~(h)는 종래의 박막트랜지스터 액정 디스플레이 소자의 공정순서를 나타낸 평면도이다.
제1도에 도시한 바와 같이, 종래의 박막트랜지스터 액정 디스플레이 소자의 구성은, 기판(1)위에 게이트(2) 패턴이 적층되어 있고; 상기 게이트(2) 패턴이 상부에 양극산화막(절연막I)(3)이 형성되어 있고; 상기 양극산화막(절연막 I)(3)의 상부에 절연막 II(4) 패턴과 아몰퍼스실리콘충(5) 패턴과 n+아몰퍼스실리콘충(6) 패턴이 차례로 적층되어 있고; 상기 n+아몰퍼스실리콘충(6) 패턴의 상부에 소오스/드레인 메탈(9) 패턴이 적층되어 있고, 상기 소오스/드레인 메탈(9) 패턴의 상부에 보호막(10) 패턴이 적층되어 있고, 상기 보호막(10) 패턴의 상부에 화소전극(13) 패턴이 형성되어 있다. 그리고, 종래의 박막트랜지스터 액정 디스플레이 소자의 제조방법의 구성은, 제2도의 (a) 및 제3도의 (a)에 도시한 바와 같이, 기판(1)위에 메탈을 적층한 후 사진식각하여 게이트패드(2-1)와 게이트전극(2) 게이트라인을 형성시키는 메탈패턴 형성단계와; 제2도의 (b) 및 제3도의 (b)에 도시한 바와 같이, 상기 게이트패드(2-1)의 일부분을 제외하고 게이트전극(2)을 사진하여 양극산화시키는 양극산화막(절연막I)(3) 형성단계와; 제2도의 (c) 및 제3도의 (c)에 도시한 바와 같이, 상기 양극산화막(절연막I)(3)과 상기 양극산화되지 않은 게이트패드(2-1)의 상부에 절연막II(4) 아몰퍼스 실리콘층(5)과 n+아몰퍼스실리콘층(6)을 차례로 적층하는 단계와; 제2도의 (d) 및 제3도의 (d)에 도시한 바와 같이, 아몰퍼스실리콘층(5)과 n+아몰퍼스실리콘층(6)을 차례로 사진식각하여 패턴하는 반도체층패턴(7) 형성단계와; 제2도의 (e) 및 제3도의 (e)에 도시한 바와 같이, 상기 메탈패턴의 게이트패드(2-1) 부분의 상부에 위치한 절연막II(4)을 사진식각하여 절연막II(4)을 패턴하는 단계와; 제2도의 (f) 및 제3도의 (f)에 도시한 바와 같이, 상기 절연막II(4)의 상부에 소오스/드레인메탈을 적층한 후, 사진식각하여 소오스/드레인 전극(9)을 형성하는 단계와; 제2도의 (g) 및 제3도의 (g)에 도시한 바와 같이, 상기 소오스/드레인 전극 (9)의 상부에 보호막을 적층한 후, 사진식각하여 보호막(10) 패턴을 형성하는 단계와; 제2도의 (h) 및 제3도의 (h)에 도시한 바와 같이, 상기 보호막(10) 패턴 상부에 화소전극(13)을 적층한 후, 사진식각하여 화소전극(13) 패턴을 형성하는 단계로 이루어져 있다.
그러나, 상기와 같이 이루어진 종래의 박막트랜지스터 액정 디스플레이 소자는 양극산화막(절연막I), 절연막 II, 보호막의 식각을 위해 별도로 각기 사진 공정을 해야 하므로 전체적으로 사진 공정 회수가 증가되기 때문에 사진 공정시에 자주 발생되는 파티클 현상에 의해 불량율이 커져 소자의 수율이 떨어지고, 사진 공정 회수가 많아짐에 따른 소자의 생상비용이 증가되는 단점이 있다.
그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 1회의 사진 공정을 통하여 양극산화막(절연막 I), 절연막II, 보호막의 식각을 동시에 진행하여 사진 공정의 회수를 감소시키고, 사진 공정 회수의 감소로 인하여 사진 공정시에 발생율기 쉬운 파티클에 의한 수율의 저하를 방지할 수 있도록 하는 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 이 발명의 구성은, 기판 위에 게이트 전극 패턴과 게이트 패드가 형성되어 있고; 상기 게이트 전극 패턴 위에 절연막이 있고; 상기 절연막 위에 실리콘 패턴이 적층되어 있고; 상기 아몰퍼스실리콘 패턴 위에 상기 게이트 패턴의 좌우로 소오스/드레인 전극이 패턴되어 있는 복수의 박막 트랜지스터와; 상기 박막트랜지스터의 상부에 보호막이 형성되어 있고; 게이트 패드부상에는 보호막과 절연막II가 동일 형태로 오픈되어 있는 것으로 이루어진다.
상기 목적을 달성하기 위한 이 발명의 박막트랜지스터 액정 디스플레이 소자의 제조 방법의 구성은, 기판 위에 게이트 메탈을 적층한 후 사진식각하여 게이트전극 패턴과 게이트 패드 패턴을 형성하는 단계와; 상기 게이트전극 패턴과 게이트 패드 패턴 위에 절연막을 형성하는 단계와; 상기 게이트 패턴의 상부 절연막 위에 실리콘 패턴과 소오스/드레인 전극 패턴을 형성하여 복수의 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 게이트 패드 패턴의 상부에 동시에 보호막을 적층하는 단계와; 박막트랜지스터의 드레인 전극 일부 위의 보호막과 게이트 패드 위의 보호막과 절연막II을 1회의 사진 식각공정으로 제거해 내는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참고로 하여 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자를 상세히 설명한다.
제4도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 측단면도이고, 제5도의 (a)~(g)는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 공정순서를 나타낸 측단면도이고, 제6도의 (a)~(g)는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 공정순서를 나타낸 평면도이다.
상기 제4도에 도시되어 있듯이, 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 구성은, 기판(21) 위에 게이트(22) 패턴이 형성되어 있고, 상기 게이트(22) 패턴 위에 첫번째의 게이트 절연막으로 양극산화막(절연막 I)(23) 패턴이 적층되어 있고, 상기 양극산화막(절연막 I)(23) 패턴의 상부에 절연막II(24) 패턴이 적층되어 있고, 상기 절연막II(24) 패턴의 상부에 아몰퍼스실리콘(25) 패턴의 적층되어 있고, 상기 아몰퍼스실리콘(25) 패터의 상부에 n+아몰퍼스실리콘(26) 및 소오스/드레인(29)이 차례로 패턴되어 적층되어 있고, 상기 소오스/드레인(29) 패턴의 상부에 보호막(30) 패턴이 형성되어 있고, 상기 보호막(30) 패턴의 상부에 화소전극(31) 패턴이 형성되어 있다.
한편, 게이트패드(2-1) 위에는 보호막(30)과 절연막II(24)와 양극산화막(절연막 I)(23)이 동일 형태로 오픈되어 있다.
또한, 상기 제5도와 제6도를 참고로하여 상기 구성에 의한 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 제조공정을 구체적으로 설명하면 다음과 같다.
먼저, 제5도의 (a) 및 제6도의 (a)에 도시한 바와 같이, 기판(21) 위에 게이트 메탈을 적층한 후 사진식각하여 게이트(22) 패턴을 형성한다.
다음, 제5도의 (b) 및 제6도의 (b)에 도시한 바와 같이, 상기 게이트(22) 패턴의 상부를 전면 양극산화하여 양극산화막(절연막 I)(23)을 형성한다.
다음, 제5도의 (c) 및 제6도의 (c)에 도시한 바와 같이, 상기 양극산화막(절연막 I)(23)의 상부에 절연막II(24)와 아몰퍼스실리콘(25)과 n+아몰퍼스 실리콘(26)과 소오스/드레인(29) 메탈을 차례로 적층한다.
다음, 제5도의 (d) 및 제6도의 (d)에 도시한 바와 같이, 상기 절연막II(24)을 제외하고 상기 아몰퍼스실리콘(25)과 n+아몰퍼스실리콘(26)과 소오스/드레인(29)을 동시에 사진식각하여 3층패턴을 형성한다.
다음, 제5도의 (e) 및 제6도의 (e)에 도시한 바와 같이, 상기 n+아몰퍼스실리콘(26)과 소오스/드레인(29)을 다시 사진식각하여 소오스/드레인(29) 패턴을 형성한다.
다음, 제5도의 (f) 및 제6도의 (f)에 도시한 바와 같이, 상기 소오스/드레인(29) 패턴의 상부에 보호막(30)을 적층한 후, 사진식각하여 게이트패드(2-1) 위에는 보호막(30)과 절연막II(24)와 양극산화막(절연막I)(23)을 제거해내고, 드레인 전극 일부 위에는 보호막(30)만 제거한다.
이때, 게이트패드(2-1) 위의 절연막II(24)와 양극산화막(절연막 I)(23)이 제거할 때, 드레인 전극 위에는 드레인 메탈로 차단되어 그 하부막들이 식각되지 않는다.
다음, 제5도의 (g) 및 제6도의 (g)에 도시한 바와 같이, 상기 보호막(30) 패턴의 상부에 화소전극(31)을 적층한 후, 사진 식각하여 화소전극(31) 패턴을 형성한다.
상기와 같이 이루어진 박막트랜지스터 액정디스플레이 소자의 효과는, 박막트랜지스터 액정디스플레이 소자 제조시 1회에 다층절연막을 사진식각을 가능하게 하여 마스킹 횟수를 줄여 생산비용을 절감할수 있는 장점이 있고, 사진 공정 회수의 감소로 인하여 사진 공정시 발생하기 쉬운 파티클에 의한 수율의 저하를 방지할수 있는 장점이 있다.

Claims (8)

  1. 기판 위에 게이트 전극 패턴과 게이트 패드가 형성되어 있고; 상기 게이트 전극 패턴 위에 절연막이 있고; 상기 절연막 위에 실리콘 패턴이 적층되어 있고; 상기 아몰퍼스실리콘 패턴 위에 상기 게이트 패턴의 좌우로 소오스/드레인 전극이 패턴되어 있는 복수의 박막트랜지스터와; 상기 박막트랜지스터의 상부에 보호막이 형성되어 있고; 게이트 패드부 상에는 보호막과 절연막II가 동일 형태로 오픈되어 잇는 것을 특징으로 하는 박막트랜지스터 액정디스플레이 소자.
  2. 제1항에 있어서, 상기 절연막이 2개 이상의 레이어인것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자.
  3. 제2항에 있어서, 상기 절연막 중 한 레이어는 게이트 금속의 양극 산화막 인것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자.
  4. 제1항에 있어서, 상기 보호막의 상부와 상기 게이트 패드부 상부에 화소전극 금속 패턴이 적층되어 있는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자.
  5. 기판 위에 게이트 메탈을 적층한 후 사진식각하여 게이트전극 패턴과 게이트 패드 패턴을 형성하는 단계와; 상기 게이트전극 패턴과 게이트 패드 패턴 위에 절연막을 형성하는 단계와; 상기 게이트 패턴 상부 절연막 위에 실리콘 패턴과 소오스/드레인 전극 패턴을 형성하여 복수의 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 게이트패드 패턴의 상부에 동시에 보호막을 적층하는 단계와; 박막트랜지스터의 드레인 전극 일부 위의 보호막과 게이트 패드 위의 보호막과 절연막을 1회의 사진 공정으로 제거해 내는 단계를 포함한 것을 특징으로 하는 박막트랜지스터 액정디스플레이 소자의 제조방법.
  6. 제5항에 있어서, 상기 보호막 위에 화소전극막을 적층한 후 사진식각하여 화소전극 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 제조방법.
  7. 제5항에 있어서, 상기 절연막이 2개 이상의 레이어로 형성시키는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 제조방법.
  8. 제6항에 있어서, 상기 절연막 중 한 레이어는 게이트 금속의 양극산화시켜서 형성하는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 제조방법.
KR1019950002509A 1995-02-11 1995-02-11 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법 KR0145900B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950002509A KR0145900B1 (ko) 1995-02-11 1995-02-11 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
US08/600,132 US6406949B1 (en) 1995-02-11 1996-02-12 Thin film transistor-liquid crystal display and manufacturing method therefor
US09/669,614 US6545292B1 (en) 1995-02-11 2000-09-26 Thin film transistor-liquid crystal display and manufacturing method thereof
US10/113,491 US7022536B2 (en) 1995-02-11 2002-03-29 Thin film transistor-liquid crystal display and manufacturing method therefor
US11/397,414 US20060180814A1 (en) 1995-02-11 2006-04-03 Thin film transistor-liquid crystal display and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002509A KR0145900B1 (ko) 1995-02-11 1995-02-11 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960032058A KR960032058A (ko) 1996-09-17
KR0145900B1 true KR0145900B1 (ko) 1998-09-15

Family

ID=19407983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002509A KR0145900B1 (ko) 1995-02-11 1995-02-11 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법

Country Status (2)

Country Link
US (4) US6406949B1 (ko)
KR (1) KR0145900B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145900B1 (ko) * 1995-02-11 1998-09-15 김광호 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
US6949417B1 (en) * 1997-03-05 2005-09-27 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP4472056B2 (ja) * 1999-07-23 2010-06-02 株式会社半導体エネルギー研究所 エレクトロルミネッセンス表示装置及びその作製方法
JP2001272929A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 平面表示装置用アレイ基板の製造方法
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
CN100368910C (zh) * 2004-12-28 2008-02-13 中华映管股份有限公司 像素结构的制造方法
US7049163B1 (en) * 2005-03-16 2006-05-23 Chunghwa Picture Tubes, Ltd. Manufacture method of pixel structure
US7458217B2 (en) * 2005-09-15 2008-12-02 Kalex, Llc System and method for utilization of waste heat from internal combustion engines
US8159448B2 (en) * 2008-12-19 2012-04-17 Analog Devices, Inc. Temperature-compensation networks
JP2010206154A (ja) * 2009-02-09 2010-09-16 Hitachi Displays Ltd 表示装置
KR101627726B1 (ko) * 2009-08-14 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20130066247A (ko) * 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN110335871B (zh) * 2019-06-11 2021-11-30 惠科股份有限公司 阵列基板的制备方法、阵列基板及显示面板

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140321A (en) * 1980-04-01 1981-11-02 Canon Inc Display device
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH0283941A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
ATE135496T1 (de) * 1990-03-27 1996-03-15 Canon Kk Dünnschicht-halbleiterbauelement
JP2976483B2 (ja) * 1990-04-24 1999-11-10 日本電気株式会社 液晶表示素子用薄膜トランジスタの製造方法
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
US5427962A (en) * 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
WO1994000882A1 (en) * 1992-06-24 1994-01-06 Seiko Epson Corporation Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor
KR950008931B1 (ko) * 1992-07-22 1995-08-09 삼성전자주식회사 표시패널의 제조방법
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
JPH06118444A (ja) * 1992-10-08 1994-04-28 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
US6683350B1 (en) * 1993-02-05 2004-01-27 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
US5994155A (en) * 1994-01-20 1999-11-30 Goldstar Co., Ltd. Method of fabricating a thin film transistor liquid crystal display
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
KR0169356B1 (ko) * 1995-01-06 1999-03-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
KR0145900B1 (ko) * 1995-02-11 1998-09-15 김광호 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
KR0175410B1 (ko) * 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100192347B1 (ko) * 1996-03-26 1999-06-15 구자홍 액정표시장치의 구조 및 제조방법
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed

Also Published As

Publication number Publication date
US6406949B1 (en) 2002-06-18
US20020106840A1 (en) 2002-08-08
US7022536B2 (en) 2006-04-04
US6545292B1 (en) 2003-04-08
KR960032058A (ko) 1996-09-17
US20060180814A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
KR0145900B1 (ko) 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
US5444021A (en) Method for making a contact hole of a semiconductor device
KR0175409B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4368016B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US5555112A (en) Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor
US5784131A (en) Method for fabricating liquid crystal display in which the pixel electrode has a particular connection to the drain electrode and is formed over a storage capacitor
JPH0793420B2 (ja) 半導体装置の金属電極形成方法
KR0169356B1 (ko) 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
KR970006733B1 (ko) 박막트랜지스터 제조방법
CN102593052A (zh) 像素结构及其制作方法
JPH02177563A (ja) 薄膜トランジスタ及びその製造方法
JP4892830B2 (ja) 薄膜トランジスタの製造方法
JPS61224359A (ja) 薄膜トランジスタアレイの製造法
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
US7651876B2 (en) Semiconductor structures and method for fabricating the same
KR100236025B1 (ko) 액정 표시장치 및 이의 제조방법
JP3662325B2 (ja) アクティブマトリクス表示装置の作製方法
KR0169398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR0175384B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JPH0323429A (ja) 薄膜トランジスタ
KR100629686B1 (ko) 액정표시장치용 어레이기판 제조방법
JPH01297624A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 17

EXPY Expiration of term