KR20040061195A - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR20040061195A
KR20040061195A KR1020020086997A KR20020086997A KR20040061195A KR 20040061195 A KR20040061195 A KR 20040061195A KR 1020020086997 A KR1020020086997 A KR 1020020086997A KR 20020086997 A KR20020086997 A KR 20020086997A KR 20040061195 A KR20040061195 A KR 20040061195A
Authority
KR
South Korea
Prior art keywords
gate
electrode
pad
data
thin film
Prior art date
Application number
KR1020020086997A
Other languages
English (en)
Inventor
김민주
남승희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020086997A priority Critical patent/KR20040061195A/ko
Priority to US10/713,198 priority patent/US7414693B2/en
Publication of KR20040061195A publication Critical patent/KR20040061195A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 구조 및 제조공정을 단순화시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명은 기판상에 형성된 게이트 라인과 데이터 라인의 교차구조로 마련된 영역마다 형성된 박막 트랜지스터 및 화소전극과 상기 게이트 라인과 접속된 게이트 패드를 포함하는 게이트 패드부와 상기 데이터 라인과 접속된 데이터 패드를 포함하는 데이터 패드부를 포함하는 다수개의 박막 트랜지스터 어레이 기판을 포함하는 기판을 형성하는 단계와; 상기 패드부를 제외한 상기 기판의 나머지 영역상에 차단판을 정렬시키는 단계와; 상기 차단판을 이용한 식각공정에 의해 상기 패드부의 게이트 패드, 데이터 패드 보호전극을 노출시키는 단계를 포함하는 것을 특징으로 한다.
본 발명은 3 마스크 공정을 채용하여 기판구조 및 제조공정을 단순화 시킴으로써 제조 단가를 절감할 수 있다.

Description

액정표시패널 및 그 제조방법{Liquid Crystal Display Panel and Method of Fabricating the same}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 기판 구조 및 제조공정을 단순화시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.
칼라필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정패널은 박막 트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정패널에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정패널 제조단가 상승의 중요원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 증착공정, 세정공정, 포토리쏘그래피 공정, 식각공정, 포토레지스트 박리공정, 검사공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 4 마스크 공정을 채용한 박막 트랜지스터 어레이 기판을 예를 들어 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소전극(18)과 이전단 게이트 라인(2)의 중첩부에 형성된 스토리지캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드부(26)와, 데이터 라인(4)에 접속되는 데이터 패드부(34)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 데이터 패드(36), 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 데이터 패드(36), 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 이러한 박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 이전단 게이트라인(2)과, 그 게이트라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지전극(22)과, 그 스토리지 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)에 형성된 제2 컨택홀(24)을 경유하여 접속된 화소전극(22)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(2)은 게이트 패드부(26)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(26)는 게이트 라인(2)으로부터 연장되는 게이트 패드(28)와, 게이트 절연막(44) 및 보호막(50)을 관통하는 제3 컨택홀(30)을 통해 게이트 패드(28)에 접속된 게이트 패드 보호전극(32)으로 구성된다.
데이터 라인(4)은 데이터 패드부(34)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(34)는 데이터 라인(4)으로부터 연장되는 데이터 패드(36)와, 보호막(50)을 관통하는 제4 컨택홀(38)을 통해 데이터 패드(36)와 접속된 데이터 패드 보호전극(40)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 하부기판(42) 상에 게이트 패턴들이 형성된다.
하부기판(42) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트라인(2), 게이트전극(8), 게이트 패드(28)를 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 3b를 참조하면, 게이트 패턴들이 형성된 하부기판(42) 상에 게이트 절연막(44), 활성층(14), 오믹접촉층(48), 그리고 소스/드레인 패턴들이 순차적으로 형성된다.
게이트 패턴들이 형성된 하부기판(42) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(48)과 활성층(14)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 3c를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 제1 내지 제4 콘택홀들(16, 24, 30, 38)을 포함하는 보호막(50)이 형성된다.
소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착방법으로 보호막(50)이 전면 형성된다. 보호막(50)은 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(16, 24, 30, 38)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게 형성되고, 제2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 전극(22)이 노출되게 형성된다. 제3 컨택홀(30)은 보호막(50) 및 게이트 절연막(44)을 관통하여 게이트 패드(28)가 노출되게 형성된다. 제4 컨택홀(38)은 보호막(50)을 관통하여 데이터 패드(36)가 노출되게 형성된다.
보호막(50)의 재료로는 게이트 절연막(94)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 3d를 참조하면, 보호막(50) 상에 투명전극 패턴들이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(18), 게이트 패드 보호전극(32), 데이터 패드 보호전극(40)을 포함하는 투명전극 패턴들이 형성된다. 화소 전극(18)은 제1 컨택홀(16)을 통해 드레인 전극(12)과 전기적으로 접속되고, 제2 컨택홀(24)을 통해 이전단 게이트라인(2)과 중첩되는 스토리지 전극(22)과 전기적으로 접속된다. 게이트 패드 보호전극(32)는 제3 컨택홀(30)을 통해 게이트 패드(28)과 전기적으로 접속된다. 데이터 패드 보호전극(40)는 제4 컨택홀(38)을 통해 데이터 패드(36)와 전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
이와 같이 종래의 박막 트랜지스터 어레이 기판 및 그 제조방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조공정수를 줄임과 아울러 그에 비례하는 제조단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조공정이 복잡하여 원가 절감에 한계가 있으므로 제조공정을 더욱 단순화하여 제조단가를 더욱 줄일 수 있는 액정표시패널 및 그 제조방법이 요구된다.
한편, 종래 박막 트랜지스터 어레이 기판의 패드부 오픈 공정은 포토리쏘그래피 공정에 의해 실행됨으로써 공정이 복잡함과 동시에 재료비가 많이 드는 문제점이 있다.
따라서, 본 발명의 목적은 기판 구조 및 제조공정을 단순화시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
도 1은 통상적인 액정표시패널에 포함되는 박막 트랜지스터 어레이 기판의 일부분을 도시한 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 어레이 기판을 도시한 단면도.
도 4는 본 발명의 제1 실시예에 따른 액정표시패널에 포함되는 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 5는 도 6에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 도시한 단면도.
도 6a 내지 도 6d는 도 5에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도.
도 6e는 컬러필터 어레이 기판과 도 2에 도시된 박막 트랜지스터 어레이 기판의 합착 단계를 도시한 단면도.
도 7은 액정표시패널의 패드부를 오픈 시키기위해 패드부를 식각액에 딥핑하는 단계를 도시한 단면도.
도 8은 본 발명의 제2 실시예에 따른 액정표시패널에 포함되는 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 9는 도 8에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 도시한 단면도.
도 10a 내지 도 10d는 도 9에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도.
도 11는 본 발명의 제2 실시예에 따른 액정표시패널의 패드부 노출 단계를 나타낸 평면도.
<도면의 주요 부분에 대한 부호의 설명>
2, 52 : 게이트 라인 4, 58 : 데이터 라인
6, 80 : 박막 트랜지스터 8, 54 : 게이트 전극
10, 60 : 소스 전극 12, 62 : 드레인 전극
14, 92 : 활성층 16 : 제 1 컨택홀
18, 72 : 화소전극 26, 82 : 게이트 패드부
28, 56 : 게이트 패드 34, 84 : 데이터 패드부
40, 76 : 데이터 패드 보호전극 44, 90 : 게이트 절연막
48, 94 : 오믹접촉층
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 기판상에 형성된 게이트 라인과 데이터 라인의 교차구조로 마련된 영역마다 형성된 박막 트랜지스터 및 화소전극과 상기 게이트 라인과 접속된 게이트 패드를 포함하는 게이트 패드부와 상기 데이터 라인과 접속된 데이터 패드를 포함하는 데이터 패드부를 포함하는 다수개의 박막 트랜지스터 어레이 기판을 포함하는 기판을 형성하는 단계와; 상기 상기 패드부를 제외한 상기 기판의 나머지 영역상에 차단판을 정렬시키는 단계와; 상기 차단판을 이용한 식각공정에 의해 상기 패드부의 게이트 패드, 데이터 패드 보호전극을 노출시키는 단계를 포함하는 것을 특징으로 한다.
상기 액정표시패널의 제조방법은 상기 게이트 패드와 데이터 패드 보호전극이 노출된 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 합착하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 차단판은 금속으로 이루어지는 것을 특징으로 한다.
상기 차단판은 몰리브덴(Mo)을 제외한 금속이 이용되는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판을 형성하는 단계는 제 1 마스크 공정을 이용하여 기판상에 박막 트랜지스터의 게이트 전극, 게이트 전극과 접속되는 게이트 라인, 게이트 라인과 접속되는 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판상에 게이트 절연막을 형성하는 단계와; 제 2 마스크 공정을 이용하여 상기 게이트 절연막상에 상기 박막 트랜지스터의 소스전극 및 드레인 전극, 상기 소스전극과 접속되는 데이터 라인, 상기 데이터 라인과 접속되는 데이터 패드, 상기 게이트 라인과 중첩되는 영역에 스토리지 전극을 포함하는 소스/드레인 패턴과 상기 소스/드레인 패턴을 따라 그 하부에 형성되는 반도체 패턴을 형성하는 단계와; 제 3 마스크 공정을 이용하여 상기 드레인 전극과 스토리지 전극에 접속되는 화소전극, 상기 데이터 패드를 덮도록 형성된 데이터 패드 보호전극을 포함하는 투명전극 패턴과, 상기 투명전극 패턴이 형성된 기판상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 패드부의 게이트 패드를 노출시키는 단계는 상기 게이트 패드부에 형성된 보호막과 게이트 절연막을 건식 식각공정을 이용하여 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 데이터 패드부의 데이터 패드 보호전극을 노출시키는 단계는 상기 데이터 패드부에 형성된 보호막과 상기 데이터 패드 보호전극과 중첩되지 않는 게이트 절연막을 건식 식각공정을 이용하여 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 11를 참조하여 본 발명의 바람직한 실시 예에 대하여설명하기로 한다.
도 4은 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 5은 도 4에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판은 하부기판(88) 위에 게이트 절연막(90)을 사이에 두고 교차하게 형성된 게이트 라인(52) 및 데이터 라인(58)과, 그 교차부마다 형성된 박막 트랜지스터(80)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(72)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 이전단 게이트 라인(52)의 중첩부에 형성된 스토리지 캐패시터(78)와, 게이트 라인(52)에 접속되는 게이트 패드부(82)와, 데이터 라인(58)에 접속되는 데이터 패드부(84)를 구비한다.
박막 트랜지스터(80)는 게이트 라인(52)에 접속된 게이트 전극(54)과, 데이터 라인(58)에 접속된 소스 전극(60)과, 화소 전극(72)에 접속된 드레인 전극(62)과, 게이트 전극(54)과 게이트 절연 패턴(90)을 사이에 두고 중첩되고 소스 전극(60)과 드레인 전극(62) 사이에 채널(70)을 형성하는 활성층(92)을 포함하는 반도체 패턴(147)을 구비한다. 이러한 박막 트랜지스터(80)는 게이트 라인(52)에 공급되는 게이트 신호에 응답하여 데이터 라인(58)에 공급되는 화소전압 신호가 화소 전극(72)에 충전되어 유지되게 한다.
반도체 패턴(147)은 소스 전극(60)과 드레인 전극(62) 사이의 채널부를 포함하면서 소스 전극(60), 드레인 전극(62), 데이터 라인(58), 그리고 데이터패드(64)와 중첩된다. 활성층(92) 위에 소스 전극(60), 드레인 전극(62), 데이터 라인(58), 그리고 데이터 패드(64)와 오믹접촉을 위해 형성된 오믹접촉층(66)을 더 구비한다. 이러한 활성층(92) 및 오믹접촉층(94)을 포함하는 반도체 패턴은 게이트 절연 막(90)을 사이에 두고 게이트 라인(52)을 따라 중첩되게 형성되면서도 셀과 셀사이, 즉 데이터 라인(58)과 데이터 라인(58) 사이에서 분리되게 형성된다. 이에 따라, 활성층(92) 및 오믹접촉층(94)를 포함하는 반도체 패턴에 의한 의한 셀들간의 신호간섭을 방지할 수 있게 된다.
화소 전극(72)은 박막 트랜지스터(80)의 드레인 전극(62)과 접속된다. 화소 전극(72)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(72)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(78)는 이전단 게이트 라인(52)과 게이트 절연막(90)으로 구성된다. 이러한 스토리지 캐패시터(78)는 화소 전극(72)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(52)은 게이트 패드부(82)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(82)는 게이트 라인(52)으로부터 연장되는 게이트 패드(56)와, 게이트 패드(56) 위에 게이트 절연막(90)과 보호막(70)으로 구성된다.
데이터 라인(58)은 데이터 패드부(84)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(84)는 데이터 라인(58)으로부터 연장되는 데이터 패드(64)와, 데이터 패드와 접속되는 데이터 패드 보호전극(76), 데이터 패드(64)를 덮는 보호막(70)과 데이터 패드(64)와 하부기판(88) 사이에 형성된 게이트 절연막(90), 활성층(92), 그리고 오믹접촉층(94)을 포함한다.
이러한 구성을 가지는 액정표시패널에 포함되는 박막 트랜지스터 어레이 기판은 3 마스크 공정으로 형성된다. 3마스크 공정을 이용한 본 발명의 실시 예에 따른 액정표시패널의 제조방법은 게이트 패턴들을 형성하기 위한 제1 마스크 공정과, 반도체 패턴, 그리고 소스/드레인 패턴들을 형성하기 위한 제2 마스크 공정과, 투명전극 패턴들과 보호막을 형성하기 위한 제3 마스크 공정을 포함하게 된다.
도 6a 내지 도 6e는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법을 단계적으로 도시한 단면도들이다.
도 6a를 참조하면, 하부기판(88)상에 게이트 패턴을 위해 하부기판(88) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(52), 게이트 전극(54), 게이트 패드(56)를 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 단일층 또는 이중층 구조로 이용된다.
도 6b를 참조하면, 게이트 패턴들이 형성된 하부기판(88) 상에 게이트 절연막(90)이 형성되고, 그 위에 제 2 마스크공정으로 반도체 패턴과 소스/드레인 패턴들이 적층된다.
게이트 패턴들이 형성된 하부기판(88) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(90), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 데이터 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 데이터 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(58), 소스 전극(60), 그 소스 전극(60)과 일체화된 드레인 전극(62), 데이터 패드(64)를 포함하는 소스/드레인 패턴이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 상기 소스/드레인 패턴을 따라 반도체 패턴, 즉 오믹접촉층(94)과 활성층(92)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(94)이 식각된다. 이에 따라, 채널부의 활성층(92)이 노출되어 소스 전극(60)과 드레인 전극(62)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(90)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx)등의 무기 절연물질이 이용된다. 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 6c를 참조하면, 제3 마스크 공정으로 투명전극 패턴이 형성된다. 구체적으로 데이터 패턴들이 형성된 게이트 절연막(90)상에 스퍼터링 등의 증착방법으로 투명물질이 전면 증착된다. 이어서, 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝됨으로써 화소전극(72)과 데이터 패드 보호전극(76)이 형성된다. 화소전극은(72)은 드레인 전극(62)과 전기적으로 접속되며, 데이터 패드 보호전극(76)은 데이터 패드(64)와 전기적으로 접속된다. 화소전극(72)의 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
그 다음, 도 6d에 도시된 바와 같이 하부기판(88)상에 보호막(70)이 전면 형성된다. 보호막(70)으로는 SiNx, SiOx와 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 6e를 참조하면, 하부 배향막(17)이 도포된 박막 트랜지스터 어레이 기판은 실재(99)를 이용하여 컬러필터 어레이 기판과 합착된다. 컬러필터 어레이 기판은 상부기판(100)상에 매트리스 형태로 형성된 블랙 매트릭스(102)와, 블랙 매트릭스(102)로 구분된 셀영역별로 형성된 컬러필터(104)와, 블랙 매트릭스(102) 및 컬러필터(104) 위에 순차 적층된 공통전극(106) 및 상부 배향막(108)을 구비한다.
한편, 종래 액정표시패널은 하부기판(88)상에 박막 트랜지스터 어레이 기판이 다수개 형성된 후 스크라이빙공정으로 다수개의 액정표시패널로 분리된다. 분리된 액정표시패널에는 액정이 주입되며, 액정이 주입된 액정표시패널을 도 7에 도시된 바와같이 식각액에 담가 컬러필터 어레이 기판을 마스크로 패드부를 선택적으로 노출시킨다.
이와 같은 패드부 오픈 공정 후, 액정표시패널에 불량이 발생할 경우, 액정표시패널은 패드 오픈을 위한 식각액, 컬러필터 어레이 기판 사이에 주입되는 액정등을 포함한 재료비의 낭비가 발생하는 문제점이 있다.
도 8은 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 9는 도 8에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 8 및 도 9에 도시된 박막 트랜지스터 어레이 기판은 하부기판(188) 위에 게이트 절연막(190)을 사이에 두고 교차하게 형성된 게이트 라인(152) 및 데이터 라인(158)과, 그 교차부마다 형성된 박막 트랜지스터(180)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(172)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 이전단 게이트 라인(152)의 중첩부에 형성된 스토리지 캐패시터(178)와, 게이트 라인(152)에 접속되는 게이트 패드부(182)와, 데이터 라인(158)에 접속되는 데이터 패드부(184)를 구비한다.
박막 트랜지스터(180)는 게이트 라인(152)에 접속된 게이트 전극(154)과, 데이터 라인(158)에 접속된 소스 전극(160)과, 화소 전극(172)에 접속된 드레인전극(162)과, 게이트 전극(154)과 게이트 절연 패턴(190)을 사이에 두고 중첩되고 소스 전극(160)과 드레인 전극(162) 사이에 채널(170)을 형성하는 활성층(192)을 포함하는 반도체 패턴을 구비한다. 이러한 박막 트랜지스터(180)는 게이트 라인(152)에 공급되는 게이트 신호에 응답하여 데이터 라인(158)에 공급되는 화소전압 신호가 화소 전극(172)에 충전되어 유지되게 한다.
반도체 패턴은 소스 전극(160)과 드레인 전극(162) 사이의 채널부를 포함하면서 소스 전극(160), 드레인 전극(162), 데이터 라인(158), 그리고 데이터 패드(164)와 중첩된다. 활성층(192) 위에 소스 전극(160), 드레인 전극(162), 데이터 라인(158), 그리고 데이터 패드(164)와 오믹접촉을 위해 형성된 오믹접촉층(166)을 더 구비한다. 이러한 활성층(192) 및 오믹접촉층(194)을 포함하는 반도체 패턴은 게이트 절연막(190)을 사이에 두고 게이트 라인(152)을 따라 중첩되게 형성되면서도 셀과 셀사이, 즉 데이터 라인(158)과 데이터 라인(158) 사이에서 분리되게 형성된다. 이에 따라, 활성층(192) 및 오믹접촉층(194)를 포함하는 반도체 패턴에 의한 의한 셀들간의 신호간섭을 방지할 수 있게 된다.
화소 전극(172)은 박막 트랜지스터(180)의 드레인 전극(162)과 접속된다. 화소 전극(172)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(172)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(178)는 이전단 게이트 라인(152)과 게이트 절연막(190)으로 구성된다. 이러한 스토리지 캐패시터(178)는 화소 전극(172)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(152)은 게이트 패드부(182)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(182)는 게이트 라인(152)으로부터 연장되는 게이트 패드(156)와, 게이트 패드(156) 위에 게이트 절연막(190)과 보호막(170)으로 구성된다.
데이터 라인(158)은 데이터 패드부(184)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(184)는 데이터 라인(158)으로부터 연장되는 데이터 패드(164)와, 데이터 패드(164)와 접속되는 데이터 패드 보호전극(176), 데이터 패드(164)를 덮는 보호막(170)과 데이터 패드(164)와 하부기판(188) 사이에 형성된 게이트 절연막(190), 활성층(192), 그리고 오믹접촉층(194)을 포함한다.
이러한 구성을 가지는 액정표시패널에 포함되는 박막 트랜지스터 어레이 기판은 3 마스크 공정으로 형성된다. 3마스크 공정을 이용한 본 발명의 실시 예에 따른 액정표시패널의 제조방법은 게이트 패턴들을 형성하기 위한 제1 마스크 공정과, 반도체 패턴, 그리고 소스/드레인 패턴들을 형성하기 위한 제2 마스크 공정과, 투명전극 패턴들과 보호막을 형성하기 위한 제3 마스크 공정을 포함하게 된다.
도 10a 내지 도 10e는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법을 단계적으로 도시한 단면도들이다.
도 10a를 참조하면, 하부기판(188)상에 게이트 패턴을 위해 하부기판(188)상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(152), 게이트 전극(154), 게이트 패드(156)를 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 단일층 또는 이중층 구조로 이용된다.
도 10b를 참조하면, 게이트 패턴들이 형성된 하부기판(188) 상에 게이트 절연막(190)이 형성되고, 그 위에 제 2 마스크공정으로 반도체 패턴과 소스/드레인 패턴들이 적층된다.
게이트 패턴들이 형성된 하부기판(188) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(190), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 데이터 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 데이터 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(158), 소스 전극(160), 그 소스 전극(160)과 일체화된 드레인 전극(162), 데이터 패드(164)를 포함하는 소스/드레인 패턴이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 상기 소스/드레인 패턴을 따라 반도체 패턴, 즉 오믹접촉층(194)과 활성층(192)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(194)이 식각된다. 이에 따라, 채널부의 활성층(192)이 노출되어 소스 전극(160)과 드레인 전극(162)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(190)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 10c를 참조하면, 제3 마스크 공정으로 투명전극 패턴이 형성된다. 구체적으로 데이터 패턴들이 형성된 게이트 절연막(190)상에 스퍼터링 등의 증착방법으로 투명물질이 전면 증착된다. 이어서, 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝됨으로써 화소전극(172)과 데이터 패드 보호전극(176)이 형성된다. 화소전극(172)은 드레인 전극(162)과 전기적으로 접속된다. 화소전극(172)과 데이터 패드 보호전극(176)의 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
그 다음, 도 10d에 도시된 바와 같이 하부기판(188)상에 보호막(170)이 전면 형성된다. 보호막(170)으로는 SiNx, SiOx와 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 11을 참조하면, 박막 트랜지스터, 화소전극, 게이트 패드부 및 데이터 패드부를 포함하는 다수개의 박막 트랜지스터 어레이(230)가 형성된 하부기판(210)상에 하부기판(210)과 소정간격을 두고 차단판(150)이 정렬된다. 박막 트랜지스터 어레이 기판의 패드부와 중첩되는 영역상에 위치하는 오픈부(150b)와, 패드부를 제외한 영역상에 중첩되게 위치하는 차단부(150a)를 구비한다. 여기서, 차단판(150)의 차단부(150a)는 건식 식각 공정에서 보호막 및 절연막등과 함께 식각될 수 있는 몰리브덴(Mo)을 제외한 금속으로 형성된다. 이러한 차단판(150)을 이용하여 노출된 패드부의 보호막 및 게이트 절연막은 건식 식각공정에 의해 제거됨으로써 도 12에 도시된 바와 같이 게이트 패드와 데이터 패드 보호전극이 노출되게 된다.
이와 같이 게이트 패드와 데이터 패드 보호전극이 노출된 하부기판(210)은 스크라이빙(scribing)에 의하여 다수개의 박막 트랜지스터 어레이 기판이 된다. 이어서, 도시하지 않은 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판을 실재를 이용하여 합착하게 된다. 컬러필터 어레이 기판은 상부기판에 매트릭스 형태로 형성된 블랙 매트릭스와 이 블랙 매트릭스로 구분된 셀영역에 형성된 컬러필터와 블랙 매트릭스 및 컬러필터 위에 형성된 상부 배향막을 구비한다.
합착공정 후, 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이에는 액정이 주입되어 액정패널이 완성된다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시패널 및 그 제조방법은 3 마스크를 채용하여 기판 구조 및 제조 공정을 더욱 단순화시킴으로써 제조단가를 더욱 절감할 수 있음과 아울러 제조 수율을 향상시킬수 있다.
또한, 본 발명의 실시예에 따른 액정표시패널 및 그 제조방법은 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판의 합착 전에 패드부를 건식 식각공정에 의해 오픈 시킴으로써 포토리쏘그래피공정에 사용되는 재료비를 줄일 수 있다. 또한, 합착 전에 패드 오픈 공정을 실행함으로써 합착 후 발생되는 불량에 의한 식각액, 액정등의 재료비를 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 기판상에 형성된 게이트 라인과 데이터 라인의 교차구조로 마련된 영역마다 형성된 박막 트랜지스터 및 화소전극과 상기 게이트 라인과 접속된 게이트 패드를 포함하는 게이트 패드부와 상기 데이터 라인과 접속된 데이터 패드를 포함하는 데이터 패드부를 포함하는 다수개의 박막 트랜지스터 어레이 기판을 포함하는 기판을 형성하는 단계와;
    상기 패드부를 제외한 상기 기판의 나머지 영역상에 차단판을 정렬시키는 단계와;
    상기 차단판을 이용한 식각공정에 의해 상기 패드부의 게이트 패드, 데이터 패드 보호전극을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 패드와 데이터 패드 보호전극이 노출된 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  3. 제 1 항에 있어서,
    상기 차단판은 금속으로 이루어지는 것을 특징으로 하는 액정표시패널의 제조방법.
  4. 제 3 항에 있어서,
    상기 차단판은 몰리브덴(Mo)을 제외한 금속이 이용되는 것을 특징으로 하는 액정표시패널의 제조방법.
  5. 제 1 항에 있어서,
    상기 박막 트랜지스터 어레이 기판을 형성하는 단계는
    제 1 마스크 공정을 이용하여 기판상에 박막 트랜지스터의 게이트 전극, 게이트 전극과 접속되는 게이트 라인, 게이트 라인과 접속되는 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계와;
    상기 게이트 패턴이 형성된 기판상에 게이트 절연막을 형성하는 단계와;
    제 2 마스크 공정을 이용하여 상기 게이트 절연막상에 상기 박막 트랜지스터의 소스전극 및 드레인 전극, 상기 소스전극과 접속되는 데이터 라인, 상기 데이터 라인과 접속되는 데이터 패드, 상기 게이트 라인과 중첩되는 영역에 스토리지 전극을 포함하는 소스/드레인 패턴과 상기 소스/드레인 패턴을 따라 그 하부에 형성되는 반도체 패턴을 형성하는 단계와;
    제 3 마스크 공정을 이용하여 상기 드레인 전극과 스토리지 전극에 접속되는 화소전극, 상기 데이터 패드를 덮도록 형성된 데이터 패드 보호전극을 포함하는 투명전극 패턴과, 상기 투명전극 패턴이 형성된 기판상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  6. 제 1 항에 있어서,
    상기 게이트 패드부의 게이트 패드를 노출시키는 단계는
    상기 게이트 패드부에 형성된 보호막과 게이트 절연막을 건식 식각공정을 이용하여 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  7. 제 1 항에 있어서,
    상기 데이터 패드부의 데이터 패드 보호전극을 노출시키는 단계는
    상기 데이터 패드부에 형성된 보호막과 상기 데이터 패드 보호전극과 중첩되지 않는 게이트 절연막을 건식 식각공정을 이용하여 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020020086997A 2002-12-30 2002-12-30 액정표시패널 및 그 제조방법 KR20040061195A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020086997A KR20040061195A (ko) 2002-12-30 2002-12-30 액정표시패널 및 그 제조방법
US10/713,198 US7414693B2 (en) 2002-12-30 2003-11-17 Fabrication method of liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086997A KR20040061195A (ko) 2002-12-30 2002-12-30 액정표시패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040061195A true KR20040061195A (ko) 2004-07-07

Family

ID=32653235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086997A KR20040061195A (ko) 2002-12-30 2002-12-30 액정표시패널 및 그 제조방법

Country Status (2)

Country Link
US (1) US7414693B2 (ko)
KR (1) KR20040061195A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101217157B1 (ko) * 2005-10-20 2012-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070043098A (ko) * 2005-10-20 2007-04-25 삼성전자주식회사 어레이 기판 및 이의 제조방법
KR101853033B1 (ko) * 2011-07-11 2018-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN111123594B (zh) * 2019-12-02 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529153B2 (ja) * 1993-03-04 2004-05-24 三星電子株式会社 液晶表示装置及びその製造方法
KR0169385B1 (ko) * 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3969510B2 (ja) * 1998-08-31 2007-09-05 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタアレイ基板および液晶表示装置
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100751177B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정 표시소자 및 그의 제조방법
CN100378551C (zh) * 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法

Also Published As

Publication number Publication date
US7414693B2 (en) 2008-08-19
US20040125309A1 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100476366B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20050115743A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20050122654A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20040016489A (ko) 액정표시소자 및 그 제조방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101024651B1 (ko) 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR20070068776A (ko) 액정표시소자와 그 제조 방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100583314B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556699B1 (ko) 액정표시패널의 제조방법
KR101023276B1 (ko) 액정표시장치 및 그 제조 방법과 검사방법
KR100542770B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR101362008B1 (ko) 액정표시패널 및 그 제조방법
KR100903746B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100561645B1 (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid