JP5347270B2 - 半導体装置及びその制御方法 - Google Patents
半導体装置及びその制御方法 Download PDFInfo
- Publication number
- JP5347270B2 JP5347270B2 JP2008001000A JP2008001000A JP5347270B2 JP 5347270 B2 JP5347270 B2 JP 5347270B2 JP 2008001000 A JP2008001000 A JP 2008001000A JP 2008001000 A JP2008001000 A JP 2008001000A JP 5347270 B2 JP5347270 B2 JP 5347270B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- output
- reference voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
実施形態1を、図1及び図2を参照しつつ説明する。図1は、実施形態1の半導体装置1の回路ブロック図である。半導体装置1は、出力バッファ10と、駆動能力試験回路20とを備えている。
VR=VCC×{(R12+R13)/(R11+R12+R13)}
VR=VCC×{R13/(R11+R12+R13)}
VR=VCC×{(R22+R23)/(R21+R22+R23)}
VR=VCC×{R23/(R21+R22+R23)}
VR=VCC×{(R32+R33)/(R31+R32+R33)}
VR=VCC×{R33/(R31+R32+R33)}
VR=VCC×{(R42+R43)/(R41+R42+R43)}
VR=VCC×{R43/(R41+R42+R43)}
本実施形態の半導体装置1及びその制御方法によれば、駆動能力切替制御信号CDRV0、CDRV1及びデータ信号Aに基づいて、試験基準電圧発生回路21は、電圧値が異なる基準電圧VRを発生する。
そこで、本実施形態の半導体装置1及びその制御方法によれば、駆動能力切替制御信号CDRV0、CDRV1によって変化する出力バッファ10の駆動能力に対応させて、試験基準電圧発生回路21が、基準電圧VRの値を変化させることができる。
このため、本実施形態の半導体装置1及びその制御方法によれば、出力バッファ10の駆動能力の変化に対応し、効率的に基準電圧VRを発生させることができる。
そこで、本実施形態の半導体装置1及びその制御方法によれば、比較結果信号TXに基づいて、電圧VEのレベルと基準電圧VRのレベルとの大小関係を判定することができる。
このため、本実施形態の半導体装置1及びその制御方法によれば、電圧VEのレベルと基準電圧VRのレベルとの大小関係に基づいて、出力バッファ10の駆動能力が所定の駆動能力に切り替えられていることを判定することができる。
そこで、本実施形態の半導体装置1及びその制御方法によれば、上記の大小関係を判定する時間を短縮することに伴って、出力バッファ10の駆動能力が所定の駆動能力に切り替えられていることを判定するために要する時間を短縮することができる。
このため、本実施形態の半導体装置1及びその制御方法によれば、出力バッファ10の駆動能力が所定の駆動能力に切り替えられていることを判定するために要する時間に比例したDCテストの費用を抑制することができる。
そこで、本実施形態の半導体装置1及びその制御方法によれば、出力バッファ10の駆動能力を切り替えることにより、出力バッファ10の出力インピーダンスが変化すると、データ信号Aの論理レベルを分圧する分圧比を変化させることができる。
このため、本実施形態の半導体装置1及びその制御方法によれば、上記の分圧比が変化することに伴って、電圧VEのレベルを変化させることができる。
したがって、本実施形態の半導体装置1及びその制御方法によれば、分圧比に影響を与える出力バッファ10の駆動能力の変化を、電圧VEのレベルの変化に変換することができる。
そこで、本実施形態の半導体装置1及びその制御方法によれば、出力バッファ10の駆動能力を切り替えると、電圧VEの電圧値及び基準電圧VRの電圧がそれぞれ変化するため、比較器COMP1の比較結果を変化させることができる。
このため、本実施形態の半導体装置1及びその制御方法によれば、比較器COMP1の比較結果信号TXに基づいて、出力バッファ10の駆動能力が所定に駆動能力に切り替えられているか否かを判定することができる。
本実施形態の半導体装置1によれば、出力バッファ10の出力に直列接続された終端抵抗R1を用いることにより、出力バッファ10の出力インピーダンス及び終端抵抗R1によって定まる分圧比に応じ、出力バッファ10に入力されるデータ信号Aのレベルを分圧することができる。
そこで、本実施形態の半導体装置1及びその制御方法によれば、駆動能力切替信号CDRV0、CDRV1によって、出力バッファ10の駆動能力を切り替えると、駆動能力の切り替えに連動させて、自動的に分圧電圧の電圧値を変化させることができる。
このため、半導体装置1及びその制御方法によれば、出力バッファ10の駆動能力を切り替えた場合であっても、効率的に分圧電圧の電圧値を変化させることができる。
そこで、本実施形態の半導体装置1及びその制御方法によれば、データ信号Aのレベルの違いに応じ、電圧値が異なる分圧電圧を選択することができる。
このため、本実施形態の半導体装置1及びその制御方法によれば、データ信号Aのレベルの違いに連動させて、基準電圧VRとして、適切な分圧電圧を選択することができる。
そこで、本実施形態の半導体装置1及びその制御方法によれば、上記のスイッチを閉鎖状態に制御すると、閉鎖状態のスイッチに接続された分圧抵抗の分圧比に基づいて、電源電圧VCCを分圧した分圧電圧を発生させることができる。
このため、本実施形態の半導体装置1及びその制御方法によれば、上記のスイッチ閉鎖信号に応じ、閉鎖状態に制御するスイッチを異ならせると、閉鎖状態のスイッチに接続された分圧抵抗の分圧比に基づいて、電圧値が異なる分圧電圧を発生させることができる。
そこで、本実施形態の半導体装置1及びその制御方法によれば、時定数を適宜に設定することにより、試験サイクル時間に対応させて、基準電圧VRの値を目標電圧値に到達させるまでの時間を調整することができる。
このため、本実施形態の半導体装置1及びその制御方法によれば、出力バッファ10の駆動能力の測定に要する時間(目標測定時間)を短縮するために試験サイクル時間を短縮した場合であっても、時定数の設定を変更することにより、基準電圧VRの値を目標電圧値に到達させるまでの時間を適切に調整することができる。
実施形態2を、図4及び図5を参照しつつ説明する。ここでは、実施形態1と同一の構成は同一の符号を付し、その説明を省略する。図4は、実施形態2の半導体装置1Aの回路ブロックである。半導体装置1Aは、出力バッファ10と、駆動能力試験回路20Aとを備えている。
VR0=VCC×分圧比=VCC×{(R52+R53+R54+R55)/(R51+R52+R53+R54+R55)}
VR1=VCC×分圧比=VCC×{(R53+R54+R55)/(R51+R52+R53+R54+R55)}
VR0=VCC×分圧比=VCC×{(R54+R55)/(R51+R52+R53+R54+R55)}
VR1=VCC×分圧比=VCC×{R55/(R51+R52+R53+R54+R55)}
本実施形態の半導体装置1Aによれば、比較器COMP2によって、電圧VEの値を上限基準電圧VR0の値と比較する。
そこで、本実施形態の半導体装置1Aによれば、比較器COMP2の比較結果に基づいて、電圧VEの値が上限基準電圧VR0の値を下回るか否かを判定することができる。
そこで、本実施形態の半導体装置1Aによれば、比較器COMP3の比較結果に基づいて、電圧VEの値が下限基準電圧VR1の値を上回るか否かを判定することができる。
そこで、本実施形態の半導体装置1Aによれば、下限基準電圧VR1として、上限基準電圧VR0を発生させる分圧比よりも小さい分圧比に基づいて発生させた分圧電圧を出力するため、上限基準電圧VR0の値よりも下限基準電圧VR1の値を低い値に設定することができる。
実施形態3を、図6を参照しつつ説明する。ここでは、実施形態1及び実施形態2と同一の構成は同一の符号を付し、その説明を省略する。図6は、実施形態3の半導体装置1Bの回路ブロック図である。半導体装置1Bは、データ入出力回路40と、上記の試験基準電圧発生回路21とを備えている。
本実施形態の半導体装置1Bによれば、各入出力回路40A〜40Cが備える比較器COMP1の反転入力端子には、試験基準電圧発生回路21の出力端子(OUT1)が共通に接続されている。
そこで、本実施形態の半導体装置1Bによれば、各入出力回路40A〜40Cの比較器COMP1毎に、異なる試験基準電圧発生回路を備える必要がない。
このため、本実施形態の半導体装置1Bによれば、各入出力回路40A〜40Cの比較器COMP1毎に、異なる試験基準電圧発生回路を備える場合に比べて、試験基準電圧発生回路が占有する面積を低減することができる。
したがって、試験基準電圧発生回路が占有する面積を低減することにより、3つのデータ入出力回路40A〜40Cを備えた半導体装置1Bが占有する面積が増加することを抑制することができる。
実施形態4を、図7及び図8を参照しつつ説明する。ここでは、実施形態1ないし実施形態3と同一の構成は同一の符号を付し、その説明を省略する。図7は、実施形態4の半導体装置1Cの回路ブロック図である。半導体装置1Cは、上記の出力バッファ10と、上記の比較器COMP1と、試験基準電圧発生回路23とを備えている。
本実施形態の半導体装置1C及びその制御方法によれば、DCテスト信号TESTと駆動能力切替信号CDRV0、CDRV1との論理積結果として、3入力論理積ゲート回路AND11〜AND14の内のいずれかの3入力論理積ゲート回路が、ハイレベルのスイッチ閉鎖信号を出力する。ハイレベルのスイッチ閉鎖信号により、第1分圧抵抗〜第4分圧抵抗の内のいずれかと電源電圧VCCとの間に接続されたスイッチを閉鎖状態に制御する。加えて、上記のハイレベルのスイッチ閉鎖信号により、上記のいずれかの分圧抵抗とグランドとの間に接続されたスイッチを閉鎖状態に制御する。
そこで、本実施形態の半導体装置1C及びその制御方法によれば、分圧抵抗に電流が流れないことに伴って、電力消費量が増加することを抑制することができる。
そこで、本実施形態の半導体装置1Cによれば、テスト用スイッチSW61を閉鎖状態又は開放状態に制御すると、テスト用スイッチSW61を通じ、比較器COMP1の反転入力端子に、基準電圧VRを印加すること又は基準電圧VRを印加しないことを自由に調整することができる。
このため、本実施形態の半導体装置1Cによれば、ローレベルのイネーブル信号ENに応じ、テスト用スイッチSW61を開放状態に制御すると、テスト用スイッチSW61を通じて比較器COMP1の反転入力端子に、基準電圧VRを印加しない。
したがって、本実施形態の半導体装置1Cによれば、比較器COMP1の反転入力端子に基準電圧VRを印加しない状態で、該比較器COMP1の反転入力端子に、電圧値が異なる様々な参照電圧VREFを印加すると、比較結果信号TXのレベルを変化させることができる。
このため、本実施形態の半導体装置1Cによれば、比較結果信号TXのレベルの変化を確認することにより、基準電圧VRの電圧値を参照電圧VREFの電圧値と同じ値を有するように調整すれば、分圧電圧VRの値を所定値に調整する作業を行うことが可能となる。
これにより、本実施形態の半導体装置1Cでは、出力バッファ10の駆動能力が所定の駆動能力に切り替えられていることを判定するDCテストを行わない場合(DCテスト信号TESTのレベルがローレベルの場合)には、双方向入出力バッファの入力回路として、比較器COMP1を使用することができる。
そこで、本実施形態の半導体装置1Cによれば、双方向入出力バッファの入力回路とは別個に比較器COMP1を備える必要がない。
したがって、双方向入出力バッファの入力回路とは別個に比較器COMP1を備える場合に比べて、半導体装置1Cの占有面積が増加することを抑えることができる。
(付記1) 駆動能力を切り替える信号に基づいて出力インピーダンスが変化し、入力信号を前記出力インピーダンスに応じた出力信号にして出力する回路部と、
前記駆動能力を切り替える信号及び前記入力信号に基づく基準電圧を発生する基準電圧発生部と、
前記出力信号の電圧と前記基準電圧とを比較する比較部と、
を備えることを特徴とする半導体装置。
(付記2) 前記出力信号が出力される出力端を介し前記回路部と抵抗素子とが接続可能であり、
前記出力端の電圧は、前記出力インピーダンスと前記抵抗素子とによって前記入力信号に応じたレベルを分圧した分圧電圧であることを特徴とする付記1に記載の半導体装置。
(付記3) 前記比較部は比較器を備え、
前記比較器の第1入力端子に前記分圧電圧が入力され、前記比較器の第2入力端子に前記基準電圧が入力されることを特徴とすることを特徴とする付記2に記載の半導体装置。
(付記4) 前記出力端を介し前記回路部と前記抵抗素子とが直列接続されることを特徴とする付記2に記載の半導体装置。
(付記5) 前記基準電圧発生部は、前記基準電圧の上限値を有する上限基準電圧及び前記基準電圧の下限値を有する下限基準電圧を発生し、
前記比較部は、
前記出力端の電圧と前記上限基準電圧とを比較する第1比較部と、
前記出力端の電圧と前記下限基準電圧とを比較する第2比較部と、
を備えることを特徴とする付記1に記載の半導体装置。
(付記6) 前記回路部及び前記比較部をそれぞれ複数備え、前記複数の比較部には、前記基準電圧発生部が共通接続されることを特徴とする付記1に記載の半導体装置。
(付記7) 前記基準電圧発生部は、
前記駆動能力を切り替える信号に応じ、電源電圧を分圧して電圧値が異なる複数の分圧電圧を生成する分圧部と、
前記入力信号の論理レベルに応じ、前記複数の分圧電圧の内から前記基準電圧となる分圧電圧を選択する電圧選択部と、
を備えることを特徴とする付記1に記載の半導体装置。
(付記8) 前記分圧部は、
高電位電源電圧と低電位電源電圧との間に接続されて前記複数の分圧電圧毎に分圧比が異なる複数の分圧抵抗と、
前記高電位電源電圧と前記複数の分圧抵抗の内のそれぞれの分圧抵抗との間あるいは前記低電位電源電圧と前記それぞれの分圧抵抗との間のいずれか一方又は双方に接続された複数のスイッチング部と、
前記駆動能力を切り替える信号に応じ、前記複数の分圧抵抗の内の一の分圧抵抗に接続された前記スイッチング部を閉鎖する閉鎖信号を生成する閉鎖信号生成部と、
を備えることを特徴とする付記7に記載の半導体装置。
(付記9) 前記分圧電圧の値を目標電圧値に到達させるまでの時間が、前記駆動能力の目標測定時間を試験パターン数で除算した試験サイクル時間よりも短くなるように、前記一の分圧抵抗の抵抗値と該一の分圧抵抗に接続される浮遊容量とによって構成される積分回路の時定数を設定することを特徴とする付記8に記載の半導体装置。
(付記10) 前記閉鎖信号生成部は、
前記駆動能力の測定を開始することを指令する駆動能力測定指令信号と前記駆動能力を切り替える信号との論理積によって、前記閉鎖信号を生成する論理積算出回路を備えることを特徴とする付記9に記載の半導体装置。
(付記11) 前記回路部及び前記比較部によって双方向入出力バッファ回路を形成し、前記駆動能力測定指令信号が非アクティブ状態のときに、前記分圧電圧に代えて、前記出力端の電圧と参照する参照電圧を供給することを特徴とする付記10に記載の半導体装置。
(付記12) 前記複数の分圧抵抗には複数の分圧比が設定され、
前記電圧選択部は、
前記入力信号の論理レベルに応じ、前記基準電圧の上限値を有する上限基準電圧として、前記複数の分圧比の内の一又は二以上の分圧比に基づいて生成される分圧電圧を選択する上限基準電圧選択部と、
前記入力信号の論理レベルに応じ、前記基準電圧の下限値を有する下限基準電圧として、前記一又は二以上の分圧比よりも低い一又は二以上の分圧比に基づいて生成される分圧電圧を選択する下限基準電圧選択部と、
を備えることを特徴とする付記8に記載の半導体装置。
(付記13) 前記電圧選択部によって選択された前記分圧電圧を前記比較部に出力することを許可あるいは禁止することを指令する出力制御信号に基づいて、前記比較部に前記分圧電圧を出力することを許可すること又は前記比較部に前記分圧電圧を出力することを禁止することのいずれかを選択する電圧出力制御部を備えることを特徴とする付記7に記載の半導体装置。
(付記14) 駆動能力を切り替える信号に基づいて出力インピーダンスが変化し、入力信号を前記出力インピーダンスに応じた出力信号にして出力する出力ステップと、
前記駆動能力を切り替える信号及び前記入力信号に基づいて値が変化する基準電圧を発生する基準電圧発生ステップと、
前記出力信号の電圧と前記基準電圧とを比較する比較ステップと、
を備えることを特徴とする半導体装置の制御方法。
(付記15) 前記出力端の電圧は、前記出力インピーダンスと該出力インピーダンスに接続可能な抵抗素子とによって前記入力信号に応じたレベルを分圧した分圧電圧であることを特徴とする付記14に記載の半導体装置の制御方法。
(付記16) 前記比較ステップは、前記分圧電圧を前記基準電圧と比較することを特徴とする付記15に記載の半導体装置の制御方法。
(付記17) 前記基準電圧発生ステップは、
前記駆動能力を切り替える信号に応じ、電源電圧を分圧して電圧値が異なる複数の分圧電圧を生成する分圧ステップと、
前記入力信号の論理レベルに応じ、前記複数の分圧電圧の内から前記基準電圧となる分圧電圧を選択する電圧選択ステップと、
を備えることを特徴とする付記14に記載の半導体装置の制御方法。
(付記18) 前記分圧ステップは、
高電位電源電圧と低電位電源電圧との間に接続されて分圧比が異なる複数の分圧抵抗によって前記複数の分圧電圧を発生する電圧発生ステップと、
前記駆動能力を切り替える信号に応じ、前記高電位電源電圧と前記複数の分圧抵抗の内のそれぞれの分圧抵抗との間あるいは前記低電位電源電圧と前記それぞれの分圧抵抗との間のいずれか一方又は双方に接続された複数のスイッチング部の内で、一の前記分圧抵抗に接続された前記スイッチング部を閉鎖する閉鎖信号を生成する閉鎖信号生成ステップと、
を備えることを特徴とする付記17に記載の半導体装置の制御方法。
(付記19) 前記分圧電圧の値を目標電圧値に到達させるまでの時間が、前記駆動能力の目標測定時間を試験パターン数で除算した試験サイクル時間よりも短くなるように、前記一の分圧抵抗の抵抗値と該一の分圧抵抗に接続される浮遊容量とによって構成される積分回路の時定数を設定することを特徴とする付記18に記載の半導体装置の制御方法。
(付記20) 前記閉鎖信号生成ステップは、
前記駆動能力の測定を開始することを指令する駆動能力測定指令信号と前記駆動能力を切り替える信号との論理積によって、前記閉鎖信号を生成するステップを備えることを特徴とする付記19に記載の半導体装置の制御方法。
10 出力バッファ
21、22、23 試験基準電圧発生回路
21A 発生電圧制御信号生成回路
21B、21D 電圧生成回路
21C 生成電圧選択回路
21G 電圧出力制御回路
A データ信号
CDRV0、CDRV1 駆動能力切替制御信号
COMP 比較部
EN イネーブル信号
N1 ノード
R1 終端抵抗
TEST DCテスト信号
VR0 上限基準電圧
VR1 下限基準電圧
Claims (9)
- データ入力信号と制御信号とが入力され、前記制御信号に基づいて出力トランジスタの駆動能力が変化し、前記データ入力信号と前記駆動能力が変化した出力トランジスタとに基づいて生成した出力信号を出力する回路部と、
前記制御信号と前記データ入力信号とに基づいて、前記駆動能力が変化した出力トランジスタに対応する基準電圧を発生する基準電圧発生部と、
前記出力信号の電圧と前記基準電圧とを比較し、比較結果を出力する比較部と、
を備えることを特徴とする半導体装置。 - 前記出力信号が出力される出力端を介し前記回路部と抵抗素子とが接続可能であり、
前記出力端の電圧は、前記駆動能力が変化した出力トランジスタの出力インピーダンスと前記抵抗素子とによって前記出力信号を分圧した分圧電圧であることを特徴とする請求項1に記載の半導体装置。 - 前記比較部は比較器を備え、
前記比較器の第1入力端子に前記分圧電圧が入力され、前記比較器の第2入力端子に前記基準電圧が入力されることを特徴とする請求項2に記載の半導体装置。 - 前記基準電圧発生部は、
前記駆動能力を切り替える信号に応じ、電源電圧を分圧して電圧値が異なる複数の分圧電圧を生成する分圧部と、
前記入力信号の論理レベルに応じ、前記複数の分圧電圧の内から前記基準電圧となる分圧電圧を選択する電圧選択部と、
を備えることを特徴とする請求項1に記載の半導体装置。 - 前記分圧部は、
高電位電源電圧と低電位電源電圧との間に接続されて前記複数の分圧電圧毎に分圧比が異なる複数の分圧抵抗と、
前記高電位電源電圧と前記複数の分圧抵抗の内のそれぞれの分圧抵抗との間あるいは前記低電位電源電圧と前記それぞれの分圧抵抗との間のいずれか一方又は双方に接続された複数のスイッチング部と、
前記駆動能力を切り替える信号に応じ、前記複数の分圧抵抗の内の一の分圧抵抗に接続された前記スイッチング部を閉鎖する閉鎖信号を生成する閉鎖信号生成部と、
を備えることを特徴とする請求項4に記載の半導体装置。 - 前記分圧電圧の値を目標電圧値に到達させるまでの時間が、前記駆動能力の目標測定時間を試験パターン数で除算した試験サイクル時間よりも短くなるように、前記一の分圧抵抗の抵抗値と該一の分圧抵抗に接続される浮遊容量とによって構成される積分回路の時定数を設定することを特徴とする請求項5に記載の半導体装置。
- 前記閉鎖信号生成部は、
前記駆動能力の測定を開始することを指令する駆動能力測定指令信号と前記駆動能力を切り替える信号との論理積によって、前記閉鎖信号を生成する論理積算出回路を備えることを特徴とする請求項6に記載の半導体装置。 - データ入力信号と制御信号とを受け、前記制御信号に基づいて出力トランジスタの駆動能力を変化させ、前記データ入力信号と前記駆動能力が変化した出力トランジスタとに基づいて生成した出力信号を出力し、
前記制御信号と前記データ入力信号とに基づいて、前記駆動能力が変化した出力トランジスタに対応する基準電圧を発生し、
前記出力信号の電圧と前記基準電圧とを比較して比較結果を出力することを特徴とする半導体装置の制御方法。 - 前記出力信号が出力される出力端の電圧は、前記駆動能力が変化した出力トランジスタの出力インピーダンスと前記出力端に接続可能な抵抗素子とによって前記出力信号を分圧した分圧電圧であることを特徴とする請求項8に記載の半導体装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008001000A JP5347270B2 (ja) | 2008-01-08 | 2008-01-08 | 半導体装置及びその制御方法 |
US12/349,979 US7710145B2 (en) | 2008-01-08 | 2009-01-07 | Semiconductor device and method for controlling thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008001000A JP5347270B2 (ja) | 2008-01-08 | 2008-01-08 | 半導体装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009162633A JP2009162633A (ja) | 2009-07-23 |
JP5347270B2 true JP5347270B2 (ja) | 2013-11-20 |
Family
ID=40844072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008001000A Expired - Fee Related JP5347270B2 (ja) | 2008-01-08 | 2008-01-08 | 半導体装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7710145B2 (ja) |
JP (1) | JP5347270B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9242312B2 (en) | 2003-06-06 | 2016-01-26 | Electro Scientific Industries, Inc. | Laser machining using a surfactant film |
US10537967B2 (en) * | 2014-12-24 | 2020-01-21 | Disco Corporation | Laser processing method for plate-shaped workpiece |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066681A (ja) * | 2009-09-17 | 2011-03-31 | Nec Corp | 駆動電流の自動調整機能を備えた集積回路 |
JP7509614B2 (ja) | 2020-08-27 | 2024-07-02 | 日清紡マイクロデバイス株式会社 | 半導体装置及びセルフテスト方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10285012A (ja) * | 1997-04-07 | 1998-10-23 | Hitachi Ltd | 半導体集積回路、電子回路装置、及び入出力バッファテスト方法 |
US6127849A (en) * | 1998-08-11 | 2000-10-03 | Texas Instruments Incorporated | Simultaneous bi-directional input/output (I/O) circuit |
JP2000258505A (ja) | 1999-03-11 | 2000-09-22 | Toshiba Microelectronics Corp | Dcテスト回路及び集積回路装置 |
JP2001015684A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Microelectronics Corp | 半導体集積回路 |
JP4692979B2 (ja) * | 2001-08-30 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | Ad変換器 |
US6690191B2 (en) * | 2001-12-21 | 2004-02-10 | Sun Microsystems, Inc. | Bi-directional output buffer |
JP3714316B2 (ja) * | 2002-08-28 | 2005-11-09 | 日本電気株式会社 | 入出力バッファ及び集積回路 |
JP2005086108A (ja) * | 2003-09-10 | 2005-03-31 | Renesas Technology Corp | 半導体集積回路 |
US7271614B2 (en) * | 2005-03-31 | 2007-09-18 | Agere Systems Inc. | Buffer circuit with current limiting |
US7315272B2 (en) * | 2005-10-27 | 2008-01-01 | Industrial Technology Research Institute | Inverter-based flash analog-to-digital converter using floating resistor ladder |
-
2008
- 2008-01-08 JP JP2008001000A patent/JP5347270B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-07 US US12/349,979 patent/US7710145B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9242312B2 (en) | 2003-06-06 | 2016-01-26 | Electro Scientific Industries, Inc. | Laser machining using a surfactant film |
US10537967B2 (en) * | 2014-12-24 | 2020-01-21 | Disco Corporation | Laser processing method for plate-shaped workpiece |
Also Published As
Publication number | Publication date |
---|---|
US20090174437A1 (en) | 2009-07-09 |
JP2009162633A (ja) | 2009-07-23 |
US7710145B2 (en) | 2010-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5347270B2 (ja) | 半導体装置及びその制御方法 | |
EP2648012A1 (en) | On-chip test technique for low drop-out regulators, comprising finite state machine | |
US7323837B2 (en) | Fan speed controlling system | |
KR20150006369A (ko) | 2선식 도체 시스템에서의 전력 스위칭 | |
US9780640B2 (en) | Multi-phase voltage converter with fault instruction circuit | |
US7773011B2 (en) | Self-testing digital-to-analog converter | |
CN103840641A (zh) | 驱动电路、驱动模块以及电机驱动装置 | |
US20120056642A1 (en) | Data output circuit | |
JP2011508568A (ja) | プログラマブル電圧出力回路を使用する集積回路の拡張駆動能力 | |
US20090072810A1 (en) | Voltage-drop measuring circuit, semiconductor device and system having the same, and associated methods | |
TW201531030A (zh) | 用於使用積體電路接腳作為限流輸入及汲極開路輸出之系統及方法 | |
US20090278562A1 (en) | Test Device and Test Method for Semiconductor Device | |
US11112811B2 (en) | On-chip parameter generation system with an integrated calibration circuit | |
CN107833453A (zh) | 信号处理装置 | |
CN114449699B (zh) | 显示驱动芯片和led灯板 | |
JP2007187489A (ja) | 半導体集積回路 | |
KR100961909B1 (ko) | 피오이 스위치 테스트 장치 | |
JP2007165871A (ja) | 制御装置、半導体集積回路装置及び供給制御システム | |
KR100387192B1 (ko) | 내부 전원 회로를 가진 반도체장치 | |
KR102048528B1 (ko) | 웨어러블 기기의 전력 제어 장치 및 방법 | |
JP5491304B2 (ja) | スイッチ回路および試験装置 | |
WO2023234267A1 (ja) | マルチプレクサ回路、電源管理回路、電子機器 | |
CN114026776B (zh) | 异常诊断***及异常诊断方法 | |
JP7332852B2 (ja) | Apc回路用の電流検出抵抗切替装置 | |
KR20220124566A (ko) | 멀티플렉서를 이용한 다수의 기기 고장진단 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5347270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |