JP2011508568A - プログラマブル電圧出力回路を使用する集積回路の拡張駆動能力 - Google Patents
プログラマブル電圧出力回路を使用する集積回路の拡張駆動能力 Download PDFInfo
- Publication number
- JP2011508568A JP2011508568A JP2010540799A JP2010540799A JP2011508568A JP 2011508568 A JP2011508568 A JP 2011508568A JP 2010540799 A JP2010540799 A JP 2010540799A JP 2010540799 A JP2010540799 A JP 2010540799A JP 2011508568 A JP2011508568 A JP 2011508568A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- mode
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
第三者のICサブ回路は、自社のカスタムサブ回路設計よりも多くの利点を提供する。例えば、ICを外部回路に接続する機能を提供する入力または出力(I/O)セルは、一般に、業界標準(例えば、USB2.0、IEEE1394、IEEE802.3など)または顧客からの特定の性能要求などの特定の要求を満足する必要がある。IC製造者は、充分な製品化スピードでこのようなI/Oセルを開発する専門技術や機会を有していないこともある。実際、カスタマイズされたI/Oセルの開発には、多大なコスト、時間および労力が必要である。第三者のI/Oセルは、業界標準を満足するように、あるいは、顧客要求を含む仕様の範囲に従って機能するように、もう既に開発され、試験され、完全に認定されていることもある。
IC設計者は、標準、または特定の第三者のI/Oセルによって提供される調整可能な範囲以外のI/Oセル性能を有するICを納品しなければならないという課題に直面することもある。IC製造者が直面する1つの特殊な課題は、I/Oセルで使用可能な駆動強度の範囲を超えてもっと大きい駆動強度またはもっと小さい駆動強度を有するI/Oセルを提供することである。IC製造者が設定可能な駆動強度設定を有するI/Oセルの権利を有する場合でさえ、駆動強度設定の使用可能な範囲を超えて駆動強度を設定する必要性がなお存在することもある。大きい負荷を駆動する、あるいは厳しい信号タイミング要件を満足するにはもっと大きい駆動強度が必要なこともある。駆動回路の負荷のリアクタンスが急激な信号遷移によってリンギングなどの電圧オーバシュートまたはアンダシュートをもたらすような場合には、もっと小さい駆動強度が要求されることもある。
異なるI/Oセルを選択する負担を負うことなく、あるいは、出力回路自体の再設計を行うことなく、特定の出力回路の駆動強度設定の範囲を拡張するための解決策が必要である。
本発明のこの態様による最小駆動強度に設定される出力線を有するICでは、オーバライド回路は、電圧制御コンフィグレーションノードへの電圧制御回路の出力に関係なく第2のモードで動作するように出力駆動回路部を設定させる。
ICパッケージ103は、ダイ102を封入し、電源104、接地106に、さらにピン112を介してダイ102上の出力ノード108に電気的接続を提供する。出力ノード108は、対応するピン112を介してIC100の外部にある外部回路114に接続される。
前述した実施形態は、例示のためであり限定するものではないものとする。追加の実施形態は、特許請求の範囲内である。さらに、本発明の態様を特定の実施形態を参照しながら説明してきたが、本発明の趣旨および範囲から逸脱することなしに形状および細部に変更を加えることができることは当業者であれば認識するはずである。前述した文献を参照することによるいかなる組み込みも、本願明細書の明確な開示に反する主題については一切組み込まれないように限定される。前述した文献を参照することによるいかなる組み込みも、その文献に含まれる特許請求の範囲については一切参照することによって本願明細書に組み込まれないようにさらに限定される。前述した文献を参照することによるいかなる組み込みも、その文献で提供される定義については、本願明細書に明示的に含まれない限り、参照することによって本願明細書に一切組み込まれないようにさらに限定される。
Claims (19)
- 集積回路(IC)の状態の表示に対応する第1のモードまたは第2のモードで動作するように、コンフィグレーション入力によって電気的に設定可能な出力駆動回路部を含む前記改良形集積回路(IC)であって、前記第1の動作モードと前記第2の動作モードとは異なる駆動特性を有し、前記改良が、
前記集積回路(IC)の状態の表示に関係なく駆動強度制御入力に基づいて前記第1のモードまたは前記第2のモードに前記出力駆動回路部の動作を設定するために、前記コンフィグレーション入力を選択的にオーバライドするようになっている前記改良形集積回路(IC)の一部としてのコンフィグレーションインターフェイス回路部を含む改良形集積回路(IC)。 - 請求項1記載の改良形集積回路(IC)において、
前記出力駆動回路部は、入力または出力(I/O)セルの一部である改良形集積回路(IC)。 - 請求項1記載の改良形集積回路(IC)において、
前記集積回路(IC)の状態の表示は、前記第1のモードが第1の電源電圧表示に対応し、前記第2のモードが第2の電源電圧表示に対応するような、前記集積回路(IC)の電源電圧の表示であり、
前記コンフィグレーションインターフェイス回路部が、前記電源電圧表示が前記第1の電源電圧表示か前記第2の電源電圧表示かに関係なく、前記コンフィグレーション入力を選択的にオーバライドするようになっている改良形集積回路(IC)。 - 請求項1記載の改良形集積回路(IC)において、
前記集積回路(IC)の状態の表示は、前記第1のモードが第1の温度表示に対応し、前記第2のモードが第2の温度表示に対応するような、前記集積回路(IC)の温度の表示であり、
前記コンフィグレーションインターフェイス回路部が、前記温度の表示が前記第1の温度表示か前記第2の温度表示かに関係なく、前記コンフィグレーション入力を選択的にオーバライドするようになっている改良形集積回路(IC)。 - 請求項1記載の改良形集積回路(IC)において、
前記コンフィグレーションインターフェイス回路部が、少なくとも電源電圧決定回路の出力および前記駆動強度制御入力の中から前記コンフィグレーション入力の信号源を選択するように動作する改良形集積回路(IC)。 - 請求項1記載の改良形集積回路(IC)において、
前記コンフィグレーションインターフェイス回路部が、
前記出力駆動回路部の前記コンフィグレーション入力に電気的に接続される出力と、
少なくとも駆動強度制御入力、バイパス入力およびオーバライド入力と、を含み、
前記オーバライド入力がアサートされると、前記駆動強度制御入力が有効にされるとともに前記バイパス入力が無効にされ、
前記オーバライド入力がアサートされないと、前記駆動強度制御入力が無効にされるとともに前記バイパス入力が有効にされる改良形集積回路(IC)。 - 請求項6記載の改良形集積回路(IC)において、
前記コンフィグレーションインターフェイス回路部が、第1および第2の入力とMUXセレクト入力とを有する2×1マルチプレクサ回路を含み、前記第1および第2の入力が、それぞれ前記駆動強度制御入力および前記バイパス入力として設定され、前記MUXセレクト入力が、前記オーバライド入力として設定される改良形集積回路(IC)。 - 請求項1記載の改良形集積回路(IC)において、
前記出力駆動回路部が、最小公称駆動強度と最大公称駆動強度とによって囲まれる範囲の一連の駆動強度の中から前記出力駆動回路部の駆動強度を選択することを容易にする基本駆動強度制御入力を含み、
前記駆動強度制御入力が、前記出力駆動回路部を前記範囲を超える駆動強度に設定することを容易にする改良形集積回路(IC)。 - 最大駆動強度に設定される出力線を有する集積回路(IC)であって、
相対的に低い電源電圧に対応する第1のモードおよび相対的に高い電源電圧に対応する第2のモードであって、異なる駆動特性を有する前記第1のモードおよび前記第2のモードで動作するように、電圧制御コンフィグレーションノードによって選択的に設定可能な出力駆動回路部と、
前記ICの電源電圧に基づいて前記第1のモードまたは前記第2のモードで動作させるために、前記電圧制御コンフィグレーションノードへの出力によって前記出力駆動回路部を選択的に設定する電圧制御回路と、
前記電圧制御コンフィグレーションノードに電気的に接続され、前記電圧制御コンフィグレーションノードへの前記電圧制御回路の出力に関係なく、前記第1のモードで動作するように前記出力駆動回路部を設定させるオーバライド回路と、
を備える集積回路(IC)。 - 請求項9記載の集積回路(IC)において、
前記出力駆動回路部は、入力または出力(I/O)セルの一部である集積回路(IC)。 - 請求項9記載の集積回路(IC)において、
前記電圧制御回路が、前記集積回路(IC)に存在する電源電圧を判断する電圧検知制御を含む集積回路(IC)。 - 請求項9記載の集積回路(IC)において、
前記オーバライド回路が、前記電圧制御回路に電気的に接続され、前記電圧制御回路が前記電圧制御コンフィグレーションノードを駆動できるようにするバイパスモードを容易にする集積回路(IC)。 - 最小駆動強度に設定される出力線を有する集積回路(IC)であって、
相対的に低い電源電圧に対応する第1のモードおよび相対的に高い電源電圧に対応する第2のモードであって、異なる駆動特性を有する前記第1のモードまたは前記第2のモードで動作するように、電圧制御コンフィグレーションノードによって選択的に設定可能な出力駆動回路部と、
前記集積回路(IC)の電源電圧に基づいて前記第1のモードおよび前記第2のモードで動作させるために、前記電圧制御コンフィグレーションノードへの出力によって前記出力駆動回路部を選択的に設定する電圧制御回路と、
前記電圧制御コンフィグレーションノードに電気的に接続され、前記電圧制御コンフィグレーションノードへの前記電圧制御回路の出力に関係なく、前記第2のモードで動作するように前記出力駆動回路部を設定させるオーバライド回路と、
を備える集積回路(IC)。 - 請求項13記載の集積回路(IC)において、
前記出力駆動回路部は、入力または出力(I/O)セルの一部である集積回路(IC)。 - 請求項13記載の集積回路(IC)において、
前記電圧制御回路が、前記集積回路(IC)に存在する電源電圧を判断する電圧検知制御を含む集積回路(IC)。 - 請求項13記載の集積回路(IC)において、
前記オーバライド回路が、前記電圧制御回路に電気的に接続され、前記電圧制御回路が前記電圧制御コンフィグレーションノードを駆動できるようにするバイパスモードを容易にする集積回路(IC)。 - 第1の集積回路(IC)状態に対応する第1のモードおよび第2の集積回路(IC)状態に対応する第2のモードであって、異なる駆動特性を有する前記第1のモードおよび前記第2のモードで動作するように、電気的に設定可能な出力駆動回路部を有する集積回路(IC)において、前記出力駆動回路部の駆動強度を設定する方法であって、
前記集積回路(IC)が前記第1の集積回路(IC)状態にあるか前記第2の集積回路(IC)状態にあるかに関係なく、前記第1のモードまたは前記第2のモードで選択的に動作するように、前記出力駆動回路部を電気的に設定するステップであって、前記出力駆動回路部の所望の駆動強度に基づく電気的に設定するステップを含む方法。 - 請求項17記載の方法において、
前記出力駆動回路部に専用駆動強度制御入力を提供するステップと、
前記専用駆動強度制御入力の状態に基づいて、最小公称駆動強度と最大公称駆動強度とによって囲まれる範囲の一連の駆動強度の中から選択される駆動強度で動作するように、前記出力駆動回路部を電気的に設定するステップと、をさらに含み、
前記第1のモードまたは前記第2のモードで選択的に動作するように前記出力駆動回路部を電気的に設定するステップが、前記範囲以外の駆動強度で動作するように前記出力駆動回路部を設定するステップを含む方法。 - 集積回路(IC)の状態に基づいて、第1のモードまたは第2のモードで動作するように、コンフィグレーション入力によって電気的に設定可能な出力駆動回路部を含む改良形集積回路(IC)であって、前記第1の動作モードと前記第2の動作モードとは異なる駆動特性を有し、前記改良が、
前記集積回路(IC)の状態に関係なく駆動強度制御入力に基づいて前記第1のモードまたは前記第2のモードに前記出力駆動回路部の動作を設定するために、前記コンフィグレーション入力を選択的にオーバライドする手段を含む改良形集積回路(IC)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/967,885 US7812639B2 (en) | 2007-12-31 | 2007-12-31 | Extending drive capability in integrated circuits utilizing programmable-voltage output circuits |
PCT/US2008/087455 WO2009088695A2 (en) | 2007-12-31 | 2008-12-18 | Extending drive capability in integrated circuits utilizing programmable-voltage output circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011508568A true JP2011508568A (ja) | 2011-03-10 |
Family
ID=40797423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010540799A Pending JP2011508568A (ja) | 2007-12-31 | 2008-12-18 | プログラマブル電圧出力回路を使用する集積回路の拡張駆動能力 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7812639B2 (ja) |
EP (1) | EP2235827A4 (ja) |
JP (1) | JP2011508568A (ja) |
KR (1) | KR20100121607A (ja) |
CN (1) | CN101933231A (ja) |
TW (1) | TW200945776A (ja) |
WO (1) | WO2009088695A2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090302887A1 (en) * | 2008-06-10 | 2009-12-10 | Tad Kwasniewski | Apparatus for power consumption reduction in programmable logic devices and associated methods |
US8289065B2 (en) * | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
US8254200B2 (en) * | 2009-09-11 | 2012-08-28 | Sherif Eid | System and method to compensate for process and environmental variations in semiconductor devices |
US9710031B2 (en) * | 2010-12-30 | 2017-07-18 | Silicon Laboratories Inc. | Analog interface for a microprocessor-based device |
CN103779142B (zh) * | 2010-12-31 | 2017-06-06 | 上海丽恒光微电子科技有限公司 | 逻辑门 |
JP2012249236A (ja) * | 2011-05-31 | 2012-12-13 | Renesas Mobile Corp | 半導体集積回路装置、電子装置、及び無線通信端末 |
US9806700B2 (en) | 2013-12-30 | 2017-10-31 | Sandisk Technologies Llc | Input receiver with multiple hysteresis levels |
CN108780124B (zh) * | 2016-03-11 | 2021-04-23 | 亚德诺半导体无限责任公司 | 用于测量或控制的可配置的硬件平台 |
JP7198028B2 (ja) * | 2018-10-01 | 2022-12-28 | ローム株式会社 | ドライバ装置 |
US11165434B2 (en) | 2019-03-15 | 2021-11-02 | Analog Devices International Unlimited Company | Leakage reduction for multi-function configurable circuit |
JP2022051277A (ja) * | 2020-09-18 | 2022-03-31 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555894A (ja) * | 1991-08-28 | 1993-03-05 | Seiko Epson Corp | 半導体装置 |
US6366867B2 (en) * | 1999-06-22 | 2002-04-02 | Intel Corporation | Method and apparatus for providing controllable compensation factors to a compensated driver circuit which may be used to perform testing of the structural integrity of the compensated driver circuit |
JP2002185301A (ja) * | 2000-12-15 | 2002-06-28 | Fujitsu Ltd | 半導体装置及び制御方法 |
US20050194991A1 (en) * | 2004-03-08 | 2005-09-08 | Navneet Dour | Method and apparatus for PVT controller for programmable on die termination |
US20060114017A1 (en) * | 2004-11-30 | 2006-06-01 | El-Kik Tony S | Adjusting settings of an I/O circuit for process, voltage, and/or temperature variations |
US20060158213A1 (en) * | 2005-01-20 | 2006-07-20 | Allan Scott P | Apparatus and method of tuning a digitally controlled input/output driver |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5337254A (en) | 1991-12-16 | 1994-08-09 | Hewlett-Packard Company | Programmable integrated circuit output pad |
EP0717501A1 (en) | 1994-12-15 | 1996-06-19 | Advanced Micro Devices, Inc. | Programmable drive buffer |
KR19980058197A (ko) | 1996-12-30 | 1998-09-25 | 문정환 | 제어신호를 이용한 출력패드 회로 |
TW343758U (en) | 1997-10-07 | 1998-10-21 | Faraday technology co ltd | I/O & auto control I/O |
US6496033B2 (en) | 1998-06-08 | 2002-12-17 | Cypress Semiconductor Corp. | Universal logic chip |
US6163178A (en) | 1998-12-28 | 2000-12-19 | Rambus Incorporated | Impedance controlled output driver |
US6624662B1 (en) | 2000-06-30 | 2003-09-23 | Intel Corporation | Buffer with compensating drive strength |
US6631338B2 (en) | 2000-12-29 | 2003-10-07 | Intel Corporation | Dynamic current calibrated driver circuit |
JP4290554B2 (ja) | 2001-11-27 | 2009-07-08 | エヌエックスピー ビー ヴィ | 改良された制御回路を備える出力ドライバ |
GB2416080A (en) | 2002-05-20 | 2006-01-11 | Micron Technology Inc | Increasing Drive Strength and reducing propagation delays through the use of feedback |
US6807650B2 (en) | 2002-06-03 | 2004-10-19 | International Business Machines Corporation | DDR-II driver impedance adjustment control algorithm and interface circuits |
US7205786B2 (en) | 2003-04-25 | 2007-04-17 | Stmicroelectronics Pvt. Ltd. | Programmable output buffer |
WO2005024910A2 (en) | 2003-09-09 | 2005-03-17 | Robert Eisenstadt | Apparatus and method for integrated circuit power management |
US7019553B2 (en) | 2003-12-01 | 2006-03-28 | Micron Technology, Inc. | Method and circuit for off chip driver control, and memory device using same |
KR100741925B1 (ko) | 2005-12-30 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 구동 용량의 미세 조절이 가능한 입출력 셀 |
-
2007
- 2007-12-31 US US11/967,885 patent/US7812639B2/en not_active Expired - Fee Related
-
2008
- 2008-12-18 KR KR1020107016836A patent/KR20100121607A/ko not_active Application Discontinuation
- 2008-12-18 WO PCT/US2008/087455 patent/WO2009088695A2/en active Application Filing
- 2008-12-18 CN CN2008801260348A patent/CN101933231A/zh active Pending
- 2008-12-18 JP JP2010540799A patent/JP2011508568A/ja active Pending
- 2008-12-18 EP EP08870291A patent/EP2235827A4/en not_active Withdrawn
- 2008-12-29 TW TW097151181A patent/TW200945776A/zh unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555894A (ja) * | 1991-08-28 | 1993-03-05 | Seiko Epson Corp | 半導体装置 |
US6366867B2 (en) * | 1999-06-22 | 2002-04-02 | Intel Corporation | Method and apparatus for providing controllable compensation factors to a compensated driver circuit which may be used to perform testing of the structural integrity of the compensated driver circuit |
JP2002185301A (ja) * | 2000-12-15 | 2002-06-28 | Fujitsu Ltd | 半導体装置及び制御方法 |
US20050194991A1 (en) * | 2004-03-08 | 2005-09-08 | Navneet Dour | Method and apparatus for PVT controller for programmable on die termination |
US20060114017A1 (en) * | 2004-11-30 | 2006-06-01 | El-Kik Tony S | Adjusting settings of an I/O circuit for process, voltage, and/or temperature variations |
US20060158213A1 (en) * | 2005-01-20 | 2006-07-20 | Allan Scott P | Apparatus and method of tuning a digitally controlled input/output driver |
Also Published As
Publication number | Publication date |
---|---|
WO2009088695A2 (en) | 2009-07-16 |
US20090167357A1 (en) | 2009-07-02 |
EP2235827A4 (en) | 2012-07-18 |
WO2009088695A3 (en) | 2009-10-01 |
CN101933231A (zh) | 2010-12-29 |
US7812639B2 (en) | 2010-10-12 |
EP2235827A2 (en) | 2010-10-06 |
KR20100121607A (ko) | 2010-11-18 |
TW200945776A (en) | 2009-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011508568A (ja) | プログラマブル電圧出力回路を使用する集積回路の拡張駆動能力 | |
US7619444B1 (en) | Circuit technique to prevent device overstress | |
JP2008182516A (ja) | インタフェース回路および半導体集積回路 | |
KR20090022059A (ko) | 출력드라이버 | |
US9467145B2 (en) | Data output circuit | |
US20120280723A1 (en) | Driver with Impedance Control | |
CN103746683B (zh) | 使用集成电路引脚作为限流输入和开漏输出的***和方法 | |
US8106708B2 (en) | High speed low power multiple standard and supply output driver | |
US5999020A (en) | High-speed, differential pair input buffer | |
US20140346881A1 (en) | Voltage generating circuits based on a power-on control signal | |
US8786322B2 (en) | Gate driver circuit and operating method thereof | |
CN111585552B (zh) | 输出驱动器电路 | |
US7541835B1 (en) | Circuit technique to achieve power up tristate on a memory bus | |
CN114080573A (zh) | 通用输入的可选输入缓冲器以及具有该缓冲器的微控制器 | |
US6985019B1 (en) | Overvoltage clamp circuit | |
US20090140770A1 (en) | Input/output circuit | |
US7888976B2 (en) | Load-driving circuit having two transistors switched for heat dissipation | |
US8373453B2 (en) | Semiconductor device | |
US6992518B2 (en) | Input receiver with hysteresis | |
US6552568B2 (en) | Level shifter circuit for level adjustment | |
JP2007243809A (ja) | 半導体集積回路装置 | |
Kannan et al. | Aspects and solutions to designing standard LVCMOS I/O buffers in 90nm process | |
US20040001551A1 (en) | Data transmission circuit and method for reducing leakage current | |
CN118100607A (zh) | 用于输出驱动器的控制电路和包括控制电路的输出驱动器 | |
KR20120125423A (ko) | 임피던스 제어를 갖는 드라이버 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140527 |