JP5322774B2 - 実装構造体、およびその製造方法 - Google Patents
実装構造体、およびその製造方法 Download PDFInfo
- Publication number
- JP5322774B2 JP5322774B2 JP2009125678A JP2009125678A JP5322774B2 JP 5322774 B2 JP5322774 B2 JP 5322774B2 JP 2009125678 A JP2009125678 A JP 2009125678A JP 2009125678 A JP2009125678 A JP 2009125678A JP 5322774 B2 JP5322774 B2 JP 5322774B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- terminal
- electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/8184—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
前記接合部は、バルク金属材料よりなるバンプと、その周囲に配された、金属粒子を焼結した焼結体とを含み、
前記バンプと前記焼結体とがそれぞれ独立に、前記半導体素子の端子と前記基板の電極とを電気的に接続し、
前記バンプは、1つの前記端子に対して1つのみであり、前記端子の中央に位置する中央部と、前記中央部から放射状に、前記端子の周辺部に向かって延びるように形成された複数の線状部とを含む実装構造体を提供する。
前記接合部の少なくとも1つが、バルク金属材料よりなるバンプと、その周囲に配された、金属粒子を焼結した焼結体とを含み、当該接合部は、前記バンプと前記焼結体とがそれぞれ独立に、前記半導体素子の端子と前記基板の電極とを電気的に接続しているとともに、
前記接合部の他の少なくとも1つが、前記バンプのみからなる実装構造体を提供する。
前記半導体素子の端子および前記基板の電極の他方に金属粒子を含むペーストを供給する工程b、
前記半導体素子の端子と前記基板の電極とを対向させ、前記バンプにより前記半導体素子の端子と前記基板の電極とを接合する工程c、並びに
前記バンプの周囲に配された前記金属粒子を含むペーストを加熱して、前記半導体素子の端子と前記基板の電極とをさらに接合するように、前記金属粒子の焼結体を形成する工程d、
を含み、
前記バンプは、1つの前記端子に対して1つのみであり、前記端子の中央に位置する中央部と、前記中央部から放射状に、前記端子の周辺部に向かって延びるように形成された複数の線状部とを含み、前記端子の上面に垂直な方向からの前記バンプの投影面積が、前記周辺部より前記中央部で大きい、または
前記バンプは、複数の線状バンプを含み、前記複数の線状バンプは、所定間隔をおいて互いに平行に並ぶ複数の列として前記端子の上面に配置され、前記列は、前記端子の上面の1つの辺から対向する他の辺へ向かって延びている、実装構造体の製造方法を提供する。
また、より大きな放熱性およびより強固な接合性を得るために、接合部の接合面積を大きくする場合にも、金属粒子の焼結体の接合面積を大きくすることで、大きな荷重をかけたり、高温に加熱したりすることなしに、半導体素子の端子と基板の電極とを接合することができる。
(実施の形態1)
図1に、本発明の実施の形態1に係る実装構造体の概略構成を、一部を断面にした横断面図により示す。図示例の実装構造体10は、基板2と、基板2に実装される半導体素子4とを含んでいる。基板2の表面には、半導体素子4の端子5と接続される電極3が形成されている。
図2に、焼結体12を形成するために使用されるペーストの一例を模式的に示す。図示例のペースト14は、導電成分である多数の金属粒子16と、個々の金属粒子16が、互いに融着しないように分離させる分散剤18と、分散剤18により互いに分離された金属粒子16を分散させる分散媒20とから構成されている。なお、図2においては、視認性を考慮して、個々の金属粒子16を断面により示す一方で、分散剤18については、個々の金属粒子16の断面を構成する平面と交わる位置にあるものを正面図により示している。
分散媒20には、テルピネオール、デカノール、テトラデカン、トルエンまたはデカリン等を使用することができる。
ペースト14を基板2の電極3の上に供給した後、必要に応じて乾燥工程を行うことができる。
また、基板2を通して加熱する方法に限らず、例えば超音波や、電磁波等のエネルギーをペースト14に付与することにより、ペースト14中の金属粒子16を焼結してもよい。
なお、接合部6の全てをバンプ8から構成し、その平面視面積を大きくして放熱性の向上を図ろうとすると、高荷重および高温加熱の下で接合を行う必要があり、半導体素子4に損傷を与える可能性が増大する。本実施の形態の実装構造体によれば、そのような不具合を生じることなく放熱性を向上させることができる。
次に、図8を参照して、本発明の実施の形態2を説明する。実施の形態2は、実施の形態1を改変したものであり、基本的な構成は実施の形態1と共通であるので、以下に、実施の形態1とは異なる部分を主に説明する。
図8に示すように、実施の形態2の実装構造体10Aにおいては、ペースト14は、基板2の電極3の、バンプ8と対向する部分には供給されておらず、バンプ8と対向しない部分にのみ供給されている。
半導体素子4はLED素子に限らず、本発明は、発熱性を有する全ての半導体素子に好適に適用できる。
さらに、半導体素子4の端子5の全てが基板2の電極2と対向している必要はなく、複数設けられた端子5の中の少なくとも1つが基板2と対向していればよい。
3 電極
4 半導体素子
5 端子
6 接合部
8 バンプ
10 実装構造体
12 焼結体
14 ペースト
16 金属粒子
Claims (4)
- 半導体素子と基板とを備え、前記半導体素子の端子と前記基板の電極とを対向させるとともに、導体からなる接合部により接合して、前記半導体素子を前記基板に実装した実装構造体であって、
前記接合部は、バルク金属材料よりなるバンプと、その周囲に配された、金属粒子を焼結した焼結体とを含み、
前記バンプと前記焼結体とがそれぞれ独立に、前記半導体素子の端子と前記基板の電極とを電気的に接続し、
前記バンプは、1つの前記端子に対して1つのみであり、前記端子の中央に位置する中央部と、前記中央部から放射状に、前記端子の周辺部に向かって延びるように形成された複数の線状部とを含む実装構造体。 - 前記金属粒子は、平均粒径が0.5nm以上且つ100nm以下の金属ナノ粒子である請求項1記載の実装構造体。
- 前記半導体素子の端子または前記基板の電極が、金または金合金を含み、または表面が金または金合金によりコーティングされた導体から構成された請求項1または2記載の実装構造体。
- 半導体素子の端子および基板の電極の少なくとも一方に、バルク金属材料からなるバンプを形成する工程a、
前記半導体素子の端子および前記基板の電極の他方に金属粒子を含むペーストを供給する工程b、
前記半導体素子の端子と前記基板の電極とを対向させ、前記バンプにより前記半導体素子の端子と前記基板の電極とを接合する工程c、並びに
前記バンプの周囲に配された前記金属粒子を含むペーストを加熱して、前記半導体素子の端子と前記基板の電極とをさらに接合するように、前記金属粒子の焼結体を形成する工程d、を含み、
前記バンプは、1つの前記端子に対して1つのみであり、前記端子の中央に位置する中央部と、前記中央部から放射状に、前記端子の周辺部に向かって延びるように形成された複数の線状部とを含み、前記端子の上面に垂直な方向からの前記バンプの投影面積が、前記周辺部より前記中央部で大きい、実装構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009125678A JP5322774B2 (ja) | 2009-05-25 | 2009-05-25 | 実装構造体、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009125678A JP5322774B2 (ja) | 2009-05-25 | 2009-05-25 | 実装構造体、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272818A JP2010272818A (ja) | 2010-12-02 |
JP5322774B2 true JP5322774B2 (ja) | 2013-10-23 |
Family
ID=43420578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009125678A Active JP5322774B2 (ja) | 2009-05-25 | 2009-05-25 | 実装構造体、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5322774B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014093413A (ja) * | 2012-11-02 | 2014-05-19 | Toyota Industries Corp | 半導体装置 |
FR3047111B1 (fr) * | 2016-01-26 | 2018-03-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication |
JP7215273B2 (ja) * | 2019-03-22 | 2023-01-31 | 三菱マテリアル株式会社 | 接合構造体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63289844A (ja) * | 1987-05-21 | 1988-11-28 | Fuji Electric Co Ltd | 半導体装置のバンプ電極 |
JP3868766B2 (ja) * | 2001-07-02 | 2007-01-17 | 株式会社東芝 | 半導体装置 |
JP4731340B2 (ja) * | 2006-02-02 | 2011-07-20 | 富士通株式会社 | 半導体装置の製造方法 |
KR101067217B1 (ko) * | 2007-11-15 | 2011-09-22 | 파나소닉 주식회사 | 반도체 발광장치 |
JP5151584B2 (ja) * | 2008-03-17 | 2013-02-27 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2009
- 2009-05-25 JP JP2009125678A patent/JP5322774B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010272818A (ja) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6430007B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5305148B2 (ja) | 電子部品、それを用いた電子部品装置およびその製造方法 | |
US20110114706A1 (en) | Mounting structure, and method of manufacturing mounting structure | |
US9362242B2 (en) | Bonding structure including metal nano particle | |
JP6072667B2 (ja) | 半導体モジュールとその製造方法 | |
JP4539980B2 (ja) | 半導体装置およびその製造方法 | |
JP6854810B2 (ja) | 半導体装置 | |
JP6146007B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
JP6575386B2 (ja) | 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
US20150123263A1 (en) | Two-step method for joining a semiconductor to a substrate with connecting material based on silver | |
JP5322774B2 (ja) | 実装構造体、およびその製造方法 | |
JP2006228804A (ja) | 半導体モジュール用セラミックス回路基板及びその製造方法 | |
JP2015216160A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP4191567B2 (ja) | 導電性接着剤による接続構造体及びその製造方法 | |
JP6261819B1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN101652856A (zh) | 用于改良热性能的具有焊接盖的集成电路封装 | |
JP2009158816A (ja) | 半導体装置 | |
JP5414622B2 (ja) | 半導体実装基板およびそれを用いた実装構造体 | |
JPH1187556A (ja) | 半導体装置 | |
JP6936595B2 (ja) | 半導体装置 | |
JP6985599B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP2014029964A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール | |
JP2010278193A (ja) | 電子部品、それを用いた電子部品装置およびそれらの製造方法 | |
JP5383151B2 (ja) | 電子部品搭載用基板 | |
JP6647190B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5322774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |