JP2010278193A - 電子部品、それを用いた電子部品装置およびそれらの製造方法 - Google Patents

電子部品、それを用いた電子部品装置およびそれらの製造方法 Download PDF

Info

Publication number
JP2010278193A
JP2010278193A JP2009128684A JP2009128684A JP2010278193A JP 2010278193 A JP2010278193 A JP 2010278193A JP 2009128684 A JP2009128684 A JP 2009128684A JP 2009128684 A JP2009128684 A JP 2009128684A JP 2010278193 A JP2010278193 A JP 2010278193A
Authority
JP
Japan
Prior art keywords
electronic component
electrode
wall
metal nanoparticle
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009128684A
Other languages
English (en)
Inventor
Takashi Yamamoto
孝志 山本
Daigo Kobayashi
大悟 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009128684A priority Critical patent/JP2010278193A/ja
Publication of JP2010278193A publication Critical patent/JP2010278193A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/05794—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/057 - H01L2224/05791
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05847—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

【課題】 金属ナノ粒子接合部における金属ナノ粒子層の厚みが薄い場合においても接続信頼性、電気伝導性が高い電子部品それを用いた電子部品、電子部品装置およびそれらの製造方法を提供する。
【解決手段】 基体と、前記基体上に形成された第１の電極と、前記基体の表面に形成され、前記第１の電極の側面と上面の少なくとも一方に接し、かつ前記第１の電極の周りを囲むように形成された壁と、前記第１の電極上に接合されている第２の電極を有する電子部品において、前記第２の電極は、金属ナノ粒子焼結体からなり、前記第１の電極と前記壁とに囲まれる空間内に形成され、かつバスタブ形状であることを特徴とする電子部品。
【選択図】 図１

Description

本発明は、電子部品、それを用いた電子部品装置及びそれらの製造方法に関し、特に基板と電子部品などが金属ナノ粒子によって接合されるようにした電子部品、それを用いた電子部品装置及びそれらの製造方法に関する。
基板と電子部品の電極同士の接合に用いる材料はこれまでＰｂ−５Ｓｎ系はんだが主たるものであったが、昨今の環境保全の要求に伴うＰｂ使用に対する規制が厳しくなっている。その代替手段として金属ナノ粒子を主材とする接合材料を用いた電子部品装置およびその製造方法が提案されている（特許文献１参照）。
特許文献１には、金属ナノ粒子ペーストを用いて、フリップチップ接続することにより得られる電子部品装置が開示されている。その製造工程の一例を図7に示す。
以下に、図7を用いて製造工程を説明する。まず、電子部品素子２０２に電子部品電極２０３を形成し、その表面に金属ナノ粒子ペーストからなる第２の電極２１２を形成する（図7（ａ））。次に、基板素子２０７に基板電極２０８を形成し、その表面に、接合材である金属ナノ粒子ペースト２０９を塗布する（図7（ｂ））。そして、図7(ａ)で作製した電子部品２１４と図7(ｂ)で作製した基板２１５を、互いに接触する形で対向させる（図7（ｃ））。その後、図7(ｃ)で示した電子部品２１４と基板２１５を加熱することにより、第２の電極２１２とそれに塗布されている金属ナノ粒子ペースト２０９中の金属ナノ粒子が焼結し、それぞれ金属ナノ粒子焼結体２１３、２１０となり、電子部品２１４と基板２１５が接合され、図7（ｄ）に示すような電子部品装置２００を得る。なお、第２の電極２１３の形成目的は、電子部品電極２０３や基板電極２０８と、接合材２１０間での接合性を良好にすることである。
特開２００５-２０３４６８
ところで、電極２０３の表面に形成した第２の電極である金属ナノ粒子ペースト２１２中の金属含有率が低くなると、有機物含有率が高くなる。有機物の含有率が高くなると、加熱時に有機物が表層から分離しにくくなり、残留した有機物は金属ナノ粒子ペースト２１２内部(特に電極２０３と金属ナノ粒子ペースト２１２の界面近傍)での金属ナノ粒子の焼結を阻害する。このため、金属含有率が低く、金属ナノ粒子ペースト２１２の厚みが厚い場合には、電子部品電極２０３と金属ナノ粒子焼結体２１３の間の接合信頼性および電気伝導性が低下する。
一方、金属含有率が低くなっても、ペースト厚みが薄い時には、焼成時に有機物がペースト表層から分解されやすくなり、ペースト内部での金属ナノ粒子の焼結は阻害されない。このため、ペーストが薄膜化された場合は、接合信頼性および電気伝導性が向上するが、ペースト供給量の制御の難易度が高くなるという問題がある。
そこで、この発明の目的は、薄膜の、金属ナノ粒子焼結体からなる層を容易に形成し、接続信頼性、電気伝導性が高い電子部品、電子部品装置およびそれらの製造方法を提供しようとすることである。
上記問題点を解決するために、請求項１の電子部品は、基体と、前記基体上に形成された第１の電極と、前記基体の表面に形成され、前記第１の電極の側面と上面の少なくとも一方に接し、かつ前記第１の電極の周りを囲むように形成された壁と、前記第１の電極上に接合されている第２の電極を有する電子部品において、前記第２の電極は、金属ナノ粒子焼結体からなり、前記第１の電極と前記壁とに囲まれる空間内に形成され、かつバスタブ形状であることを特徴としている。
また、請求項２の電子部品は、請求項１に記載された電子部品であって、前記第１の電極と前記壁とに囲まれる空間の金属ナノ粒子焼結体の最薄部の厚みが０．１〜０．６μｍであり、かつ前記壁の高さが１．０μm以上であることを特徴としている。
また、請求項３の電子部品は、請求項１に記載された電子部品であって、前記壁が、パッシベーション膜からなることを特徴としている。
また、請求項４の電子部品は、請求項1に記載された電子部品であって、前記第１の電極がＡｌまたはＡｌの合金であることを特徴としている。
また、請求項５の電子部品は、請求項1に記載された電子部品であって、前記金属ナノ粒子がＣｕであることを特徴としている。
また、請求項６の電子部品装置は、第１の電子部品と第２の電子部品とが接合部を介して電気的に接続されている電子部品装置において、前記第１の電子部品または前記第２の電子部品の少なくとも一方が、請求項１ないし５のうち少なくとも１項に記載の電子部品であることを特徴としている。
また、請求項７の電子部品装置は、請求項６に記載された電子部品装置であって、前記第１の電子部品の電極と前記第２の電子部品の電極とが対向した状態で接続されていることを特徴としている。
また、請求項８の電子部品の製造方法は基体を準備する工程と、前記基体上に形成された第１の電極と、前記基体の表面に形成され、前記第１の電極の側面と上面の少なくとも一方に接し、かつ前記第１の電極の周りを囲むように壁を形成する工程と、金属ナノ粒子と、分散剤と、有機溶媒とを含む金属ナノ粒子ペーストを準備する工程と、前記第１の電極と前記壁に囲まれた空間の体積よりも少ない量の前記金属ナノ粒子ペーストを前記第１の電極上に付与する工程と、前記金属ナノ粒子ペーストに含まれる分散剤と有機溶媒とが加熱により除去できる温度以上、前記金属ナノ粒子の融点未満の温度で加熱して前記金属ナノ粒子を焼結させることにより、前記第１の電極上に前記金属ナノ粒子を接合させる工程を有することを特徴としている。
また、請求項９の電子部品の製造方法は、請求項８に記載された電子部品の製造方法であって、前記第壁を形成した後に前記第１の電極の表面を洗浄することを特徴としている。
また、請求項１０の電子部品装置の製造方法は、第１の電子部品の電極と第２の電子部品の電極との間にペースト状の接合材料を付与した後、前記ペースト状の接合材料を硬化させることにより前記第１の電子部品の電極と前記第２の電子部品の電極との接合部を形成する電子部品装置の製造方法において、前記第１の電子部品または前記第２の電子部品の少なくとも一方の製造方法が、請求項８〜９に記載の電子部品の製造方法であることを特徴としている。
また、請求項１１の電子部品装置の製造方法は、請求項１０に記載された電子部品装置の製造方法であって、前記第１の電子部品の電極と前記第２の電子部品の電極とを対向させた状態で、前記第１の電子部品の電極と前記第２の電子部品の電極との接合部を形成することを特徴としている。
この発明に係る電子部品は、薄膜の、金属ナノ粒子焼結体からなる層を容易に形成することができ、電子部品の接続信頼性、電気伝導性を高めることができる。
なお、前記第１の電極と前記壁とに囲まれる空間の金属ナノ粒子焼結体の最薄部の厚みが０．１〜０．６μｍであり、かつ前記壁の高さを１．０μm以上とした場合、前記金属ナノ粒子ペーストが前記空間の外に漏れ出しにくくなるため、安定してバスタブ形状が得られるため好ましい。なお、ここで言う高さとは、前記第１の電極の表面から測定したものである。
また、前記壁をパッシベーション膜により形成した場合、電子部品の製造工数を削減できるため好ましい。
また、前記第１の電極をＡｌまたはＡｌの合金とした場合、前記第１の電極表面に存在するＡｌ酸化物と前記第２の電極が強固に繋ぎ合わさり、より高い接合信頼性、電気伝導性が得られるため好ましい。
また、前記金属ナノ粒子ペースト中の金属ナノ粒子をＣｕとした場合、マイグレーションに対する耐性が向上し、より狭ピッチ実装に対応できるため好ましい。
また、この発明に係る電子部品装置は、前記第１の電子部品と前記第２の電子部品の間で高い接合信頼性を得ることができる。
また、前記第１の電子部品の電極と前記第２の電子部品の電極とが対向した状態で接続されている場合、電子部品の単位面積当たりの電極数を高めて高密度実装や実装面積の縮小を図るに当たり、微細な接続部を形成する必要がある場合にも。十分な接合信頼性を確保できる。
また、この発明に係る電子部品の製造方法は、薄膜の金属ナノ粒子層を容易に形成することができ、電子部品の接続信頼性、電気伝導性を高めることができる。
また、前記壁形成時に、前記第１の電極上に、前記壁の成分が付着し、前記第１の電極と前記金属ナノ粒子の接合を妨げることがある。この時、前記壁を形成した後に、前記第１の電極の表面を洗浄することが好ましい。
また、この発明に係る電子部品装置の製造方法は、前記第１の電子部品と前記第２の電子部品の間で高い接合信頼性を得ることができる。
また、電子部品の単位面積当たりの電極数を高めて高密度実装や実装面積の縮小を図るに当たり、微細な接続部を形成する必要がある場合にも。十分な接合信頼性を確保できる。
本発明の電子部品装置の一例を示す断面図である。 本発明の電子部品装置の製造工程の一例を示す模式図である。 本発明の電子部品装置の別の例を示す断面図である。 、 本発明の電子部品装置のさらに別の例を示す断面図である。 本発明の電子部品装置のさらに別の例を示す断面図である。 金属ナノペーストの供給量と供給厚の関係に対するパッシベーションの有無の影響を示すグラフである。 従来の電子部品装置の製造工程の一例を示す断面図である。
以下に、この発明に係る電子部品、電子部品装置の実施形態およびその製造方法について、図１〜４に基づき詳細に説明する。
この発明に係る電子部品とそれを用いた電子部品装置として、図１にその断面図を示す。
この電子部品装置１は、ガラスエポキシ基板１５上にＳｉ系半導体チップ１４がいわゆるフリップチップ実装されたものである。電子部品装置１の構造について説明すると、半導体素子２上にはＡｌからなる電子部品電極３（第１の電極）と、パッシベーション膜４と、パッシベーション膜４の一部を電子部品電極３上に乗り上げさせて形成した、高さが１．０μｍ以上の壁４ａが配設されている。そして、前記電子部品電極３の表面に形成されたＡｌ酸化物を主成分とする層１１を介して、バスタブ形状であり、最薄部の厚みが０．１〜０．６μｍであるＣｕナノ粒子焼結体（第２の電極１３）が配設されている。一方、基板素子７にはＳｉ系半導体チップ１４との電気的導通を得るための、Ａｕ／Ｎｉ／Ｃｕ（最表層がＡｕ、中層がＮｉ、最下層がＣｕ）の３層からなる基板電極８が配設されている。
上記の電子部品電極３と基板電極８とは、対向した状態で、Ｃｕナノ粒子焼結体１０により接合されている。ここで、Ｃｕナノ粒子焼結体からなる第２の電極１３の最薄部の厚みを０．１〜０．６μｍとすることで、接続信頼性、電気伝導性をより向上させることができる。このとき、第２の電極１３の最薄部の厚みが０．１μm未満の場合には、膜に欠陥ができ、電子部品電極３が一部露出してしまい、接続信頼性、電気伝導性が阻害される。一方、第２の電極１３の最薄部の厚みが０．６μmより大きくなると、前記Ｃｕナノ粒子焼結体内部が焼結しにくくなり、接続信頼性、電気伝導性が阻害される。
また、中央部の薄膜化は次に示す作用によるものである。電極上に、Ｃｕナノ粒子焼結体からなる第２の電極１３の前駆体であるＣｕナノ粒子ペーストが電極上に供給された際に、Ｃｕナノ粒子ペーストは壁面に濡れ上がろうとする。この時、Ｃｕナノ粒子ペーストは周辺部の乾燥体積を補うため、中央部から周辺部の方向にペーストが搬送され、中央部の層の厚みが薄くなり、バスタブ形状になる。
また、前記バスタブ形状の一例としては、断面が凹形状、Ｖ形状であるものが挙げられる。
次いで、この発明に係る電子部品および電子部品装置の製造方法の一例として図１に示したフリップチップ実装による電子部品装置の製造工程を表したものを図２に示す。
まず、図２(ａ)で示すように、半導体素子２上にＡｌからなる電子部品電極３を配設する。次にパッシベーション膜４を、電子部品電極３に対応する部分は開口するように配設し、パッシベーション膜４の一部を電子部品電極３上に乗り上げさせ、電子部品電極３の周囲を取り囲むように高さが１．０μｍ以上の壁４ａを形成する。さらに、電子部品電極３上に、Ｃｕナノ粒子、分散剤、有機溶媒からなるＣｕナノ粒子ペースト１２を、電子部品電極３と壁４ａに囲まれた空間の体積より少ない量で、インクジェット工法を用いて付与する。電子部品電極３の表面はAl酸化膜１１で覆われているため、実際にはＣｕナノ粒子ペースト１２はAl酸化膜１１を介して電子部品電極３上に付与されることになる。
次に図２(ｂ)で、Ｓｉ系半導体チップ１４を、Ｃｕナノ粒子ペースト１２に含まれる分散剤と有機溶媒とが加熱により除去できる温度以上、金属ナノ粒子の融点未満の温度で、オーブンにて加熱することにより、電子部品電極３上にバスタブ形状のＣｕナノ粒子焼結体１３を形成する。
この段階で、電子部品電極３と接している最薄部の厚みが０．１〜０．６μｍとなり、Ｃｕナノ粒子が焼結しやすくなり、Ｃｕナノ粒子焼結体１３と電子部品電極３は強固に接合されることになり、以後の基板電極との接合の際に、高い接合信頼性、電気伝導性を得ることができる。
次に図２(ｃ)に示すように、基板素子７上にＡｕ／Ｎｉ／Ｃｕ（最表層がＡｕ、中層がＮｉ、最下層がＣｕ）の３層からなる基板電極８を配設する。次に基板電極８上に、Ｃｕナノ粒子ペースト９を、インクジェット工法を用いて付与する。次に、図２(ｄ)で示すように、図２(ｂ)の工程で準備されたＳｉ系半導体チップ１４の上下（図面上で上下）を反転させ、図２(ｃ)の工程で準備されたガラスエポキシ基板１５に対し、位置合わせし、載置する。
次に図２(e)で示すように、電子部品電極３と基板電極８が対向するように載置したＳｉ系半導体チップ１４とガラスエポキシ基板１５とを重ね合わせ、その状態で、オーブンにて加熱してＣｕナノ粒子ペースト９を焼結させ、電子部品電極３と基板電極８とを接合する接合部(Ｃｕナノ粒子焼結体１０)を形成する。
以上の工程を経て、接合信頼性および電気伝導性の高い電子部品装置を得ることができる。
なお、この実施形態に示した電子部品、それを用いた電子部品装置の実施形態およびその製造方法は一例であって、これ以外にもこの発明内容の範囲内であれば種々の変形を行なうことは差し支えない。
例えば、Ｓｉ系半導体チップ１４は、ＧａＡｓ系半導体チップや表面弾性波素子であってもよい。ガラスエポキシ基板１５は、低温焼成可能なセラミック基板であってもよい。
また、電子部品電極３は、Ａｌ−１Ｃｕ、Ａｌ−１Ｓｉ、Ａｌ−１Ｓｉ−０．５Ｃｕなどを用いることもできる。また電子部品電極３の少なくとも表面はＡｌまたはＡｌ合金であるような場合、すなわちＡｕやＣｕのバンプが形成されている上に、Ａｌまたは上記のようなＡｌ合金がスパッタリングもしくは蒸着などの方法により膜状に形成されている場合にも、その表面にはＡｌ酸化膜が存在しているので、この発明を効果的に適用することができる。基板電極８はＡｕ、Ａｇ、Ｃｕなどを単層構造として用いても良く、ビア構造となっていても良い。
また、この実施形態ではパッシベーション膜４の一部を、それぞれ電子部品電極３に乗り上げさせて壁４ａを形成してあるが、異なる構成部材により別途壁を形成しても良い。
また、電子部品電極３表面にパッシベーション膜の残渣が付着することがあるが、その際にはＵＶ洗浄やプラズマ洗浄により除去することで、電極上での不濡れを防止することができる。
また、金属ナノ粒子としては、Ａｇ−Ｐｄ合金などのＡｇ合金ナノ粒子や、Ａｕナノ粒子などを用いても良い。例えば、ＡｇにＰｄが１５重量％程度添加されているＡｇ−Ｐｄ合金を用いた場合、Ｃｕを用いた場合と同様、電子部品装置の使用環境によっては発生する可能性のあるＡｇマイグレーションを効果的に抑制することができる。
また、金属ナノ粒子ペーストの付与はインクジェット工法の他、スクリーン印刷または転写など、電極面積に合わせた方法で行なうことができる。特に微量の金属ナノ粒子ペーストの付与を行なう際には、吐出量が高精度に制御できるマイクロディスペンサやインクジェット装置を用いることが好ましい。
また、金属ナノ粒子ペーストを焼結させる際の加熱装置としては、オーブンの他、リフロー炉やホットプレートを用いるなどして、電子部品の形態や処理数量に合わせたものを用いることができる。
また、この実施形態では基板素子７の基板電極８側にフリップチップ実装によって電子部品２と基板７とを接合するのに十分な量以上で、隣接する電極同士を接続してしまう量未満のＣｕナノ粒子ペースト９を付与するようにしたが、電子部品電極３側、または基板電極８側と電子部品電極３側との双方に付与するようにしても良い。
また、基板７上にはレジスト膜や、レジスト膜の一部を、基板電極８の周りを囲むように、乗り上げさせて形成された壁が設けられていても良い。
なお、この実施形態では、基板電極８側にも接合材料として金属ナノ粒子ペースト９を付与したが、基板電極８の材質として表面に酸化膜が形成されにくいものが用いられている場合は、接合材料に高い活性度を必要としないので、例えばはんだペーストや導電性接着剤など、金属ナノ粒子ペースト以外に通常用いられる接合材料を用いても良い。
また、Ｓｉ系半導体チップ１４およびガラスエポキシ基板１５はそれぞれ個片の状態で接合するのではなく、分割前のウエハ状態および集合基板状態で接合し、その後分割して電子部品装置１としても良い。そのようにすることで生産性を向上させることができる。
また、製造された電子部品装置１のＳｉ系半導体チップ１４とガラスエポキシ基板１５との間にアンダーフィル樹脂を充填して、硬化させる工程を追加しても良い。この工程追加により、この発明の電子部品装置１は、実際に使用される時に接続部に生じる歪み（Ｓｉ系半導体チップ１４とガラスエポキシ基板１５との線膨張係数差に起因する歪み）を低減することができ、耐環境性能をより高めることができる。Ｓｉ系半導体チップ１４として分割前のウエハやガラスエポキシ基板１５として集合基板を使用した場合には、接合して樹脂充填した後、電子部品装置１を個片に分離する工程を設けてもよい。
図３と図４と図５にこの発明の別の実施形態を示す。図３の実施形態はＳｉ系半導体チップ１１４をフェースアップでガラスエポキシ基板１１５へ実装した構造の電子部品装置１００である。半導体素子１０２の上面には電子部品電極１０３とパッシベーション膜１０４が配設されており、パッシベーション膜１０４の一部が電子部品電極１０３に乗り上げるような形で壁１０４ａが形成されている。
そして電子部品電極１０３と壁１０４ａに囲まれた空間にバスタブ形状のＣｕナノ粒子焼結体１１３が形成されている。
ここで、電子部品電極１０３はＡｌからなっており、その表面はＡｌ酸化膜１１１で覆われており、Ｃｕナノ粒子焼結体１１３と電子部品電極１０３は、Ａｌ酸化膜１１１を介して接合されることになる。
基板素子１０７の上面にはＡｕ／Ｎｉ／Ｃｕ（最表層がＡｕ、中層がＮｉ、最下層がＣｕ）の３層からなる基板電極１０８が配設されており、Ｃｕナノ粒子焼結体１１０を介して電子部品電極１０３と電気的に導通している。このとき、Cuナノ焼結体１１０は、電子部品側面に設けられた樹脂１１６の表面を経路としている。
この電子部品装置１００は、フリップチップの代わりにフェースアップで予めＣｕナノ粒子焼結体を接合したＳｉ系半導体チップ１１４をフェースアップでガラスエポキシ基板１１５へ戴置した後、加熱条件などは実施例１と同様にして製造することができる。
また、この実施形態では、パッシベーション膜を電子部品電極に乗り上げさせて壁を形成したが、図４に示すように、電子部品電極１０３の側面のみに接する、金属ナノ粒子ペーストが濡れ上がりやすい素材からなる壁１０４ｂを形成しても良い。
また、電子部品電極１０３と基板電極１０８は、図５に示すようにボンディグワイヤ１１７を介したワイヤボンディング工法により導通させてもよい。
この発明におけるさらに具体的な実施例について以下に説明する。
表１に示す電子部品と基板を用意した。表２に示したＣｕナノ粒子供給量と供給後の電子部品電極上でのＣｕナノ粒子ペーストの厚みの関係を図6に示す。
パッシベーションにより壁を形成した場合は、幅広いＣｕナノ粒子ペースト供給量の範囲において、Ｃｕナノ粒子ペースト付与後の厚みが安定して薄膜化されていることを示している。 このとき、電極と前記壁とに囲まれる空間の金属ナノ粒子焼結体の最薄部の厚みは０．１μmであり前記壁の高さは１．０μmとなっている。
上記のようにしてＣｕナノ粒子ペーストが付与された電子部品を、加熱温度１００〜３００℃、加熱時間１〜６０分、還元雰囲気という条件で加熱しＣｕナノ粒子ペーストを焼結させた。
次に、基板の基板電極上にフリップチップ実装によって電子部品と基板とを接合するのに十分な量以上で、隣接する電極同士を接続してしまう量未満のＣｕナノ粒子ペーストを付与する。
次に、電子部品の上下を反転させ、基板電極上に所定量のＣｕナノ粒子ペーストが付与された基板に対して位置合わせする。
次に電子部品と基板とを重ね合わせ、その状態で加熱温度１００〜３００℃、加熱時間１〜６０分、還元雰囲気という条件で加熱し、Ｃｕナノ粒子ペーストを焼結させ、電子部品電極と基板電極とを接合する接合部（Ｃｕナノ粒子焼結体）を形成する。
１、１００、２００ 電子部品装置(フリップチップ実装構造)
２、１０２、 半導体素子
３、１０３、２０３ 電子部品電極（第１の電極）
４、１０４ パッシベーション膜
４ａ、１０４ａ パッシベーション膜からなる壁
７、１０７、２０７ 基板素子
８、１０８、２０８ 基板電極
９、２０９ 金属ナノ粒子ペースト（接合剤）
１０、１１０、２１０ 金属ナノ粒子焼結体（接合剤）
１１、１１１ Ａｌ酸化物膜
１２、２１２ 金属ナノ粒子ペースト(第２の電極)
１３、１１３、２１３ 金属ナノ粒子焼結体(第２の電極)
１４、１１４ Ｓｉ系半導体チップ
１５、１１５ ガラスエポキシ基板
１０４ｂ 金属ナノ粒子ペーストが濡れ上がりやすい素材からなる壁
１１６ 樹脂
１１７ ボンディングワイヤ
２０２ 電子部品素子
２１４ 電子部品
２１５ 基板

Claims (11)

  1. 基体と、前記基体上に形成された第１の電極と、前記基体の表面に形成され、前記第１の電極の側面と上面の少なくとも一方に接し、かつ前記第１の電極の周りを囲むように形成された壁と、前記第１の電極上に接合されている第２の電極を有する電子部品において、前記第２の電極は、金属ナノ粒子焼結体からなり、前記第１の電極と前記壁とに囲まれる空間内に形成され、かつバスタブ形状であることを特徴とする電子部品。
  2. 前記第１の電極と前記壁とに囲まれる空間の金属ナノ粒子焼結体の最薄部の厚みが０．１〜０．６μｍであり、かつ前記壁の高さが１．０μm以上であることを特徴とする請求項1に記載の電子部品。
  3. 前記壁は、パッシベーション膜からなることを特徴とする請求項１に記載の電子部品。
  4. 前記第１の電極はAlまたはAlの合金であることを特徴とする請求項1に記載の電子部品。
  5. 前記金属ナノ粒子焼結体を構成する金属ナノ粒子がＣｕであることを特徴とする請求項1に記載の電子部品。
  6. 第１の電子部品と第２の電子部品とが接合部を介して電気的に接続されている電子部品装置において、前記第１の電子部品または前記第２の電子部品の少なくとも一方が、請求項１ないし５のうち少なくとも1項に記載の電子部品であることを特徴とする電子部品装置。
  7. 前記第１の電子部品の電極と前記第２の電子部品の電極とが対向した状態で接続されていることを特徴とする、請求項６に記載の電子部品装置。
  8. 基体を準備する工程と、
    基体と、前記基体上に形成された第１の電極と、前記基体の表面に形成され、前記第１の電極の側面と上面の少なくとも一方に接し、かつ前記第１の電極の周りを囲むように壁を形成する工程と、
    金属ナノ粒子と、分散剤と、有機溶媒とを含む金属ナノ粒子ペーストを準備する工程と、前記第１の電極と前記壁に囲まれた空間の体積よりも少ない量の前記金属ナノ粒子ペーストを前記第１の電極上に付与する工程と、
    前記金属ナノ粒子ペーストに含まれる分散剤と有機溶媒とが加熱により除去できる温度以上、前記金属ナノ粒子の融点未満の温度で加熱して前記金属ナノ粒子を焼結させることにより、前記第１の電極上に前記金属ナノ粒子を接合させる工程を有することを特徴とする、電子部品の製造方法。
  9. 前記壁を形成した後に前記第１の電極の表面を洗浄することを特徴とする請求項８に記載の電子部品の製造方法。
  10. 第１の電子部品の電極と第２の電子部品の電極との間にペースト状の接合材料を付与した後、前記ペースト状の接合材料を硬化させることにより前記第１の電子部品の電極と前記第２の電子部品の電極との接合部を形成する電子部品装置の製造方法において、前記第１の電子部品または前記第２の電子部品の少なくとも一方の製造方法が、請求項８〜９に記載の電子部品の製造方法であることを特徴とする、電子部品装置の製造方法。
  11. 前記第１の電子部品の電極と前記第２の電子部品の電極とを対向させた状態で、前記第１の電子部品の電極と前記第２の電子部品の電極との接合部を形成することを特徴とする、請求項１０に記載の電子部品装置の製造方法。
JP2009128684A 2009-05-28 2009-05-28 電子部品、それを用いた電子部品装置およびそれらの製造方法 Pending JP2010278193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009128684A JP2010278193A (ja) 2009-05-28 2009-05-28 電子部品、それを用いた電子部品装置およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009128684A JP2010278193A (ja) 2009-05-28 2009-05-28 電子部品、それを用いた電子部品装置およびそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2010278193A true JP2010278193A (ja) 2010-12-09

Family

ID=43424894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009128684A Pending JP2010278193A (ja) 2009-05-28 2009-05-28 電子部品、それを用いた電子部品装置およびそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2010278193A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109644559A (zh) * 2016-08-30 2019-04-16 株式会社村田制作所 电子器件以及多层陶瓷基板
WO2021256040A1 (ja) * 2020-06-15 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109644559A (zh) * 2016-08-30 2019-04-16 株式会社村田制作所 电子器件以及多层陶瓷基板
JPWO2018042846A1 (ja) * 2016-08-30 2019-06-24 株式会社村田製作所 電子デバイス及び多層セラミック基板
WO2021256040A1 (ja) * 2020-06-15 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US9111782B2 (en) Solderless die attach to a direct bonded aluminum substrate
JP4629016B2 (ja) ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法並びにパワーモジュール
JP5367914B2 (ja) 配線基板およびその製造方法ならびに半導体装置
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
TW200303588A (en) Semiconductor device and its manufacturing method
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
KR101890085B1 (ko) 패키지의 제조 방법 및 해당 방법에 의해 제조되는 패키지
JP2009302511A (ja) バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
US9640511B2 (en) Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material
JP4859996B1 (ja) 金属配線形成用の転写基板による金属配線の形成方法
TW201340795A (zh) 金屬配線用轉印基板及藉由該轉印基板形成金屬配線之方法
JPWO2014027418A1 (ja) 電子部品および電子部品の製造方法
JP5625578B2 (ja) 回路モジュール
JP2008060287A (ja) 端子電極および電子部品
JP4599121B2 (ja) 電気中継板
JP2010278193A (ja) 電子部品、それを用いた電子部品装置およびそれらの製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP5848139B2 (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2013165156A (ja) 電極接合体およびその製造方法
CN109848497A (zh) 一种用于大面积基板封装的低温烧结方法
JP2001185643A (ja) エリアアレイ実装用パッケージ基板およびこれを用いた半導体装置
JP2004140108A (ja) 配線基板
JP2012151351A (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置