JP2007214319A

JP2007214319A - 薄膜トランジスタ及びその電子ディスプレー

Info

Publication number: JP2007214319A
Application number: JP2006032129A
Authority: JP
Inventors: Manabu Ito; 学伊藤
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2006-02-09
Filing date: 2006-02-09
Publication date: 2007-08-23

Abstract

【課題】基材上に、ゲート電極、ゲート絶縁層、半導体活性層、およびソース電極、ドレイン電極からなる薄膜トランジスタにおいて、良好なトランジスタ特性を保ちつつ、膜がはがれにくい信頼性の高いフレキシブルなトランジスタを実現する。
【解決手段】可撓性プラスチックの基材上に、無機材料からなる密着層、金属からなるゲート電極、ゲート電極と接する側のゲート絶縁層がシリコン及び酸素を主体として化学蒸着法（ＣＶＤ法）で炭素を０．５〜４％（原子分率）を含有するように形成した層と、半導体活性層と接する側のゲート絶縁層が、シリコン及び窒素を主体としてスパッタ法で炭素を０．０５〜０．５％（原子分率）を含有するように形成した層の２層以上の異なる組成からなるゲート絶縁層、酸化物からなる半導体活性層、ソース電極、ドレイン電極の順に多層構成であって、可撓性プラスチック基材とゲート電極の層間に密着層を形成した薄膜トランジスタ。
【選択図】図１

Description

本発明は、薄膜トランジスタ及びその製造方法、薄膜トランジスタを用いた電子ディスプレーに関する。

一般に電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。しかしながら、高品質なアモルファスシリコンや多結晶シリコンの作成には２００℃以上の成膜温度を必要とするため、フレキシブルなデバイスを実現するためには基材として耐熱性の優れたポリイミドのような極めて高価でかつ吸水率が高い扱い難いフィルムを使わざるを得なかった。

また近年、有機半導体材料を用いた薄膜トランジスタが盛んに研究されている。有機半導体材料は真空プロセスを用いず印刷プロセスで作成できるため、大幅にコストを下げられる可能性があり可撓性のプラスチック基材上に設けられる等の利点を有する。しかしながら、有機半導体材料の移動度は極めて低く、また経時劣化にも弱いという難点があり未だ広範な実用に至っていない。

以上のような状況を受け、透明酸化物半導体が近年非常に注目を浴びている。透明酸化物は低温で作成しても高い移動度を示す上に、基材、電極、絶縁膜等に透明材料を用いれば透明なデバイスを実現できる等、従来の材料になかった特性を持つ。透明酸化物半導体として例えば非晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ材料を用いた電界効果型トランジスタが提案されている。

上記のアモルファス酸化物半導体を半導体活性層として用いることで、野村らは室温でＰＥＴ基板上に移動度１０ｃｍ^２／Ｖｓ前後の優れた特性を持つ透明電界効果型トランジスタの作成に成功している。室温作製でこのような高い移動度を実現できることを実証したことで、ＰＥＴ等安価な汎用プラスチック基材上にトランジスタが形成可能となり、軽量で壊れにくいフレキシブルディスプレー（フレキシブル電子ディスプレー）の広範な普及への期待が大きく高まってきた。しかしながら、プラスチックフィルム上に多層の膜を形成する場合、多層膜の層間が容易にはがれたり、プラスチックフィルムが応力のために撓んだりしてフレキシブルなデバイスを実現する上で大きな問題となる。

特に、全ての層をスパッタ法で形成すると大きな圧縮応力がかかるため、膜の剥がれや撓みのため、大面積のデバイスを大量に生産することは極めて難しかった。これを解決する手段として絶縁層をＣＶＤ法、特にＰｌａｓｍａＥｎｈａｎｃｅｄＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ（ＰＥＣＶＤ）法で形成する方法がある（非特許文献１参照）。

しかしながら、２００℃以下の低温でＰＥＣＶＤ法を使用して作製した酸化シリコン、窒化シリコン等の絶縁膜は絶縁性や絶縁耐性が悪く、絶縁膜として十分な特性を発揮できなかった。

以下に公知文献を記す。
Ｋ．ＮｏｍｕｒａｅｔａｌＮａｔｕｒｅ，４３２，４８８（２００４）

本発明は以上の点に鑑み、酸化物トランジスタの動作に影響を与えずに、密着性に優れた信頼性の高いトランジスタを実現することを目的とする。

本発明の請求項１に係る発明は、可撓性のプラスチック基材上に、ゲート電極、ゲート絶縁層、半導体活性層、およびソース電極、ドレイン電極からなる薄膜トランジスタにおいて、可撓性のプラスチック基材上に、無機材料からなる密着層、金属からなるゲート電極、２層以上の異なる組成からなるゲート絶縁層、酸化物からなる半導体活性層、ソース電極、ドレイン電極の順に多層構成からなり、可撓性のプラスチック基材とゲート電極の層間に密着層を形成したことを特徴とする薄膜トランジスタである。

本発明の請求項２に係る発明は、前記無機材料からなる密着層が、酸化シリコン、酸化アルミニウム、窒化シリコンからなることを特徴とする請求項１記載の薄膜トランジスタである。

本発明の請求項３に係る発明は、前記ゲート絶縁層において、ゲート電極と接する側のゲート絶縁層が、シリコンおよび酸素を主体として形成されており、半導体活性層と接する側のゲート絶縁層が、シリコンおよび窒素を主体として形成されていることを特徴とする請求項１、又は２記載の薄膜トランジスタである。

本発明の請求項４に係る発明は、前記ゲート電極と接する側のゲート絶縁層が、化学蒸着法（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法で形成され、半導体活性層と接する側のゲート絶縁層が、スパッタ法で形成されていることを特徴とする請求項１乃至３のいずれか１項記載の薄膜トランジスタの製造方法である。

本発明の請求項５に係る発明は、前記ゲート電極と接する側のゲート絶縁層が、炭素を０．５ａｔｏｍｉｃ％（原子分率）以上、４ａｔｏｍｉｃ％（原子分率）以下を含有し、半導体活性層と接する側のゲート絶縁層が、炭素を０．０５ａｔｏｍｉｃ％（原子分率）以上、炭素を０．５ａｔｏｍｉｃ％（原子分率）以下を含有することを特徴とする請求項１乃至４のいずれか１項記載の薄膜トランジスタである。

本発明の請求項６に係る発明は、前記ゲート電極が、アルミ、クロム、チタン、銀または銅を主成分とすることを特徴とする請求項１乃至５のいずれか１項記載の薄膜トランジスタである。

本発明の請求項７に係る発明は、薄膜トランジスタをマトリックス状に複数個を配列した薄膜トランジスタを用いた電子ディスプレーにおいて、前記請求項１乃至６のいずれか１項記載の薄膜トランジスタを用いたことを特徴とする電子ディスプレーである。

請求項１の発明は、可撓性のプラスチック基材上に、無機材料からなる密着層、金属からなるゲート電極、２層以上の異なる組成からなるゲート絶縁層、酸化物からなる半導体活性層、およびソース電極、ドレイン電極からなるボトムゲート型薄膜トランジスタによれば、各々の層間の応力が少なく、かつ密着性の高いフレキシブルトランジスタを実現できる。

請求項２の無機材料からなる密着層が、酸化シリコン、酸化アルミニウム、窒化シリコンからなる薄膜トランジスタによれば、可撓性プラスチック基材とゲート電極との間に密着層を形成し、無機材料からなる密着層が存在することにより膜剥がれを防止することができる。

請求項３記載の発明は、請求項１記載のゲート絶縁層において、ゲート電極と接する側のゲート絶縁層がシリコンおよび酸素を主体として形成されており、半導体活性層と接する側のゲート絶縁層がシリコン、窒素を主体として形成されている薄膜トランジスタによれば、絶縁性、絶縁耐性に優れた特性を持ち、はがれにくい薄膜トランジスタを実現できる。

請求項４の発明は、請求項２記載のゲート電極と接する側のゲート絶縁層が化学蒸着法（ＣＶＤ法）で、半導体活性層と接する側のゲート絶縁層がスパッタ法で形成されている薄膜トランジスタによれば、ＣＶＤ法を用いてゲート電極上にゲート絶縁膜を成長し始めることで、ゲート電極にダメージを与えず、ゲート絶縁膜を成膜させることができ、その上にスパッタ法で下地のゲート絶縁層と異なる組成のゲート絶縁膜を成膜することで優れた絶縁性および密着性を実現できる。

請求項５のゲート電極と接する側のゲート絶縁層が、炭素を０．５ａｔｏｍｉｃ％〜４ａｔｏｍｉｃ％を含有し、半導体活性層と接する側のゲート絶縁層が、炭素を０．０５ａｔｏｍｉｃ％〜０．５ａｔｏｍｉｃ％を含有するゲート絶縁層が形成されている薄膜トランジスタによれば、このような炭素含有率を取ることで優れた絶縁特性とフレキシブルデバイスに重要な柔軟性を合わせ持った薄膜トランジスタを実現できる。

請求項６のゲート電極がアルミ、クロム、チタン、銀または銅を主成分とする薄膜トランジスタによれば、ゲート電極の界面が剥がれ難くく、かつ優れた特性の薄膜トランジスタを実現できる。

請求項７の請求項１乃至６のいずれか１項記載の薄膜トランジスタを用いた電子ディスプレーによれば、軽量で衝撃性にも強く、安価に製造できる電子ディスプレーを実現できる。

本発明の薄膜トランジスタを一実施形態に基づいて以下説明する。なお、本発明の実施形態を図示して説明するが、本発明はこれらに限定されるものではない。

図１に本発明の薄膜トランジスタの一実施例の層構成の側断面図を示す。

図１の薄膜トランジスタでは、可撓性プラスチック基材１上に無機材料からなる密着層２を形成され、その上にゲート電極３が形成され、その上に２層以上の異なる組成を持つゲート絶縁層の第一ゲート絶縁膜４および第二ゲート絶縁膜５が形成され、その上に酸化物からなる半導体活性層６が形成し、該半導体活性層上にソース電極７、ドレイン電極８が形成されている。これに限定されるものでは無く、例えばゲート絶縁層が三層構成、又はゲート絶縁膜上に画素電極６、ドレイン電極７、ソース電極８が先に形成され、その後に半導体活性層５が形成されていても構わない。

前記可撓性のプラスチック基材１は、透明であっても不透明であっても構わない。しかし、本発明の薄膜トランジスタを透過型ディスプレーに使用する場合は透明である必要がある。具体的には、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ＳＵＳ薄板等を使用することができるが、これらに限定されるわけではない。これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。

前記無機材料からなる密着層２は、不透明でも透明でもあっても構わず、無機酸化物、無機窒化物が好適に用いられる。具体的には、酸化珪素、窒化珪素、シリコンオキシナイトライド（ＳｉＯｘＮｙ）、酸化アルミニウム、フッ化マグネシウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウム等のいずれかの単独、もしくは二種以上の混合系などが使用できるがこれらに限定されるものではない。この中では特に酸化珪素、窒化珪素、シリコンオキシナイトライド、酸化アルミニウムが、密着性の良さ、製造価格の安さなどから好適に用いられる。またこれらの密着層にガスバリア機能を持たせることもトランジスタの長期信頼性を確保するためには望ましい。密着層の形成には真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット法などの方法を用いて形成されるがこれらに限定されるものではない。密着層の厚さは１ｎｍ〜８００ｎｍの範囲であることが好ましい。

本発明のゲート絶縁層は、２層以上の異なる組成から形成されており、２層以上であれば何層積層されていても構わない。しかし、コスト面から考えると２層以上４層以下が望ましい。前記第一ゲート絶縁膜４は、ゲート電極側に接しており、シリコンおよび酸素を主体として形成されている。具体的には酸化珪素などがあげられるがそれ以外にもシリコンオキシナイトライドなどで酸素分量が窒素分量を上回るものなども含まれる。

また本発明の第二ゲート絶縁膜５は、酸化物からなる半導体活性層側に接しており、シリコンおよび窒素を主体として形成されている。具体的には窒化珪素などがあげられるがそれ以外にもシリコンオキシナイトライドなどで窒素分量が酸素分量を上回るものなども含まれる。第一ゲート絶縁層および第二ゲート絶縁層は共に膜厚が２ｎｍ以上５００ｎｍ以下であることが好ましい。これ以外にも異なる組成の絶縁膜が第一ゲート絶縁膜４および第二ゲート絶縁膜５の間に挿入されていても構わない。

ゲート絶縁層４０は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、光ＣＶＤ法、ホットワイヤーＣＶＤ法、ゾルゲル法などの方法を用いて形成される。ゲート絶縁層４０の厚さは、４０ｎｍ〜１μｍであることが望ましい。これらに限定されるものではない。第一ゲート絶縁膜４は、ＣＶＤ法で、第二ゲート絶縁膜５はスパッタ法で膜形成されることが望ましい。このような製造方法をとることで、高い絶縁性を持ちながら、残留応力が少なく、剥がれにくく、信頼性の高い薄膜トランジスタを実現できる。

また本発明のゲート絶縁層４０は、ゲート電極と接する側の第一ゲート絶縁膜４が、炭素を０．５ａｔｏｍｉｃ％（原子分率）〜４ａｔｏｍｉｃ％（原子分率）を含有し、望ましくは０．７ａｔｏｍｉｃ％〜２ａｔｏｍｉｃ％を含有していることが好ましい。また、半導体活性層と接する側の第二ゲート絶縁膜５が、炭素を０．０５ａｔｏｍｉｃ％（原子分率）〜０．５ａｔｏｍｉｃ％（原子分率）を含有し、望ましくは０．２ａｔｏｍｉｃ％（原子分率）を含有していることが好ましい。ゲート絶縁層４０中の炭素の混入は、絶縁膜の柔軟性を増すためフレキシビリティが増すという反面、絶縁性の悪化をもたらすため、あまり好ましいことではないと考えられてきた。しかしながら、本発明で記載したような炭素含有率の特性を利用することで、高い絶縁性とデバイスの高い柔軟性と剥がれにくさを同時に実現することができる。

前記酸化物からなる半導体活性層６に用いる酸化物半導体材料は、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層の膜厚は少なくとも２０ｎｍ以上が望ましい。酸化物半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法である。スパッタ法ではＲＦマグネトロンスパッタ法、ＤＣスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、ＣＶＤ法ではホットワイヤーＣＶＤ法、プラズマＣＶＤ法などが挙げられるがこれらに限定されるものではない。

前記金属からなるゲート電極３、ソース電極７、ドレイン電極８には、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属薄膜であってもよいし、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ_２Ｏ_４）、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_４）、酸化亜鉛スズ（Ｚｎ_２ＳｎＯ_４）等の酸化物材料でもよい。またこの酸化物材料に不純物をドープしたものも好適に用いられる。例えば、Ｉｎ_２Ｏ_３にスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、ＳｎＯ_２にアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、ＺｎＯにインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどである。ゲート電極３、ソース電極７及びドレイン電極８の材料は、全て同じものとしてもよく、異なるものとしても良い。これらのゲート電極、ソース電極、ドレイン電極は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法、また導電性ペーストを用いてスピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェットなどの方法で形成される。酸化インジウム、酸化亜鉛、酸化スズ等の透明導電性酸化物を使用する場合はドーパントを混入させることで透明導電膜の導電率を上げることが望ましい。例えば酸化亜鉛ではガリウム、アルミニウム、ボロンなど、酸化スズではフッ素、アンチモンなど、酸化インジウムではスズ、亜鉛、チタン、セリウム、ハフニウム、ジルコニアなど混入させ透明導電膜を縮退させることが好ましい。また電極材料に酸化物半導体と同じ母材料を用い、ドーパント濃度だけを高くすることもまた生産効率増加のために望ましい。ゲート電極３、ソース電極７、ドレイン電極８の各々電極の膜厚は、少なくとも１５ｎｍ以上である必要がある。またゲート電極３、ソース電極７及びドレイン電極８の材料は、全て同じものとしてもよく、異なるものとしても良い。

本発明の酸化物の薄膜トランジスタは、液晶用電子ディスプレー、有機ＥＬ用電子ディスプレー、光書き込み型コレステリック液晶型用電子ディスプレー、ＴｗｉｓｔｉｎｇＢａｌｌ方式用電子ディスプレー、トナーディスプレー方式用電子ディスプレー、可動フィルム方式用電子ディスプレー、センサーなど電子ディスプレーのデバイスに使用することができる。

以下に、本発明の実施例について図面を用いて説明する。本発明はこれにより限定されるものではない。

実施例１として、図１に示した本発明のボトムゲート薄膜トランジスタを作成した。まず、可撓性プラスチック基材１には三菱ダイヤホイル社製のポリエチレンテレフタレート（ＰＥＴ）：Ｔ−６０（厚さ１００μｍ）を使用した。その上に電子ビーム蒸着法で密着層２としてアルミナ薄膜を４０ｎｍ成膜し、引き続いてアルミニウムをスパッタで５０ｎｍ積層し、エッチング法でゲート電極３をパターニングした。次に平行平板型のＰＥＣＶＤ法を用いて、第一ゲート絶縁膜４としてＳｉＯ_２を基板温度５５℃で５０ｎｍ成膜した。この際に、原材料として５０℃に保持した恒温漕にＨＭＤＳＯ（ヘキサメチルジシロキサン）を入れて気化させ流量をマスフローコントローラで制御しながら５ＳＣＣＭ流し、同時に酸素を５０ＳＣＣＭ流した。圧力は０．２Ｔｏｒｒに保持し、１３．５６ＭＨｚの高周波を投入電力１００Ｗでプラズマを励起させて成膜を行った。ここでこの第一ゲート絶縁膜４の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は３．５％であった。次にターゲットとしてＳｉＮの焼結体を用い、ＲＦマグネトロンスパッタ法により室温でＳｉＯＮを１２０ｎｍ積層し、第二ゲート絶縁膜５を成膜した。この際にアルゴン４０ＳＣＣＭ、酸素４ＳＣＣＭをプロセスガスとして流した。ここでこの第二ゲート絶縁膜５の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は０．３％であった。次にターゲットとしてＺｎＯの焼結体を用いＲＦマグネトロンスパッタ法（プロセスガスはアルゴン１９．７ＳＣＣＭ、酸素０．３ＳＣＣＭ）によって５０ｎｍの膜厚を有する半導体活性層を成膜し、エッチング法によりパターニングして、半導体活性層６を作製した。続いてスズドープ酸化インジウム（ＩＴＯ）からなる画素電極、ソース電極７およびドレイン電極８をＲＦマグネトロンスパッタ法で膜厚８０ｎｍずつ形成した。パターニングはリフトオフ法を用いた。ここでチャネル長は５０μｍ、チャネル幅は５０μｍで形成した。

実施例２として、図１に示した本発明のボトムゲートの薄膜トランジスタを作成した。まず、可撓性プラスチック基材１には三菱ダイヤホイル社製のポリエチレンテレフタレート（ＰＥＴ）：Ｔ−６０（厚さ１００μｍ）を使用した。その上に電子ビーム蒸着法で密着層２としてＳｉＯ_２薄膜を４０ｎｍ成膜し、引き続いてクロムをスパッタで５０ｎｍ積層し、エッチング法でゲート電極３をパターニングした。次に平行平板型のＰＥＣＶＤ法を用いて、第一ゲート絶縁膜４としてＳｉＯ_２を基板温度５５℃で４０ｎｍ成膜した。この際に、原材料として８０℃に保持した恒温漕にＴＥＯＳ（テトラエトキシシラン）を入れて気化させ流量をマスフローコントローラで制御しながら５ＳＣＣＭを流すと同時に酸素を５０ＳＣＣＭ流した。圧力は０．５Ｔｏｒｒに保持し、１３．５６ＭＨｚの高周波でプラズマを投入電力１００Ｗで励起させて成膜を行った。ここでこの第一ゲート絶縁膜４の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は１．８％であった。次にターゲットとしてＳｉＮの焼結体を用い、ＲＦマグネトロンスパッタ法（Ａｒ４０ＳＣＣＭ、酸素４ＳＣＣＭ）により室温でＳｉＯＮを１１０ｎｍ積層し、第二ゲート絶縁膜５を成膜した。ここでこの第二ゲート絶縁膜５の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は０．３％であった。次にターゲットとしてＺｎＯの焼結体を用いＲＦマグネトロンスパッタ法（スパッタガスはＡｒ１９．７ＳＣＣＭ、酸素０．３ＳＣＣＭ）によって５０ｎｍの膜厚を有する半導体活性層を作製し、エッチング法によりパターニングして、半導体活性層６を作製した。続いて電子ビーム蒸着法を用いてアルミニウムのソース電極７、およびドレイン電極８を８０ｎｍずつ形成した。ここでは蒸着時に金属マスクを用いてソースおよびドレイン電極を形成した。チャネル長は１００μｍ、チャネル幅は１ｍｍで形成した。

以下本発明の比較例として実施例３〜９を実施した。以下順番に説明する

実施例３（比較例１）として、従来の薄膜トランジスタを作成した（図１参照）。まず、可撓性プラスチック基材１には三菱ダイヤホイル社製のポリエチレンテレフタレート（ＰＥＴ）：Ｔ−６０（厚さ１００μｍ）を使用した。その上にアルミニウムをスパッタで５０ｎｍ積層し、エッチング法でゲート電極３をパターニングした。次に平行平板型のＰＥＣＶＤ法を用いて、第一ゲート絶縁膜４としてＳｉＯ_２を基板温度５５℃で５０ｎｍ成膜した。この際に、原材料として５０℃に保持した恒温漕にＨＭＤＳＯ（ヘキサメチルジシロキサン）を入れて気化させ流量をマスフローコントローラで制御しながら５ＳＣＣＭ流し、同時に酸素を５０ＳＣＣＭ流した。圧力は０．２Ｔｏｒｒに保持し、１３．５６ＭＨｚの高周波を投入電力１００Ｗでプラズマを励起させて成膜を行った。ここでこの第一ゲート絶縁膜４の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は３．５％であった。次にターゲットとしてＳｉＮの焼結体を用い、ＲＦマグネトロンスパッタ法により室温でＳｉＯＮを１２０ｎｍ積層し、第二ゲート絶縁膜５を成膜した。この際にアルゴン４０ＳＣＣＭ、酸素４ＳＣＣＭをプロセスガスとして流した。ここでこの第二ゲート絶縁膜５の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は０．３％であった。次にターゲットとしてＺｎＯの焼結体を用いＲＦマグネトロンスパッタ法（スパッタガスはＡｒ１９．７ＳＣＣＭ、酸素０．３ＳＣＣＭ（酸素流量比１．５％））によって５０ｎｍの膜厚を有する半導体活性層を成膜し、エッチング法によりパターニングして、半導体活性層６を作製した。続いてスズドープ酸化インジウム（ＩＴＯ）からなる画素電極、ソース電極７およびドレイン電極８をＲＦマグネトロンスパッタ法で膜厚８０ｎｍずつ形成した。パターニングはリフトオフ法を用いた。ここでチャネル長は５０μｍ、チャネル幅は５０μｍで形成した。

実施例４（比較例２）として、従来の薄膜トランジスタを作成した（図１参照）。まず、可撓性プラスチック基材１には三菱ダイヤホイル社製のポリエチレンテレフタレート（ＰＥＴ）：Ｔ−６０（厚さ１００μｍ）を使用した。その上に電子ビーム蒸着法で密着層２としてアルミナ薄膜を４０ｎｍ成膜し、引き続いてアルミニウムをスパッタで５０ｎｍ積層し、エッチング法でゲート電極３をパターニングした。次にターゲットとしてＳｉＮの焼結体を用い、ＲＦマグネトロンスパッタ法（Ａｒ４０ＳＣＣＭ、酸素０．２ＳＣＣＭ）により室温でＳｉＯＮを２２０ｎｍ積層し、第二ゲート絶縁膜５を成膜した。ここでこの第二ゲート絶縁膜５の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は０．３％であった。次に平行平板型のＰＥＣＶＤ法を用いて、第一ゲート絶縁膜４としてＳｉＯ_２を基板温度５５℃で１００ｎｍ成膜した。この際に、原材料として５０℃に保持した恒温漕にＨＭＤＳＯ（ヘキサメチルジシロキサン）を入れて気化させ流量をマスフローコントローラで制御しながら５ＳＣＣＭ流し、同時に酸素を５０ＳＣＣＭ流した。圧力は０．２Ｔｏｒｒに保持し、１３．５６ＭＨｚの高周波を投入電力１００Ｗでプラズマを励起させて成膜を行った。ここでこの第一ゲート絶縁膜４の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は３．５％であった。次にターゲットとしてＺｎＯの焼結体を用いＲＦマグネトロンスパッタ法（スパッタガスはＡｒ１９．７ＳＣＣＭ、酸素０．３ＳＣＣＭ）によって５０ｎｍの膜厚を有する半導体活性層を作製し、エッチング法によりパターニングして、半導体活性層６を作製した。続いてスズドープ酸化インジウム（ＩＴＯ）からなる画素電極、ソース電極７およびドレイン電極８をＲＦマグネトロンスパッタ法で膜厚８０ｎｍずつ形成した。パターニングはリフトオフ法を用いた。ここでチャネル長は５０μｍ、チャネル幅は５０μｍで形成した。

実施例５（比較例３）として、従来の薄膜トランジスタを作成した（図１参照）。まず、可撓性プラスチック基材１には三菱ダイヤホイル社製のポリエチレンテレフタレート（ＰＥＴ）：Ｔ−６０（厚さ１００μｍ）を使用した。その上に電子ビーム蒸着法で密着層２としてアルミナ薄膜を４０ｎｍ成膜し、引き続いてアルミニウムをスパッタで５０ｎｍ積層し、エッチング法でゲート電極３をパターニングした。次にターゲットとしてＳｉＮの焼結体を用い、ＲＦマグネトロンスパッタ法（Ａｒ４０ＳＣＣＭ、酸素０．２ＳＣＣＭ）により室温でＳｉＯＮを３００ｎｍ積層し、第二ゲート絶縁膜５を成膜した。ここでこの第二ゲート絶縁膜５の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は０．３％であった。次にターゲットとしてＺｎＯの焼結体を用いＲＦマグネトロンスパッタ法（スパッタガスはＡｒ、１９．７ＳＣＣＭ、酸素０．３ＳＣＣＭ）によって５０ｎｍの膜厚を有する半導体活性層を成膜し、エッチング法によりパターニングして、半導体活性層を作製した。続いてスズドープ酸化インジウム（ＩＴＯ）からなる画素電極、ソースおよびドレイン電極をＲＦマグネトロンスパッタ法で膜厚８０ｎｍずつ形成した。パターニングはリフトオフ法を用いた。ここでチャネル長は５０μｍ、チャネル幅は５０μｍで形成した。

実施例６（比較例４）として、従来の薄膜トランジスタを作成した（図１参照）。まず、可撓性プラスチック基材１には三菱ダイヤホイル社製のポリエチレンテレフタレート（ＰＥＴ）：Ｔ−６０（厚さ１００μｍ）を使用した。その上に電子ビーム蒸着法で密着層２としてアルミナ薄膜を４０ｎｍ成膜し、引き続いてアルミニウムをスパッタで５０ｎｍ積層し、エッチング法でゲート電極３をパターニングした。次に平行平板型のＰＥＣＶＤ法を用いて、第一ゲート絶縁膜４としてＳｉＯ_２を基板温度５５℃で３００ｎｍ成膜した。この際に、原材料として５０℃に保持した恒温漕にＨＭＤＳＯ（ヘキサメチルジシロキサン）を入れて気化させ流量をマスフローコントローラで制御しながら５ＳＣＣＭ流し、同時に酸素を５０ＳＣＣＭ流した。圧力は０．２Ｔｏｒｒに保持し、１３．５６ＭＨｚの高周波を投入電力１００Ｗでプラズマを励起させて成膜を行った。ここでこの第一ゲート絶縁膜４の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は３．５％であった。次にターゲットとしてＺｎＯの焼結体を用いＲＦマグネトロンスパッタ法（スパッタガスはＡｒ：１９．７ＳＣＣＭ、酸素０．３ＳＣＣＭ（酸素流量比１．５％））によって５０ｎｍの膜厚を有する半導体活性層を成膜し、エッチング法によりパターニングして、半導体活性層６を作製した。続いてスズドープ酸化インジウム（ＩＴＯ）からなる画素電極、ソース電極７およびドレイン電極８をＲＦマグネトロンスパッタ法で膜厚８０ｎｍずつ形成した。パターニングはリフトオフ法を用いた。ここでチャネル長は５０μｍ、チャネル幅は５０μｍで形成した。

実施例７（比較例５）として、従来の薄膜トランジスタを作成した（図１参照）。まず、可撓性プラスチック基材１には三菱ダイヤホイル社製のポリエチレンテレフタレート（ＰＥＴ）：Ｔ−６０（厚さ１００μｍ）を使用した。その上に電子ビーム蒸着法で密着層２としてアルミナ薄膜を４０ｎｍ成膜し、引き続いてアルミニウムをスパッタで５０ｎｍ積層し、エッチング法でゲート電極３をパターニングした。次に平行平板型のＰＥＣＶＤ法を用いて、第一ゲート絶縁膜４としてＳｉＯ_２を基板温度４０℃で７０ｎｍ成膜した。この際に、原材料として７０℃に保持した恒温漕にＨＭＤＳＯ（ヘキサメチルジシロキサン）を入れて気化させ流量をマスフローコントローラで制御しながら１０ＳＣＣＭ流し、同時に酸素を３０ＳＣＣＭ流した。圧力は０．２Ｔｏｒｒに保持し、１３．５６ＭＨｚの高周波を投入電力８０Ｗでプラズマを励起させて成膜を行った。ここでこの第一ゲート絶縁膜４の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は４．８％であった。次にターゲットとしてＳｉＮの焼結体を用い、ＲＦマグネトロンスパッタ法により室温でＳｉＯＮを１２０ｎｍ積層し、第二ゲート絶縁膜５を成膜した。この際にアルゴン４０ＳＣＣＭ、酸素４ＳＣＣＭをプロセスガスとして流した。ここでこの第二ゲート絶縁膜５の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は０．３％であった。次にターゲットとしてＺｎＯの焼結体を用いＲＦマグネトロンスパッタ法（プロセスガスはアルゴン１９．７ＳＣＣＭ、酸素０．３ＳＣＣＭ）によって５０ｎｍの膜厚を有する半導体活性層を成膜し、エッチング法によりパターニングし半導体活性層６を作製した。続いてスズドープ酸化インジウム（ＩＴＯ）からなる画素電極、ソース電極７およびドレイン電極８をＲＦマグネトロンスパッタ法で膜厚８０ｎｍずつ形成した。パターニングはリフトオフ法を用いた。ここでチャネル長は５０μｍ、チャネル幅は５０μｍで形成した。

実施例８（比較例６）として、従来の薄膜トランジスタを作成した（図１参照）。まず、可撓性プラスチック基材１には三菱ダイヤホイル社製のポリエチレンテレフタレート（ＰＥＴ）：Ｔ−６０（厚さ１００μｍ）を使用した。その上に電子ビーム蒸着法で密着層２としてＳｉＯ_２薄膜を４０ｎｍ成膜し、引き続いてクロムをスパッタで５０ｎｍ積層し、エッチング法でゲート電極３をパターニングした。次に平行平板型のＰＥＣＶＤ法を用いて、第一ゲート絶縁膜４としてＳｉＯ_２を基板温度８５℃で５０ｎｍ成膜した。この際に、原材料として８０℃に保持した恒温漕にＴＥＯＳ（テトラエトキシシラン）を入れて気化させ流量をマスフローコントローラで制御しながら２．５ＳＣＣＭを流すと同時に酸素を１００ＳＣＣＭ流した。圧力は０．５Ｔｏｒｒに保持し、１３．５６ＭＨｚの高周波でプラズマを投入電力２５０Ｗで励起させて成膜を行った。ここでこの第一ゲート絶縁膜４の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は０．３％であった。次にターゲットとしてＳｉＮの焼結体を用い、ＲＦマグネトロンスパッタ法（Ａｒ４０ＳＣＣＭ、酸素４ＳＣＣＭ）により室温でＳｉＯＮを１１０ｎｍ積層し、第二ゲート絶縁膜５を成膜した。ここでこの第二ゲート絶縁膜５の組成をＸ線光電子分光分析装置（ＸＰＳ）で分析したところ、炭素の原子分率は０．３％であった。次にターゲットとしてＺｎＯの焼結体を用いＲＦマグネトロンスパッタ法（スパッタガスはＡｒ：１９．７ＳＣＣＭ、酸素０．３ＳＣＣＭ）によって５０ｎｍの膜厚を有する半導体活性層を成膜し、エッチング法によりパターニングして、半導体活性層６を作製した。続いて電子ビーム蒸着法を用いてアルミニウムのソース電極７、およびドレイン電極８を８０ｎｍずつ形成した。ここでは蒸着時に金属マスクを用いてソース電極およびドレイン電極を形成した。チャネル長は１００μｍ、チャネル幅は１ｍｍで形成した。

表１には、実施例１、２、及び実施例３〜８（比較例１〜６）の絶縁膜の特性等の評価結果をまとめた表を示す。

なお、実施例３の絶縁膜は実施例１、２と同じであるが基材とゲート電極間に密着層が存在しない。

また、表２には、実施例１、２、及び実施例３〜８（比較例１〜６）の結果（ｏｎ／ｏｆｆ比、移動度、曲げ特性）を示す。

なお、表２から明らかな通り、本発明の層構成および成膜法を取る薄膜トランジスタは優れたｏｎ／ｏｆｆ比、移動度、および曲げ特性を持つことが分かる。

本発明の薄膜トランジスタの部分拡大の側断面図である。

符号の説明

１…可撓性プラスチック基材
２…無機材料からなる密着層
３…金属からなるゲート電極
４…第一層のゲート絶縁膜
５…第二層のゲート絶縁膜
６…酸化物からなる半導体活性層
７…ソース電極
８…ドレイン電極
４０…ゲート絶縁層

Claims

可撓性のプラスチック基材上に、ゲート電極、ゲート絶縁層、半導体活性層、およびソース電極、ドレイン電極からなる薄膜トランジスタにおいて、可撓性のプラスチック基材上に、無機材料からなる密着層、金属からなるゲート電極、２層以上の異なる組成からなるゲート絶縁層、酸化物からなる半導体活性層、ソース電極、ドレイン電極の順に多層構成からなる薄膜トランジスタであって、前記可撓性のプラスチック基材とゲート電極の層間に密着層を形成したことを特徴とする薄膜トランジスタ。
前記無機材料からなる密着層が、酸化シリコン、酸化アルミニウム、窒化シリコンからなることを特徴とする請求項１記載の薄膜トランジスタ。
前記ゲート絶縁層において、ゲート電極と接する側のゲート絶縁層が、シリコンおよび酸素を主体として形成されており、半導体活性層と接する側のゲート絶縁層が、シリコンおよび窒素を主体として形成されていることを特徴とする請求項１、又は２記載の薄膜トランジスタ。
前記ゲート電極と接する側のゲート絶縁層が、化学蒸着法（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法で形成され、半導体活性層と接する側のゲート絶縁層が、スパッタ法で形成されていることを特徴とする請求項１乃至３のいずれか１項記載の薄膜トランジスタの製造方法。
前記ゲート電極と接する側のゲート絶縁層が、炭素を０．５ａｔｏｍｉｃ％（原子分率）以上、４ａｔｏｍｉｃ％（原子分率）以下を含有し、半導体活性層と接する側のゲート絶縁層が、炭素を０．０５ａｔｏｍｉｃ％（原子分率）以上、炭素を０．５ａｔｏｍｉｃ％（原子分率）以下を含有することを特徴とする請求項１乃至４のいずれか１項記載の薄膜トランジスタ。
前記ゲート電極が、アルミ、クロム、チタン、銀または銅を主成分とすることを特徴とする請求項１乃至５のいずれか１項記載の薄膜トランジスタ。
薄膜トランジスタをマトリックス状に複数個を配列した薄膜トランジスタを用いた電子ディスプレーにおいて、前記請求項１乃至６のいずれか１項記載の薄膜トランジスタを用いたことを特徴とする電子ディスプレー。