JP2007104739A

JP2007104739A - 電力用半導体モジュールの駆動回路

Info

Publication number: JP2007104739A
Application number: JP2005287334A
Authority: JP
Inventors: Akitake Takizawa; 聡毅滝沢
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2005-09-30
Filing date: 2005-09-30
Publication date: 2007-04-19

Abstract

【課題】低損失で高効率のゲート駆動回路を提供する。
【解決手段】昇圧を目的とする第１の半導体スイッチ５を駆動するゲート駆動回路１１の内部回路定数を、前記第１の半導体スイッチに対して直列に接続され電源回生を目的とする第２の半導体スイッチ４を駆動するゲート駆動回路１０の内部回路定数に比べて、スイッチング時間が短くなるように設定（選択）することにより、サージ電圧は高くなるが、その代わりにスイッチング損失を低減できるようにし、高効率，低コスト化を実現する。
【選択図】図１

Description

この発明は、直流電圧を異なる直流電圧へと双方向に変換することが可能な、ＤＣ／ＤＣ（直流／直流）変換装置などの電力変換装置に適用して好適な電力用半導体モジュールの駆動回路に関する。

図２に、バッテリなどの直流電圧源から昇圧して負荷側に電力を供給するＤＣ／ＤＣ変換システムの例を示す。
１は直流電圧源（電圧値：Ｖｂ）、２は昇圧用のリアクタ、３は電力用半導体モジュールで、４，５はスイッチ素子であるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、６，７はＩＧＢＴに逆並列に接続されているダイオード（ＦＷＤ）、８は昇圧側の電位安定化のためのコンデンサ（電圧値：Ｅｄ）、９はモータなどの負荷である。また、１０，１１はＩＧＢＴ４，５駆動用のゲート駆動回路、１２はシステムの制御回路で、主に直流電圧Ｅｄの値に基づきＩＧＢＴ４，５のオン・オフ信号を作成し、その信号をゲート駆動回路１０，１１に伝送する。また、１３は、電力用半導体モジュール３とコンデンサ８間の配線インダクタンスを示している。

通常電力供給モード（パワーフローＡ）の場合は、ＩＧＢＴ５をオン・オフさせることで、次の（１）式に基づく昇圧動作が行なわれる。γは通電率を示す。
Ｅｄ＝Ｖｂ／（１−γ） …（１）
図３（ａ），（ｂ）にＩＧＢＴ５がオンしている場合と、オフしている場合の電流経路を示す。

一方、電力回生モード（パワーフローＢ）の場合は、ＩＧＢＴ４をオン・オフさせることで、降圧動作が行なわれる。
図４（ａ），（ｂ）にＩＧＢＴ４がオンしている場合と、オフしている場合の電流経路を示す。

そして、直流電圧Ｅｄの実際（検出）値が或る設定電圧値１６より低いとコンパレータ１７で判断したときは、電力供給モードとしてＩＧＢＴ５をオン・オフさせる。このとき、ＩＧＢＴ５がオフ時にはダイオード６が導通する。また、直流電圧Ｅｄの検出値が設定電圧値１６より高い場合（負荷側に接続しているモータが、発電機モードになった場合に発生する）は、ＩＧＢＴ４をオン・オフさせる。このとき、ＩＧＢＴ４がオフ時にはダイオード７が動作する。

図５に例えば特許文献１に開示されたゲート駆動回路の例を示す。
１８がゲート駆動電源（Ｖｇ）、１９がターンオン用のスイッチ、２０がターンオフ用のスイッチ、２１がターンオン用ゲート抵抗（Ｒｇｏｎ）、２２がターンオフ用ゲート抵抗（Ｒｇｏｆｆ）、２３がターンオン速度調整用のコンデンサ（Ｃｇ）である。
外部制御回路１２からのオン・オフ指令信号によって、フォトカプラなどの絶縁器２５を介してスイッチ１９，２０が動作し、ＩＧＢＴのオン・オフが行なわれる。

通常、ＩＧＢＴのターンオフスイッチング時間は、ゲート抵抗２２が低抵抗であるほど短くなる。また、ＩＧＢＴのターンオンスイッチング時間は、ゲート抵抗２１が低抵抗であるほど、ゲート駆動電源１８（Ｖｇ）が高いほど、ターンオン調整用コンデンサ２３の容量が小容量なほど短くなる。すなわち、ゲート駆動回路定数が異なると、ＩＧＢＴの入力容量を充電（ターンオンする場合）または放電（ターンオフする場合）する時間が変化するため、ＩＧＢＴのスイッチング時間が短くなる（長くなる）。

上記特許文献１の外に、特許文献２〜４に示すものがある。
特許文献２は、下アーム側ＩＧＢＴのターンオン動作遅れを補償するために、下アーム側のゲート駆動回路のターンオン側のスイッチング時間を短くする、つまり上下アームのターンオンスイッチング時間を等しくすることを目的とし、かつ下アーム側のエミッタと補助エミッタ間の配線インダクタンスが上アーム側と比べて大きいことが前提（上アーム側が大きい場合は成立しない）であり、またゲート駆動回路の操作はターンオン時のみに限られている。

特許文献３は、ＩＧＢＴが微小時間オフ後のターンオン時に、対向アームのダイオード（ＦＷＤ）に急峻なサージ電圧が発生するのを防止する目的で、ターンオン時のスイッチング時間を長くするものである。これもゲート駆動回路の操作はターンオン時のみに限られており、この機能は上下のゲート駆動回路に共通に設けられるものである。
また、特許文献４は、インバータの直流中間の電圧に応じて、高い場合はサージ電圧を抑制し、低い場合は低スイッチング損失化を実現する観点からゲート抵抗値を大きく（または小さく）するものであるが、この機能は上下のゲート駆動回路ともに必要で、さらには切替回路や複数のゲート抵抗を必要として複雑になる。

特開２００３−１１６２６３号公報特開平０５−３２８７３５号公報特開２００３−１４３８３１号公報特開２００２−１２５３６３号公報

図６に、図５のＩＧＢＴ４（５）がターンオフする際のコレクタ電流とコレクタ・エミッタ間電圧波形例を示す。同図中に示すサージ電圧（Ｖｓｕｒｇｅ）は、直流電圧をＥｄ、配線インダクタンスをＬ、コレクタ電流の変化率をｄｉ／ｄｔとして、次の（２）式で表わされる。
Ｖｓｕｒｇｅ＝Ｅｄ＋Ｌ・ｄｉ／ｄｔ …（２）
システムの設計上、Ｖｓｕｒｇｅの最大値はＩＧＢＴやダイオードの電圧定格以下にすることが要求される。例えば、直流電圧Ｅｄが高いほど、スイッチング時のｄｉ／ｄｔを低減させることが必要となる。

すなわち、図５のシステムでは電源回生モードの場合を考慮して、システムの最高直流電圧値（Ｅｄｍａｘ）を想定して、ゲート駆動回路の設計をするなど（スイッチング時のｄｉ／ｄｔを低減させるため、ゲート抵抗を高抵抗化するなど）の必要がある。そのトレードオフとして、スイッチング損失が大きくなるため（スイッチング時間が長くなるため）、変換効率の低下やモジュールの大型化によるコストアップなどの新たな問題が発生する。
また、図示しないが、ＩＧＢＴ４（５）がターンオンする際、対向アームのダイオード７（６）に同様のサージ電圧が印加されるため、ターンオン側のゲート駆動回路の設計にも最高直流電圧値（Ｅｄｍａｘ）を考慮する必要がある。

したがって、この発明の課題は、スイッチング損失を低減し、高効率，低コスト化を図ることにある。

このような課題を解決するため、請求項１の発明では、直流電源から高電圧に変換して負荷に電力を供給し、負荷の電圧が或る値以上になったときは直流電源側に電源回生が可能なＤＣ／ＤＣ変換回路に用いられ、直列接続された第１，第２の半導体スイッチからなる電力用半導体モジュールの駆動回路において、
前記直流電源と並列に接続され昇圧を目的とする前記第１の半導体スイッチを駆動するゲート駆動回路の内部回路定数に対して、前記第１の半導体スイッチと直列に接続され電源回生を目的とする第２の半導体スイッチを駆動するゲート駆動回路の内部回路定数を、互いに異なる値に設定することを特徴とする。

上記請求項１の発明においては、前記第１の半導体スイッチのゲート駆動回路の方が、前記第２の半導体スイッチを駆動するゲート駆動回路と比較して、半導体スイッチのスイッチング時間が短くなるように回路定数を選択することができる（請求項２の発明）。
この請求項２の発明においては、前記半導体スイッチのスイッチング時間が短くする手段として、前記第１の半導体スイッチのゲート駆動回路のゲート抵抗値を、前記第２の半導体スイッチを駆動するゲート駆動回路のゲート抵抗値と比較して小さくすることができる（請求項３の発明）。

また、請求項２の発明においては、前記半導体スイッチのスイッチング時間が短くする手段として、前記第１の半導体スイッチのゲート駆動回路のゲート・エミッタ間コンデンサ容量を、前記第２の半導体スイッチを駆動するゲート駆動回路のゲート・エミッタ間コンデンサ容量と比較して小さくすることができ（請求項４の発明）、または、前記半導体スイッチのスイッチング時間が短くする手段として、前記第１の半導体スイッチのゲート駆動回路のゲート電圧を、前記第２の半導体スイッチを駆動するゲート駆動回路のゲート電圧と比較して高くすることができる（請求項５の発明）。

この発明によれば、昇圧を目的とする第１の半導体スイッチを駆動するゲート駆動回路の内部回路定数を、前記第１の半導体スイッチと直列に接続され電源回生を目的とする第２の半導体スイッチを駆動するゲート駆動回路の内部回路定数と比較して、スイッチング時間が短くなるように設定することで、サージ電圧は高くなるが、その代わりにスイッチング損失を減少させることができ、高効率で低コスト化が可能となる。

図１はこの発明の実施の形態を示す回路図である。これは、図２の電力用半導体モジュールの、特に図５で説明したゲート駆動回路の詳細を示すもので、その他は省略されている。
図１からも明らかなように、基本的な構成は従来例と同じである。したがって、その動作も従来と同じなので説明は省略するが、ここではそのゲート駆動回路に用いる回路定数を、上アーム（第１の半導体スイッチ）と下アーム（第２の半導体スイッチ）とで互いに異ならせるようにしている。

駆動回路の主な回路定数として、上アームのゲート駆動電源電圧Ｖｇｕと下アームのゲート駆動電源電圧Ｖｇｄ、同じくターンオン用ゲート抵抗ＲｏｎｕとＲｏｎｄ、同じくターンオフ用ゲート抵抗ＲｏｆｆｕとＲｏｆｆｄおよび同じくターンオン速度調整用のコンデンサＣｇｕとＣｇｄなどがある。このほかにも回路定数の要素としてはスイッチ素子特性（ＩＧＢＴのゲート容量やゲート抵抗）、駆動回路の配線インダクタンスなどがあるが、設計上、変更・調整が容易なのは、ゲート駆動電源電圧，ターンオン用ゲート抵抗，ターンオフ用ゲート抵抗，ターンオン速度調整用のコンデンサの４種の定数である。
そして、上アーム側ＩＧＢＴの方のスイッチング時間が長くなるように上記４種の回路定数のうち少なくとも１つをについて、異なった値に設定するものである。

例えば、上アームと下アームの回路定数が少なくとも次いずれかの関係を満たすようにする。
上アーム側下アーム側
Ｖｇｕ＜Ｖｇｄ
Ｒｏｎｕ＞Ｒｏｎｄ
Ｒｏｆｆｕ＞Ｒｏｆｆｄ
Ｃｇｕ＞Ｃｇｄ

このように、上アームのゲート駆動回路に用いる回路要素を、上記のような関係を有する定数とすることで、上アーム側ＩＧＢＴのターンオンおよび／またはターンオフのスイッチング時間が長くなり、その結果、負荷側の直流電圧が高電圧の状況で駆動される上アーム側ＩＧＢＴ（下アーム側ＦＷＤ）に印加されるサージ電圧は低減される。
一方、上アーム側ＩＧＢＴのスイッチングと比較して負荷側の直流電圧が低電圧の状況で駆動される下アーム側ＩＧＢＴは、低損失駆動が可能となる。

この発明の実施の形態を示す回路図ＤＣ／ＤＣ変換システムの一般的な例を示す構成図図２の電力供給モードにおける電流経路の説明図図２の電源回生モードにおける電流経路の説明図ゲート駆動回路の従来例を示す回路図図５のＩＧＢＴのターンオフ時の波形図

符号の説明

１…直流電圧源、２…昇圧用リアクタ、３…電力用半導体モジュール、４，５…スイッチ素子（ＩＧＢＴ）、６，７…ダイオード、１０，１１…ゲート駆動回路、１８，１９…ゲート駆動電源、２１ａ，２１ｂ…ターンオン用ゲート抵抗、２２ａ，２２ｂ…ターンオフ用ゲート抵抗、２３ａ，２３ｂ…ターンオン速度調整用コンデンサ。

Claims

直流電源から高電圧に変換して負荷に電力を供給し、負荷の電圧が或る値以上になったときは直流電源側に電源回生が可能なＤＣ／ＤＣ変換回路に用いられ、直列接続された第１，第２の半導体スイッチからなる電力用半導体モジュールの駆動回路において、
前記直流電源と並列に接続され昇圧を目的とする前記第１の半導体スイッチを駆動するゲート駆動回路の内部回路定数に対して、前記第１の半導体スイッチと直列に接続され電源回生を目的とする第２の半導体スイッチを駆動するゲート駆動回路の内部回路定数を、互いに異なる値に設定することを特徴とする電力用半導体モジュールの駆動回路。
前記第１の半導体スイッチのゲート駆動回路の方が、前記第２の半導体スイッチを駆動するゲート駆動回路と比較して、半導体スイッチのスイッチング時間が短くなるように回路定数を選択することを特徴とする請求項１に記載の電力変換装置に用いられる電力用半導体モジュールの駆動回路。
前記半導体スイッチのスイッチング時間が短くする手段として、前記第１の半導体スイッチのゲート駆動回路のゲート抵抗値を、前記第２の半導体スイッチを駆動するゲート駆動回路のゲート抵抗値と比較して小さくすることを特徴とする請求項２に記載の電力用半導体モジュールの駆動回路。
前記半導体スイッチのスイッチング時間が短くする手段として、前記第１の半導体スイッチのゲート駆動回路のゲート・エミッタ間コンデンサ容量を、前記第２の半導体スイッチを駆動するゲート駆動回路のゲート・エミッタ間コンデンサ容量と比較して小さくすることを特徴とする請求項２に記載の電力用半導体モジュールの駆動回路。
前記半導体スイッチのスイッチング時間が短くする手段として、前記第１の半導体スイッチのゲート駆動回路のゲート電圧を、前記第２の半導体スイッチを駆動するゲート駆動回路のゲート電圧と比較して高くすることを特徴とする請求項２に記載の電力用半導体モジュールの駆動回路。