CN113098469A - 用于GaN开关的时间可编程失效安全下拉电路 - Google Patents

用于GaN开关的时间可编程失效安全下拉电路 Download PDF

Info

Publication number
CN113098469A
CN113098469A CN202110022024.7A CN202110022024A CN113098469A CN 113098469 A CN113098469 A CN 113098469A CN 202110022024 A CN202110022024 A CN 202110022024A CN 113098469 A CN113098469 A CN 113098469A
Authority
CN
China
Prior art keywords
gate
pull
transistor
modulation
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110022024.7A
Other languages
English (en)
Inventor
K·K·里昂
P·纳茨金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113098469A publication Critical patent/CN113098469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)

Abstract

提供了用于在不以导通控制信号驱动栅极注入晶体管（GIT）的栅极时将常关断GIT等可靠地维持在非传导状态的电路和器件。这是使用耦接到GIT的栅极的失效安全下拉来实现的。失效安全下拉包括电阻调制电路，其改变GIT的有效栅极电阻，使得在GIT的导通转变之后立即在某一间隔内提供低电阻，从而有利于高电流脉冲对GIT的栅极充电。随后，提供高电阻，使得驱动低得多的电流以将GIT维持在其导通状态。失效安全下拉使得能够利用相对简单的驱动器来驱动GIT等，该相对简单的驱动器可以设置在功率开关器件的外部或者与功率开关集成在同一管芯中。

Description

用于GaN开关的时间可编程失效安全下拉电路
技术领域
本申请涉及一种电路拓扑和功率开关器件，其每一个包括时间可编程失效安全下拉（pulldown），其提供用于氮化镓（GaN）或类似晶体管的可变有效栅极电阻。
背景技术
基于氮化镓（GaN）的开关和基于异质结的其他类似的高电子迁移率晶体管（HEMT）提供了高电压支持、低漏极到源极导通电阻、低栅极驱动电荷要求和快速切换。由于这些特性，GaN基开关越来越多地用于需要高效率和高频支持的应用中，尤其包括开关功率变换器。然而，与常规金属氧化物半导体场效应晶体管（MOSFET）和双极结型晶体管（BJT）相比，GaN基开关通常具有独特的栅极驱动要求，并且通常需要复杂的栅极驱动电路。
处于其天然态的GaN基开关是常导通（耗尽模式）器件。当相对于其源极没有电压施加到其栅极时，这种器件从其漏极到其源极传导电流，并且需要将负电压施加到其栅极以迫使器件进入非传导（阻断）状态。这种常导通行为不适合大多数的应用。因此，已经开发了对GaN基开关的修改，以便将它们变换成常关断（增强模式）器件。例如，在GaN基开关的栅极金属和异质结构之间引入的p掺杂GaN层具有将开关的导通/关断电压阈值提高到正值的效果，从而提供了常关断的器件。基于这种栅极结构的增强模式开关被称为栅极注入晶体管（GIT）。
GaN基GIT具有相对低的阈值电压，以用于在其传导（导通）和阻断（关断）状态之间切换。该阈值电压通常在1.2到3.5V的范围内，其显著低于诸如功率MOSFET的其他功率晶体管的对应阈值，例如5V。此外，包括GaN基GIT的HEMT具有低的栅极到源极电容，其显著小于功率MOSFET中的对应电容。虽然GaN基GIT的低阈值电压和低栅极电容有利地提供了快速切换速度和低栅极电荷要求，但是这些特性也使得GaN基GIT易于在GIT意图保持在其非传导（阻断）状态时的间隔期间由于GIT的栅极处的电压扰动而不合期望地导通。例如，栅极处的噪声可能会导致其电压上升到GIT的阈值电压以上，尽管栅极意图保持在低电压。这种噪声可能在GIT意图保持在其非传导状态时的操作间隔期间以及在启动间隔（在其期间，栅极可能尚未被提供有驱动控制信号）期间发生。另外，栅极电压可能易于在控制电压从高（导通）电压电平转变到低（关断）电压电平之后振铃（ringing）。振铃的电压电平可能超过GIT的阈值电压，从而无意地导通GIT。
驱动GIT时的另一复杂性是，需要驱动电流在导通转变之后将GIT维持在其传导状态。为了将GIT快速切换到其导通状态并维持导通状态而没有过多的驱动器功耗，GIT栅极优选地被提供从关断到导通状态的转变处的高电流脉冲、以及具有比高电流脉冲低的电平的随后的稳态电流。
上述问题通常使用为驱动GaN基GIT或类似的增强模式HEMT而定制的复杂电路来解决。这种电路通常将负电压驱动到栅极上以关断GIT，从而在驱动栅极电压和GIT的导通阈值电压之间提供显著的容限。该容限允许GaN基GIT可靠地保持在其非传导（阻断）状态。电阻器-电容器（RC）电路通常包括在驱动电路中，以便在GaN基GIT初始转变到传导状态时提供高电流。随后提供较低电流以维持GIT的传导状态。当GaN基GIT转变为关断时，RC电路还具有施加相对高量值的负电压的效果，并且该负电压随着关断间隔的进行而向零耗散。
上述典型的GIT驱动器电路具有许多问题。首先，在关断间隔期间在栅极处提供的负电压当GIT转变到其传导状态时会导致大的所需电压摆动，从而减慢GIT的转变和潜在切换速度。其次，基于RC的时变电压衰减意味着负电压的电平将根据切换占空比而变化，从而导致了不一致的转变时间，这使GIT的使用和控制复杂化。第三，虽然上述负电压在稳态操作期间可靠地保持GIT关断，但是在负电压被驱动到栅极之前在初始启动间隔期间的伪非零电压可能不合期望地使GIT导通。第四，负电压将偏移加到有效反向体二极管电压，从而增加了有效反向体二极管的阈值电压并增加了相关联的损耗。最后，驱动器电路相当复杂，并且需要对驱动器电路本身内的开关的相当复杂的控制。
发明内容
提供了包含GaN基GIT的电路和功率开关器件或类似器件。这些电路和器件调制GIT的有效栅极电阻，使得在导通转变时向GIT栅极提供高电流电平，而在GIT的随后稳态传导间隔期间提供低（维持）电流电平。即使当使用仅输出两个电压的栅极驱动器来驱动GIT栅极时，电阻调制电路也自主地提供电流电平的这种变化。在一些实施例中，这些电路和器件被配置成使得它们可以由常规的单通道（两电平）驱动器来驱动，所述常规的单通道驱动器比用于GaN基GIT的现有驱动器更简单，并且不需要使用负栅极电压来将GIT安全地保持在其非传导状态。在其他实施例中，器件在与GIT和电阻调制电路相同的器件内包含驱动器功能。
根据功率开关器件的实施例，功率开关器件包括常关断功率晶体管、控制端、控制参考端、常导通下拉晶体管以及电阻调制电路。常关断功率晶体管具有栅极、源极和漏极，并且控制端连接到栅极。下拉晶体管被配置为将栅极短接到源极（除非跨控制端和控制参考端而施加高于导通阈值的电压），并且具有下拉栅极、下拉源极和下拉漏极。电阻调制电路耦接于源极与控制参考端之间，且包括调制晶体管。该电路被配置为调制控制端和控制参考端之间的电阻，使得响应于在控制端和控制参考端之间施加器件导通电压，在预定充电间隔内向栅极提供充电电流，并且在预定充电间隔之后向栅极提供维持电流。维持电流具有比充电电流的电平低的电平。
根据具有集成驱动器的功率开关器件的实施例，该器件和驱动器包括常关断功率晶体管、第一和第二负载端、电源和电源参考端、控制端、常导通下拉晶体管、集成驱动器和电阻调制电路。常关断功率晶体管包括连接到第一负载端的漏极、连接到第二负载端的源极、以及栅极。电源和电源参考端被配置用于连接到外部电源。控制端被配置为输入控制第一负载端和第二负载端之间的传导的数字控制信号。常导通下拉晶体管具有下拉栅极、下拉源极和下拉漏极，并且被配置为当数字控制信号不命令功率开关器件的传导时，将功率晶体管的栅极和源极短接。集成驱动器电路被配置为基于数字控制信号而将电流源送到下拉栅极和/或从下拉栅极吸收电流。电阻调制电路耦接在源极和电源参考端之间，并且包括调制晶体管。该电路被配置为调制电源端和电源参考端之间的电阻，使得响应于数字控制信号转变为命令传导而在预定充电间隔内向栅极提供充电电流，并且在预定充电间隔之后向栅极提供维持电流。维持电流具有比充电电流的电平低的电平。
本领域技术人员在阅读以下详细描述并查看附图后将认识到附加的特征和优点。
附图说明
附图中的元素不一定相对于彼此成比例绘制。相同的附图标记表示对应的类似部分。各种所示实施例的特征可以被组合，除非它们彼此排斥。实施例在附图中描绘并在随后的描述中详述。
图1示出包括包含用于调制有效栅极电阻的电路的失效安全下拉电路的功率开关器件的示意图；
图2示出在GaN基开关的导通转变附近的有效栅极电阻的波形；
图3示出图1的器件的驱动器在导通间隔内的电压和电流波形；
图4A-4E示出用于与器件的导通间隔相关联的不同时刻的图1的功率开关器件内的电流；
图5示出对应于图1的功率开关器件的电压和电流波形；
图6示出包括替代功率开关器件的功率开关***，在所述替代功率开关器件中使用功率开关器件外部的电阻器来实现有效栅极电阻的可编程性，并且所述替代功率开关器件由外部单通道驱动器来驱动；
图7示出包含驱动器电路并且不需要外部驱动器的功率开关器件；
图8示出包含驱动器电路并且也不需要外部驱动器的另一功率开关器件。
具体实施方式
本文描述的实施例提供了包括用于功率开关的栅极的时间可编程失效安全下拉的电路和功率开关器件。虽然所描述的示例使用氮化镓（GaN）基的栅极注入晶体管（GIT）作为功率开关，但是技术和电路可以有利地与其他晶体管或半导体类型一起使用，尤其包括特征在于具有低导通/关断阈值电压和低栅极电容的其他增强模式高电子迁移率晶体管（HEMT）。失效安全下拉防止了功率开关由于寄生噪声或振铃而无意地导通，并且不需要在功率开关的栅极处使用负电压。因此，避免了与向功率开关栅极施加负电压相关联的许多问题和复杂性。
以下示例的失效安全下拉对功率开关器件的有效栅极电阻进行调制，其中调制是时间可编程的。GIT或类似的功率开关的栅极（控制端）优选地使用高电流脉冲来驱动，以将GIT从其关断状态快速转变到其导通状态，并且使用低电流来维持导通状态，直到GIT被关断。这可以通过使用两通道驱动器和/或其他外部组件（包括两通道驱动器和GIT栅极之间的限流电阻器）结合非时间可编程失效安全下拉来实现。本文所描述的时间可编程失效安全下拉电路不需要这样的两通道驱动器，且不需要限制高电流脉冲的电流电平的串联电阻器。
时间可编程失效安全下拉电路调制功率开关器件的栅极路径回路的电阻。所得栅极路径回路在GIT的导通转变处具有低电阻，以便提供期望的高电流导通转变脉冲。随后在GIT转变为导通之后增加栅极路径回路的电阻，以便提供维持GIT的导通状态的期望的低电流电平。电阻器确定（编程）高电流脉冲的持续时间和在维持间隔期间栅极路径回路的电阻电平。这些电阻器可以单片集成在功率开关器件内，例如在与功率开关和失效安全下拉开关相同的GaN管芯中，以便最小化尺寸和成本。或者，这些电阻器可以提供在GaN管芯外部，以便提供编程灵活性。不管集成水平如何，时间可编程失效安全下拉使得能够使用例如与常规功率MOSFET一起使用的相对简单的单通道驱动器，同时满足可靠地将GIT保持在其关断状态的独特要求并向GIT控制端提供高电流导通脉冲和低维持电流。
实施例主要在功率开关器件的上下文中进行描述，其中失效安全下拉电路和功率开关（例如GIT）被集成在同一GaN半导体管芯中。管芯可以类似地由某其他III/V族半导体或硅基半导体构成。所述的失效安全下拉电路和功率开关的集成在可靠地维持功率开关的期望的关断（非传导）状态方面呈现显著的优点。特别地，这种集成使功率开关的栅极与失效安全下拉电路之间的寄生电感最小化，从而约束当驱动到栅极的控制电压在高电压电平与低电压电平之间转变时可能发生的电压振铃。减少的振铃在关断间隔期间有效地将功率开关的栅极到源极电压钳位为接近于零，这防止了功率开关的非故意导通。失效安全下拉电路在非常接近功率开关处的集成还减少了互连路径（例如，迹线、端），从而使耦接到栅极上的噪声的可能性最小化。这也防止了功率开关的无意导通，特别是当如在启动间隔期间发生的那样没有驱动信号施加到栅极时。
虽然实施例主要在包括失效安全下拉电路和功率开关两者的集成功率开关器件的上下文中进行描述，但失效安全下拉电路和功率开关可以设置在单独的管芯上，即，可以不是单片集成的。这种解决方案提供了对用于控制GIT的现有电路的改进，但是可能无法实现由集成功率器件提供的降低噪声（改进可靠性）的显著优点。
可以在集成于同一封装内（即，在封装中***或多芯片模块内）的单独管芯上提供失效安全下拉电路和功率开关。与跨单独封装分散的解决方案相比，这样的封装中***实现了减小的寄生效应及改进的可靠性，但可能无法实现与其中失效安全下拉电路及功率开关集成于同一管芯中的解决方案相同水平的性能。
功率开关器件可以由单通道驱动器来控制，该单通道驱动器比用于控制GIT的现有驱动器简单得多，并且显著地避免了驱动器内的复杂切换序列（状态机）以及用于生成负电压的电路。时间可编程失效安全下拉电路自主操作且不需要单独控制。描述了其中外部单通道驱动器可以用于驱动功率开关器件的功率开关器件的实施例。描述了其中驱动器功能被集成在与GIT和失效安全下拉电路相同的GaN管芯内的其他实施例。实施例表现出共同的特征，即：时间可编程失效安全下拉电路提供功率开关的栅极路径回路的有效电阻的阶跃变化。
具有电阻调制电路的功率开关器件
图1示出了根据本发明的功率开关器件100的实施例。功率开关器件100包括功率开关Q1、第一负载端106、第二负载端108、控制端102、控制参考端104和时间可编程失效安全下拉电路120。所示的功率开关Q1是GaN基GIT，其是增强模式HEMT的类型。功率开关Q1具有连接到第一负载端106的漏极（D）、连接到第二负载端108的源极（S）和连接到控制端102的栅极（G）。控制参考端104经由时间可编程失效安全下拉电路120连接到功率开关Q1的源极，并且为驱动功率开关Q1的栅极的外部驱动器电路提供了参考连接（标记为GPD）。（这种外部驱动器电路未在图1中示出，但是例如在图6中示出）所示的功率开关器件100仅具有四个端。
功率开关Q1为常关断器件，但对于GaN基GIT而言，其具有用于导通或关断的相对低的阈值电压，例如在1.2至3.5V的范围内。除了功率开关Q1的低栅极电容之外，这也使得其易于无意地转变为传导状态。时间可编程失效安全下拉电路120防止了这样的无意转变，且自主地这样做，即，不需要单独的外部信号来控制时间可编程失效安全下拉电路120。特别地，在控制和控制参考端102、104两端提供的电压VGG为功率器件100的导通电压以下时或者该电压VGG未被驱动（例如浮置）时的时段期间，时间可编程失效安全下拉电路120将功率开关Q1的栅极短接到功率开关Q1的源极，使得不存在正控制电压VQ1_GS来使功率开关Q1导通。
图2示出了在栅极和参考端（例如图1的控制和控制参考端102、104）之间看到的功率开关器件（例如图1所示）的理想有效栅极电阻Rg（t）的波形200。在功率开关（例如功率开关Q1）的导通转变处和之后示出了这样的电阻Rg（t）。功率开关在时间t0处或之前导通，在该点处有效栅极电阻Rg（t）相当低，例如大约个位数欧姆或更小。在功率开关转变到其传导状态之后，有效栅极电阻Rg（t）增加到高得多的值，例如大约个位数千欧姆或更高。如图所示，在时间t1和t2之间，有效栅极电阻Rg（t）从导通转变电阻RTRANS变化到维持电平RMAINT。有效栅极电阻Rg（t）的这种调制有利于高驱动电流在时间t1之前将功率开关转变至导通，并且有利于低驱动电流在时间t2之后维持功率开关的导通状态，即使当仅单通道两电压电平驱动器耦接到功率开关器件时。电阻电平RMAINT可以被调节以匹配特定功率开关的期望维持电流电平，而电阻电平RTRANS可以由栅极路径回路内的（相对小的）固有电阻来确定，包括功率开关的栅极到源极电阻、调制开关的漏极到源极电阻、以及电压钳位的有效二极管电阻。如下文更详细地描述的，可使用时间可编程失效安全下拉电路120中的电阻器来调节（编程）转变脉冲持续时间τ和维持电阻电平RMAINT。在图3和5中提供了示出有效栅极电阻Rg（t）的这种调制结果的附加波形，下面将进一步描述。
时间可编程失效安全下拉电路120包括常导通下拉开关QPD和电阻调制电路130。常导通下拉开关QPD优选以与功率开关Q1相同或类似的技术来制造，并且以与功率开关Q1相同的管芯来制造。对于其中功率开关Q1是GaN基GIT（增强模式HEMT）的所示示例，下拉开关QPD优选是耗尽模式GaN基HEMT，如图所示。当这种下拉开关QPD的栅极到源极电压VPD_GS足够负（例如在通常在-4V到-7V范围内的关断阈值电压VPD_THR以下）时，这种下拉开关QPD关断（设置成阻断模式）。否则，包括当施加零下拉栅极到源极电压时和当没有电压跨下拉栅极和下拉源极有效驱动时，下拉开关QPD传导。将下拉开关QPD定位在与功率开关Q1相同的管芯中并且紧邻功率开关Q1的栅极和源极可以使功率开关Q1将无意转变为其导通状态的可能性极小。
电阻调制电路130包括被图示为“10V钳位”二极管的电压钳位器132和稳态下拉电阻器RSS，它们组合以自主地提供下拉开关QPD的所期望的控制。电压钳位器132被配置为在功率开关Q1导通（传导）时的间隔期间生成在关断下拉开关QPD所需的负阈值电压VPD_THR以下的下拉栅极到源极电压VPD_GS。电压钳位器132可以是具有阈值电压的二极管，或者可以被建模为具有阈值电压的二极管。典型二极管的正向阈值电压的量值低于下拉开关QPD的关断阈值电压VPD_THR的量值。虽然被图示为单个二极管，但是电压钳位器132实际上可以包括串联级联（堆叠）的若干个单独二极管，以便实现关断下拉开关QPD所需的钳位电压VCL，即VCL＞|VPD_THR|。
在一些实施例中，电压钳位器132可包括由GaN基GIT构建的多个栅控或PN二极管。栅控GIT二极管可以通过将GIT的栅极和源极耦接在一起来构造，从而形成两端器件，其中栅极/源极用作阳极，漏极用作阴极，并且该器件典型地具有0.9到1.5V的阈值（膝处）电压。GIT基PN二极管通过将GIT的漏极和源极耦接在一起来构造。所得两端器件的栅极用作阳极，漏极/源极用作阴极，并且该器件具有约3.3V的相对稳定的阈值（膝处）电压。对于下拉开关QPD的-7V的下拉阈值电压VPD_THR，可以通过将三个GIT基PN二极管连接在一起、将十个栅控GIT二极管连接在一起、或导致大于约10V的组合阈值电压的某种其他组合来构造具有约10V的阈值电压的适当电压钳位器。使用GIT基二极管的优点在于，电压钳位器132可与功率开关Q1和下拉开关QPD制造在同一GaN管芯中。
下拉电阻器RSS（在此也称为稳态电阻器）确保在没有功率/信号的条件下，下拉开关QPD被重新导通。例如，如果没有电压跨控制和控制参考端102、104驱动，则下拉电阻器RSS提供用于使下拉栅极放电的路径。这确保下拉栅极和下拉源极被拉到相同的电压，即VPD_GS=0，从而使下拉开关QPD导通，以便将功率晶体管栅极（G）短接到功率晶体管源极（S）。RSS的代表性电阻是2KΩ，但是如下所述，该值可以被调节以便设置期望的维持电流电平。在其中功率开关Q1和下拉开关QPD集成在同一半导体管芯中的优选实施例中，下拉电阻器RSS也可集成在同一管芯中。对于GaN半导体管芯的示例，可以使用GaN半导体管芯的一个或多个二维电子气（2DEG）区来构造下拉电阻器RSS，其中每个区基本上是没有栅极的GaN HEMT通道。
电阻调制电路130还包括调制开关QMOD，当功率开关Q1被导通时，该调制开关QMOD改变功率开关器件100的栅极路径回路的电阻。（关断下拉开关QPD）。该栅极路径回路是从控制端102到控制参考端104的电流回路，并且当功率开关Q1导通时包括功率开关Q1的栅极、功率开关Q1的源极、以及通过失效安全下拉120的返回到控制参考端104的路径。当调制开关QMOD导通时，通过调制开关QMOD和电压钳位器132形成低阻抗路径，所述调制开关QMOD和电压钳位器132中的每个提供可忽略的电阻。当调制开关QMOD关断时，电流作为代替被强制流过电阻RBYP、RSS，至少与通过调制开关QMOD的电流路径相比，所述电阻RBYP、RSS呈现高阻抗路径。当调制开关QMOD导通时例示的低阻抗路径提供了前述的高电流转变脉冲。当调制开关QMOD关断时例示的高阻抗路径提供了用于维持功率开关Q1的导通状态的低电平的电流。
所示的调制开关QMOD是常导通（耗尽模式）HEMT，并且优选地集成在与功率开关Q1相同的GaN管芯中。调制开关QMOD具有相关联的栅极到源极电容CGS_MOD，其可以不是单独的组件，而可以是调制开关QMOD的固有电容。该电容CGS_MOD在图1中清楚地示出，因为它影响高电流脉冲的持续时间。调制电阻器RMOD将控制参考端104和下拉开关QPD的栅极耦接到调制开关QMOD的栅极，并且调制电阻器RMOD的电阻被选择以实现高电流脉冲的期望持续时间。
结合图3和图4A-4E提供了对功率开关器件100的功能的进一步解释，图3示出了功率开关器件100的导通状态间隔的电流和电压波形310、320，图4A-4E示出了在不同时刻处的对应电流路径。图4A-4E的电路类似于图1的电路，但另外包括外部驱动器160，其提供驱动电压VDRV和驱动电流IDRV。为了便于说明，图4A-4E的电路未明确示出时间可编程失效安全下拉120的分界，但功率开关器件100的基本电路未改变。
在时间t0，驱动器160开始从0V斜坡改变驱动电压VDRV。在该初始状态，常导通下拉开关QPD传导，从而短接功率开关Q1的栅极和源极，使得Q1不传导。常导通调制开关QMOD处于其传导状态，但是没有初始电流，因为VDRV=0V。随着驱动电压VDRV增加，驱动电流IDRV开始流过下拉开关QPD，以便对电压钳位器132（二极管）的有效电容进行充电。下拉电阻器RSS呈现比电压钳位器132的充电更高的阻抗路径，使得最少的电流流过下拉电阻器RSS。图4A中示出了在下拉开关QPD传导时的该时段期间的所得电流路径480。当还没有达到电压钳位器132的正向阈值电压时，跨电压钳位器132建立的电压降产生小电流480a，其开始经由调制电阻器RMOD从调制开关QMOD的栅极电容CGS_MOD吸收电荷。
所示电流480引起电压钳位器132两端的电压降上升，这继而在下拉开关QPD的栅极处生成负电压VPD_GS。（在调制开关QMOD处于其完全导通传导状态的情况下，电压钳位器132和下拉栅极到源极结跨它们具有基本上相同的电压。）一旦下拉栅极到源极电压变得足够负，例如VPD_GS＜-7V，则下拉开关QPD关断，使得功率开关Q1的栅极和源极之间的低阻抗路径被阻断。然后，驱动器电流IDRV流到功率开关Q1的栅极（G），如图4B的电流路径481所示。
一旦驱动电压VDRV达到与功率开关Q1的钳位电压VCL（例如，10V）和导通阈值电压（例如，3V）对应的导通电平（例如，13V），则电压钳位器132被正向偏置。电流流入功率开关Q1的栅极（G），并且功率开关Q1开始导通。这在图3中的时间t1处和图4B中所示的电流回路481中示出。调制开关QMOD仍然传导。经由调制开关QMOD和电压钳位器132在功率开关Q1的源极（S）和参考控制终端104之间提供了低阻抗路径。通过电阻调制电路130的电阻在时间t1可忽略，并且提供给功率开关Q1的栅极（G）的充电电流IDRV主要由驱动器160的驱动能力来限制。与现有解决方案不同，不存在不合期望地节流充电电流的限流电阻器（组件）或消耗能量和空间的RC网络。
在时间t0之前，调制开关QMOD的栅极到源极电压VGS_MOD约为0V。在时间t0之后，该电压VGS_MOD开始在量值方面增加，但是具有负极性，因为电流从调制开关QMOD的栅极经由路径480a被吸收。到时间t1时，跨电压钳位器132的电压已达到其阈值，且被钳位在其阈值处，例如10V。这增加了从调制开关QMOD的栅极经由电流路径481a通过调制电阻器RMOD吸收的电流的量值（以及相关的电荷耗尽速率）。栅极电压VGS_MOD由于从调制开关的栅极汲取电荷而变得更负。一旦该电压VGS_MOD衰减到调制开关QMOD的关断阈值（例如-7V）以下的电平，则调制开关QMOD将关断。从时间常数RMOD*CGS_MOD和调制开关QMOD的关断阈值确定驱动器160初始开始使驱动电压VDRV斜坡改变时与调制开关QMOD关断时之间的时间间隔，例如图2中的t0至t1。在典型的示例中，栅极电容器CGS_MOD可以具有约10 pF的电容，而调制电阻RMOD可以具有约2千欧姆的电阻。调制电阻器RMOD的大电阻将使调制开关QMOD保持在其传导状态更长时间，从而延长提供给功率开关Q1的高电流电平的持续时间。调制电阻器RMOD的较小电阻将更快地降低栅极电压VGS_MOD，并且更快地关断调制开关QMOD，从而产生较短的高电流脉冲。
在图3的时间t2，调制开关QMOD关断（不传导），使得通过调制开关QMOD的低阻抗路径被阻断。作为代替，电流流过包括旁路和稳态电阻器RBYP和RSS的较高阻抗路径，如图4C的电流路径482所示。跨控制和控制参考端102、104看到的所得阻抗明显高于调制开关QMOD传导时的阻抗。这导致对比当将功率开关Q1转变到其导通状态时提供的约1A峰值电流的、在图3的时间t2和t3之间的驱动电流IDRV的相对低电平，例如约8 mA。低电流电平由施加的驱动电压VDRV、功率开关Q1的阈值电压VQ1_THR、钳位电压VCL和电阻RBYP、RSS确定。电阻RBYP和/或RSS可被调整以编程电流电平以用于维持功率开关Q1的导通状态，但应注意，电阻RSS通常对维持电流的电平具有最大影响。
图4D示出了对应于图3中的时间t3的电流，其在驱动电压VDRV开始斜坡下降之后不久发生。更具体地，时间t3在驱动电压VDRV为使电压钳位器132正向偏置并将功率开关Q1维持在其导通状态所需的器件导通阈值（例如，导通阈值为VCL+VPD_Q1=10V+3V）以下时的间隔内，但是在驱动电压VDRV降低到下拉开关QPD将导通的电平之前。在时间t3附近的该间隔期间并且如图4D所示，电流483a从电压钳位器（二极管）132的阳极经由电阻器RBYP、RSS流到其阴极。这使电压钳位器132的有效电容放电，并将跨电压钳位器132的电压驱向零。
该钳位电压与调制电阻器RMOD和调制开关栅极电容CGS_MOD并联。当钳位电压降低时，电流483c流过RMOD，以便均衡跨调制开关QMOD的栅极-源极结的（负）电压VGS_MOD。调制开关QMOD的负栅极电荷的量值由于该电流483c减小。
同样，当钳位电压朝向零放电时，跨下拉开关QPD的栅极到源极结的电荷经由从下拉源极经由电阻器RSS到下拉栅极的电流483b而均衡。例如，在时间t1和t3之间可能存在以便将下拉开关QPD保持在其阻断状态的-10V的下拉栅极到源极电压VPD_GS在时间t3之后至少部分地由于电流483b而朝向0V上升。一旦下拉栅极到源极电压VPD_GS上升到高于导通/关断阈值VPD_THR的值，例如VPD_GS＞VPD_THR（-7V），则下拉开关QPD导通，从而将功率开关Q1的栅极短接到其源极。图4E示出了与图3所示的时间t4对应的所得电流。
随着下拉开关QPD传导，电流从功率开关Q1的栅极经由所示电流路径484a流到源极，从而使功率开关Q1的栅极电荷放电，以便关断功率开关Q1。另外，调制开关电容CGS_MOD上的任何残余电荷经由电流路径484b均衡，其流过旁路电阻器RBYP、下拉开关QPD、驱动器160和调制电阻器RMOD。这在图3中的时间t3和t4之间被示为负驱动器电流IDRV。在时间t4或其后不久，跨开关电容CGS_MOD两端的电荷基本上被均衡，使得调制开关QMOD具有近似为零的栅极到源极电压VGS_MOD，从而将调制开关QMOD设置为其传导状态，以准备功率开关Q1的下一次导通转变。
图5示出了与图1的功率开关器件100的导通间隔的模拟相对应的电压和电流波形。电压波形510对应于跨控制和控制参考端102、104施加的电压VGG，而电流波形520对应于流入控制端102（功率开关Q1的栅极）的电流IG。电压波形530对应于功率开关Q1的栅极到源极电压VQ1_GS。在时间t=0，电压VGG从0V斜坡改变为其导通值15V，从而产生用于栅极电流IG的高电流脉冲。栅极电流IG快速上升到大约800 mA，如在时间t1所示。在大约时间t1，功率开关Q1的栅极电压VQ1_GS上升到其阈值以上，例如3V，并且功率开关Q1导通。随着功率开关Q1由此导通，然后可以在导通时段的稳态（维持）间隔内减小高电流。这在栅极电流IG中示出，栅极电流IG从其在时间t1的800 mA的峰值衰减至到时间t2时的大约10 mA。维持电流电平被维持直到时间t3，此时，控制电压VGG被驱动为零，并且功率开关Q1关断。
具有外部驱动器的功率开关器件***
图6示出了包括功率开关器件600和外部驱动器610的开关器件***。驱动器610不需要包括多个通道来提供不同的电流驱动电平或者提供多个电压电平（例如，如由现有GIT驱动器提供的负电压）。因此，驱动器610可以是提供两个电压电平（例如，0和15V）的单通道驱动器，其与例如与常规MOSFET一起使用的驱动器类似或相同。
如图所示，功率开关器件600是在GaN管芯中实现的6端器件。功率开关器件600的电路与图1的电路100相同，但是调制和稳态电阻器RMOD、RSS被设置在功率开关器件600的外部。这允许通过改变调制电阻器RMOD来容易地调节高电流导通脉冲的持续时间，而不必改变GaN管芯。类似地，可以通过改变电阻器RSS容易地调节提供给功率晶体管Q1的稳态（维持）电流，同样不改变GaN管芯。如虚线框630所示，电阻调制电路具有与图1的对应电路130相同的拓扑，但在图6中，组件划分不同。功率开关Q1、下拉开关QPD、调制开关QMOD、电压钳位器132和旁路电阻器RBYP可单片地集成在同一GaN管芯中。
与图1的功率开关器件100不同，功率开关器件600设置了调制端605（GMOD），其被配置成使耦接在调制端605和下拉栅极端104（GPD）之间的调制电阻器RMOD确定高电流导通转变脉冲的持续时间，如前所述。另外，功率开关器件600设置了开尔文源极端607（KS），其被配置为使得耦接在KS端607和下拉栅极端104（GPD）之间的稳态电流设置电阻器RSS确定用于将功率开关Q1维持在其传导状态的稳态电流的电平。KS端607与源极端108的不同之处通常在于，KS端607不被配置为处理高负载电流。在一些应用中，KS端607可以被去除，并且源极负载端108可以用于连接到稳态电阻器RSS，使得所得的功率开关器件是5端器件。
驱动器610输入数字波形，例如脉宽调制（PWM）信号D_SIG。信号D_SIG可在TTL（晶体管-晶体管逻辑）或CMOS（互补MOSFET）电平之间交替，例如在0和3.3V之间、在0和5V之间等。如图所示，驱动器610由电源Vcc供电或具有自举配置，使得功率开关器件600可以是半桥或类似电路的高侧开关。在源极端108接地时的时段期间，从Vcc对电源电容器CSUP充电。需要阻断二极管DSUP阻断10V钳位的电压；如果电源电容器CSUP的负端直接耦接到源极负载端108，则来自电源电容器CSUP的电流将通过流过下拉开关QPD而绕过电阻调制电路630。
具有集成驱动器的功率开关器件
图7示出了包括集成驱动器的功率开关器件700。图7的***类似于图6的***，除了去除了外部驱动器610。功率开关器件700还包括控制端712（GSIG），其用于输入数字控制信号D_SIG，例如相对于参考（SIG_REF）端709具有数字电平的PWM信号。功率开关器件700包括信号开关QSIG，其具有耦接到输入控制端712的栅极（控制端）。如图所示，信号开关QSIG是常关断GIT，功率开关Q1也是如此。虽然信号开关QSIG集成在与功率开关Q1等相同的GaN管芯中，但是信号开关QSIG可显著小于功率开关Q1，因为信号开关QSIG不需要支持流过功率开关Q1的高负载电流电平。例如，信号开关QSIG相对于功率开关Q1可以具有更少的通道（指状物）和/或减小的通道厚度。（同样，常导通下拉开关QPD和常导通调制开关QMOD的尺寸可以被设计为支持比功率开关Q1更小的电流）。
阻断二极管DSUP与图6中的目的几乎相同，但是集成在功率开关器件700的GaN管芯内。例如，如前所述，阻断二极管DSUP可以是GaN基栅控二极管或GaN基PN二极管。
电源Vcc耦接到栅极端102，并且与电源电容器CSUP一起在栅极端102和信号/电源参考端709（SIG_REF）之间提供电源电压。如先前类似地解释的，在控制端102和控制参考端104之间施加导通电压可以导通功率开关Q1。（导通电压高于功率开关Q1的阈值电压和电压钳位器132的正向偏置电压的总和。对于3V阈值电压和10V正向偏置阈值，如前所述，15V的Vcc是足够的。）对于图7的功率开关器件700，使用信号开关QSIG将对应于控制参考端104的节点可切换地连接到信号/电源参考端709。当信号开关QSIG导通时，电压Vcc经由信号开关QSIG和信号/电源参考端709（SIG_REF）有效地跨控制端102和控制参考端104施加，以便导通功率开关Q1。当信号开关QSIG关断时，没有电压跨控制端102和控制参考端104施加，常关断下拉开关QPD短接功率开关Q1的栅极和源极，并且功率开关Q1保持在其关断状态。
总之，高于信号开关QSIG的导通阈值的D_SIG的正电压导致了功率开关Q1导通。否则，功率开关Q1关断。用于GIT（例如信号开关QSIG）的典型导通/关断阈值是1.2到3.5V。因此，在信号端712（GSIG）和信号/电源参考端709（SIG_REF）之间施加典型的TTL或CMOS电平（例如0V和3.3到5V）可以用于控制功率开关器件700。
虽然TTL和CMOS电平可提供足够的电压来驱动功率开关器件700，但典型的TTL和CMOS数字输出可能不提供足够的电流来在可接受的时间间隔内将信号开关QSIG转变到其传导状态。需要相对快速导通和关断功率开关器件的应用可能需要比图7中的功率开关器件的简单信号开关QSIG更复杂的驱动器。
图8示出了提供附加驱动电流的功率开关器件800，使得信号开关QSIG可以更快地转变为导通。电源Vcc用于提供该驱动电流以用于导通信号开关QSIG，而不是依赖于数字输入信号D_SIG。
功率开关器件800与图7的功率开关器件类似，但是包括更复杂的驱动器810。除了信号开关QSIG之外，驱动器810包括放大器电路，其具有驱动开关QDRV和包括电阻器RD1、RD2的电阻分压器。功率开关器件800具有差分输入端811、812，以用于输入差分信号D_SIG、D_SIG_REF。高于驱动器开关QDRV的导通阈值并且施加在信号D_SIG、D_SIG_REF之间的正控制电压导致驱动器开关QDRV传导。电阻器RD1、RD2被配置成使得跨信号开关QSIG的栅极-源极结的所得电压足以导通信号开关。例如，在电源电压Vcc=15V的情况下，电阻器RD1、RD2可以被选择成提供以3的分压，使得当驱动器开关QDRV传导时，5V跨信号开关QSIG的栅极和源极而驱动。来自电源Vcc的电流经由电阻器RD1和驱动器开关QDRV对信号开关QSIG的栅极充电，以便导通信号开关QSIG。这继而以与上述相同的方式导通功率开关Q1。当输入信号D_SIG、D_SIG_REF的差分控制电压在驱动器开关QDRV的导通/关断阈值以下（例如差分电压是0V）时，驱动器开关QDRV关断，从而将信号开关QSIG的栅极与电源Vcc隔离开。信号开关QSIG的栅极上的累积电荷经由电阻器RD2放电，并且信号开关QSIG关断。这继而导致功率开关Q1以与前述相同的方式转变为关断。
虽然为了提供集成在包括功率开关Q1的GaN管芯中的驱动器已经描述了两个具体示例，但是应当认识到，许多其他驱动器电路拓扑是可能的。在驱动器810的一个变型中，下拉开关可以并联耦接到电阻器RD2，并且用于提供低阻抗路径以用于使信号开关QSIG的栅极放电。作为另一示例，驱动器810的放大器可以用半桥（推挽）驱动器来代替，其用于驱动信号开关QSIG。
尽管本公开内容不限于此，但以下编号的示例展示了本公开内容的一个或多个方面。
示例1：一种功率开关器件，包括常关断功率晶体管、控制端、控制参考端、常导通下拉晶体管和电阻调制电路。常关断功率晶体管具有栅极、源极和漏极，并且控制端连接到栅极。下拉晶体管被配置为当在控制端和控制参考端之间没有施加电压时将栅极短接到源极，并且具有下拉栅极、下拉源极和下拉漏极。电阻调制电路耦接于源极与控制参考端之间，且包括调制晶体管。该电路被配置为调制控制端和控制参考端之间的电阻，使得响应于在控制端和控制参考端之间施加器件导通电压，在预定充电间隔内向栅极提供充电电流，并且在预定充电间隔之后向栅极提供维持电流。维持电流具有比充电电流的电平低的电平。
示例2：示例1的功率开关器件，其中，电阻调制电路还被配置为响应于器件导通电压的施加，相对于下拉源极自主地将负电压施加到下拉栅极，以便关断常导通下拉晶体管。电阻调制电路还可以被配置为当在控制端和控制参考端之间没有施加器件导通电压时自主地使负电压放电。
示例3：示例1的功率开关器件，其中，电阻调制电路包括旁路电阻器和电压钳位二极管。旁路电阻器与调制晶体管并联连接。调制晶体管和电压钳位二极管串联连接在下拉源极和下拉栅极之间，并且当调制晶体管传导时在它们之间提供低阻抗电流路径。
示例4：示例3的功率开关器件，其中，调制晶体管具有在调制栅极和调制源极之间的调制栅极到源极电容。预定充电间隔基于调制栅极到源极电容和耦接到调制栅极的调制电阻器。
示例5：示例4的功率开关器件，其中，维持电流的电平基于耦接在下拉栅极和下拉源极之间的稳态电阻器的电阻。
示例6：示例5的功率开关器件，还包括第一电阻器端和第二电阻器端。第一电阻器端电连接到调制栅极并且被配置用于连接到调制电阻器。第二电阻器端连接到下拉源极并且被配置用于连接到稳态电阻器。调制电阻器和稳态电阻器在功率开关器件的外部。
示例7：示例1的功率开关器件，其中，常关断功率晶体管是栅极注入晶体管（GIT），常导通下拉晶体管是高电子迁移率晶体管（HEMT），并且调制晶体管是HEMT。常关断功率晶体管、常导通下拉晶体管和调制晶体管单片地集成在同一管芯中。
示例8：示例7的功率开关器件，其中，管芯是氮化镓（GaN）管芯。
示例9：示例7的功率开关器件，还包括旁路电阻器和电压钳位二极管。旁路电阻器与调制晶体管并联连接。电压钳位二极管串联连接到调制晶体管，使得串联连接的电压钳位二极管和调制晶体管耦接在下拉源极和下拉栅极之间。旁路电阻器和电压钳位二极管与常关断功率晶体管、常导通下拉晶体管和调制晶体管单片地集成在同一管芯中。
示例10：示例9的功率开关器件，还包括稳态电阻器和调制电阻器。稳态电阻器耦接在下拉栅极与下拉源极之间。调制电阻器耦接在下拉栅极和调制晶体管的栅极之间。稳态电阻器及调制电阻器与常关断功率晶体管、常导通下拉晶体管及调制晶体管单片地集成于同一管芯中。
示例11：示例10的功率开关器件，其中，管芯是氮化镓（GaN）管芯，并且旁路电阻器、稳态电阻器和调制电阻器中的每一个由GaN管芯的二维电子气（2DEG）区构成。电压钳位二极管包括一个或多个GaN基二极管，一个或多个GaN基二极管包括栅控二极管和PN二极管中的至少一个。栅控二极管可以通过耦接GIT的源极和栅极以形成阳极来构造，并且GIT的漏极形成阴极。PN二极管可以通过耦接GIT的源极和漏极以形成阴极来构造，并且GIT的栅极形成阳极。
示例12：示例1的功率开关器件，其中，器件导通电压是等于或超过常关断功率晶体管的导通阈值电压与常导通下拉晶体管的关断阈值电压的量值之和的正电压。
示例13：一种包括示例1的功率开关器件的功率开关器件***，其中，该***还包括由驱动器电源供电的单通道外部驱动器。该驱动器包括用于输入数字控制信号的输入端和用于输出输出电压的输出端。输出端连接到功率开关器件的控制端，并且输出电压基于数字控制信号在两个电平之间交替。
示例14：一种具有集成驱动器的功率开关器件，包括常关断功率晶体管、第一和第二负载端、电源和电源参考端、控制端、常导通下拉晶体管、集成驱动器和电阻调制电路。常导通功率晶体管包括连接到第一负载端的漏极、连接到第二负载端的源极、以及栅极。电源和电源参考端被配置用于连接到外部电源。控制端被配置为输入控制第一负载端和第二负载端之间的传导的数字控制信号。常导通下拉晶体管具有下拉栅极、下拉源极和下拉漏极，并且被配置为当数字控制信号不命令功率开关器件的传导时，将功率晶体管的栅极和源极短接。集成驱动器电路被配置为基于数字控制信号而将电流源送到下拉栅极和/或从下拉栅极吸收电流，以便控制常导通下拉晶体管的电流传导。电阻调制电路耦接在源极和电源参考端之间，并且包括调制晶体管。该电路被配置为调制电源端和电源参考端之间的电阻，使得响应于数字控制信号转变为命令传导而在预定充电间隔内向栅极提供充电电流，并且在预定充电间隔之后向栅极提供维持电流。维持电流具有比充电电流的电平低的电平。
示例15：示例14的具有集成驱动器的功率开关器件，其中，集成驱动器电路包括驱动器开关，该驱动器开关可切换地将下拉栅极耦接到电源参考端，并且其中，源极和电源参考端之间的耦接是经由驱动器开关的。
示例16：示例14的具有集成驱动器的功率开关器件，其中，常关断功率晶体管、常导通下拉晶体管、集成驱动器和调制晶体管单片地集成在同一管芯中。
示例17：示例16的具有集成驱动器的功率开关器件，其中，同一管芯是氮化镓（GaN）管芯，其中，常关断功率晶体管是栅极注入晶体管（GIT），其中，常导通下拉晶体管是高电子迁移率晶体管（HEMT），其中，调制晶体管是HEMT，并且其中，集成驱动器包括至少一个GIT和/或HEMT。
示例18：示例16的具有集成驱动器的功率开关器件，其中，集成驱动器电路包括GIT，该GIT被配置为将下拉栅极短接到电源参考端。
示例19：示例16的具有集成驱动器的功率开关器件，还包括第一电阻器端和第二电阻器端。第一电阻器端连接到调制晶体管的栅极，并且被配置用于连接到具有调制电阻的外部调制电阻器，其中，预定充电间隔基于调制电阻和调制晶体管的栅极到源极电容。第二电阻器端连接到下拉源极并且被配置用于连接到具有稳态电阻的稳态电阻器，其中，维持电流的电平基于稳态电阻。
如本文所用，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述的元素或特征的存在，但不排除另外的元素或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有明确指示。
应当理解，除非另外特别指出，否则本文所述的各种实施例的特征可彼此组合。
尽管在此已经示出和描述了特定实施例，但是本领域普通技术人员应当理解，在不偏离本发明范围的情况下，各种替代和/或等同实现可以代替所示出和描述的特定实施例。本申请旨在覆盖本文讨论的具体实施例的任何改编或变化。因此，本发明旨在仅由权利要求及其等同物来限定。

Claims (19)

1.一种功率开关器件，包括：
常关断功率晶体管，包括栅极、源极和漏极；
控制端，电连接到所述栅极；
控制参考端；
常导通下拉晶体管，被配置为当跨所述控制端和所述控制参考端没有施加电压时将所述栅极短接到所述源极，并且包括下拉栅极、下拉源极和下拉漏极；以及
电阻调制电路，包括调制晶体管且耦接于所述源极与所述控制参考端之间，并且被配置为：
调制所述控制端与所述控制参考端之间的电阻，使得响应于在所述控制端与所述控制参考端之间施加器件导通电压，在预定充电间隔内向所述栅极提供充电电流，并且在所述预定充电间隔之后向所述栅极提供维持电流，其中，所述维持电流具有比所述充电电流的电平低的正电平。
2.根据权利要求1所述的功率开关器件，其中，所述电阻调制电路还被配置为：
响应于所述器件导通电压的施加，相对于所述下拉源极自主地将负电压施加到所述下拉栅极，以便关断所述常导通下拉晶体管；以及
当在所述控制端和所述控制参考端之间没有施加所述器件导通电压时自主地使所述负电压放电。
3.根据权利要求1所述的功率开关器件，其中，所述电阻调制电路包括：
与所述调制晶体管并联连接的旁路电阻器；以及
电压钳位二极管，
其中，所述调制晶体管和所述电压钳位二极管串联连接在所述下拉源极和所述下拉栅极之间。
4.根据权利要求3所述的功率开关器件，
其中，所述调制晶体管具有在调制栅极和调制源极之间的调制栅极到源极电容，并且
其中，所述预定充电间隔基于所述调制栅极到源极电容和耦接到所述调制栅极的调制电阻器。
5.根据权利要求4所述的功率开关器件，其中，所述维持电流的电平基于耦接在所述下拉栅极和所述下拉源极之间的稳态电阻器的电阻。
6.根据权利要求5所述的功率开关器件，还包括：
第一电阻器端，电连接到所述调制栅极并且被配置用于连接到所述调制电阻器，其中，所述调制电阻器在所述功率开关器件的外部；以及
第二电阻器端，连接到所述下拉源极并且被配置用于连接到所述稳态电阻器，其中，所述稳态电阻器在所述功率开关器件的外部。
7.根据权利要求1所述的功率开关器件，
其中，所述常关断功率晶体管是栅极注入晶体管（GIT），
其中，所述常导通下拉晶体管是高电子迁移率晶体管（HEMT），
其中，所述调制晶体管是HEMT，并且
其中，所述常关断功率晶体管、所述常导通下拉晶体管和所述调制晶体管单片地集成在同一管芯中。
8.根据权利要求7所述的功率开关器件，其中，所述同一管芯是氮化镓（GaN）管芯。
9.根据权利要求7所述的功率开关器件，还包括：
与所述调制晶体管并联连接的旁路电阻器；以及
电压钳位二极管，串联连接到所述调制晶体管，使得串联连接的电压钳位二极管和调制晶体管耦接在所述下拉源极和所述下拉栅极之间，
其中，所述旁路电阻器和所述电压钳位二极管与所述常关断功率晶体管、所述常导通下拉晶体管和所述调制晶体管单片地集成在所述同一管芯中。
10.根据权利要求9所述的功率开关器件，还包括：
耦接在所述下拉栅极与所述下拉源极之间的稳态电阻器；以及
耦接在所述下拉栅极与所述调制晶体管的栅极之间的调制电阻器，
其中，所述稳态电阻器和所述调制电阻器与所述常关断功率晶体管、所述常导通下拉晶体管和所述调制晶体管单片地集成在所述同一管芯中。
11.根据权利要求10所述的功率开关器件，
其中，所述同一管芯是氮化镓（GaN）管芯，
其中，所述旁路电阻器、所述稳态电阻器和所述调制电阻器中的每一个被包括在GaN管芯内，
其中，所述电压钳位二极管包括一个或多个GaN基电阻器、一个或多个GaN基电容器以及一个或多个GaN基二极管，所述一个或多个GaN基二极管包括以下中的至少一个：
栅控二极管，在其中，常关断GaN HEMT的源极和栅极与一个或多个PN二极管耦接以形成阳极，并且所述GaN HEMT的漏极形成阴极，以及
PN二极管，在其中，常关断GaN HEMT的源极和漏极耦接在一起以形成阴极，并且所述GaN HEMT的栅极形成阳极。
12.根据权利要求1所述的功率开关器件，其中，所述器件导通电压是等于或超过所述常关断功率晶体管的导通阈值电压与所述常导通下拉晶体管的关断阈值电压的量值之和的正电压。
13.一种功率开关器件***，包括：
根据权利要求1所述的功率开关器件；以及
由驱动器电源供电的单通道外部驱动器，并且包括：
输入端，用于输入数字控制信号；以及
输出端，用于输出输出电压，
其中，所述输出端连接到所述功率开关器件的控制端，并且
其中，所述输出电压基于数字控制信号在两个电平之间交替。
14.一种具有集成驱动器的功率开关器件，包括：
常关断功率晶体管，包括栅极、源极和漏极；
第一负载端，电连接到所述漏极；
第二负载端，电连接到所述源极；
用于连接到电源的电源端和电源参考端；
控制端，被配置为输入数字控制信号，所述数字控制信号控制所述第一负载端和所述第二负载端之间的传导；
常导通下拉晶体管，包括下拉栅极、下拉源极和下拉漏极，并且被配置为当所述数字控制信号不命令所述功率开关器件的传导时，将所述栅极短接到所述源极；
集成驱动器电路，被配置为基于所述数字控制信号来控制所述常导通下拉晶体管的传导；以及
电阻调制电路，包括调制晶体管并且耦接在所述源极与所述电源参考端之间，并且被配置为：
调制所述电源端与所述电源参考端之间的电阻，使得响应于所述数字控制信号转变为命令传导，在预定充电间隔内向所述栅极提供充电电流，并且在所述预定充电间隔之后向所述栅极提供维持电流，其中，所述维持电流具有比所述充电电流的电平低的正电平。
15.根据权利要求14所述的具有集成驱动器的功率开关器件，其中，所述集成驱动器电路包括驱动器开关，所述驱动器开关可切换地将所述下拉栅极耦接到所述电源参考端，并且其中，所述源极和所述电源参考端之间的耦接是经由所述驱动器开关的。
16.根据权利要求14所述的具有集成驱动器的功率开关器件，其中，所述常关断功率晶体管、所述常导通下拉晶体管、所述集成驱动器和所述调制晶体管单片地集成在同一管芯中。
17.根据权利要求16所述的具有集成驱动器的功率开关器件，
其中，所述同一管芯是氮化镓（GaN）管芯，
其中，所述常关断功率晶体管是栅极注入晶体管（GIT），
其中，所述常导通下拉晶体管是高电子迁移率晶体管（HEMT），
其中，所述调制晶体管是HEMT，并且
其中，所述集成驱动器包括至少一个GIT和/或HEMT。
18.根据权利要求16所述的具有集成驱动器的功率开关器件，其中，所述集成驱动器电路包括GIT，所述GIT被配置为将所述下拉栅极短接到所述电源参考端。
19.根据权利要求16所述的具有集成驱动器的功率开关器件，还包括：
第一电阻器端，连接到所述调制晶体管的栅极并且被配置用于连接到具有调制电阻的外部调制电阻器，其中，所述预定充电间隔是基于所述调制电阻的；以及
第二电阻器端，连接到所述下拉源极并且被配置用于连接到具有稳态电阻的稳态电阻器，其中，所述维持电流的电平是基于所述稳态电阻的。
CN202110022024.7A 2020-01-08 2021-01-08 用于GaN开关的时间可编程失效安全下拉电路 Pending CN113098469A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/736,896 US10979032B1 (en) 2020-01-08 2020-01-08 Time-programmable failsafe pulldown circuit for GaN switch
US16/736896 2020-01-08

Publications (1)

Publication Number Publication Date
CN113098469A true CN113098469A (zh) 2021-07-09

Family

ID=75394467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110022024.7A Pending CN113098469A (zh) 2020-01-08 2021-01-08 用于GaN开关的时间可编程失效安全下拉电路

Country Status (2)

Country Link
US (1) US10979032B1 (zh)
CN (1) CN113098469A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116455006A (zh) * 2022-01-07 2023-07-18 荣耀终端有限公司 充电电路、电子设备以及充电***

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862630B2 (en) 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
CN113466648A (zh) * 2021-06-28 2021-10-01 深圳市时代速信科技有限公司 一种GaN器件能量波的检测器、检测方法及装置
US11855635B2 (en) * 2021-06-30 2023-12-26 Navitas Semiconductor Limited Transistor DV/DT control circuit
CN114499477B (zh) * 2022-01-17 2023-04-21 电子科技大学 一种具有双重保护功能的GaN驱动器
WO2024013222A2 (en) * 2022-07-13 2024-01-18 Infineon Technologies Austria Ag Cascode device with one or more normally-on gates
US20240128967A1 (en) * 2022-10-17 2024-04-18 Infineon Technologies Austria Ag Transformer-based drive for gan devices
CN116545422B (zh) * 2023-06-28 2023-09-05 杰夫微电子（四川）有限公司 一种基于计时器控制的超低功耗负载开关及其控制方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801822A (en) 1986-08-11 1989-01-31 Matsushita Electric Works, Ltd. Semiconductor switching circuit
JPH06177418A (ja) 1992-12-04 1994-06-24 Toshiba Corp ホトカプラ装置
US6316956B1 (en) 1999-10-22 2001-11-13 Motorola, Inc. Multiple redundant reliability enhancement method for integrated circuits and transistors
DE102005014746A1 (de) 2005-03-31 2006-10-05 Friwo Mobile Power Gmbh Aktive primärseitige Schaltungsanordnung für ein Schaltnetzteil
DE102005047055A1 (de) 2005-09-30 2007-04-05 Infineon Technologies Austria Ag Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
GB0617990D0 (en) 2006-09-13 2006-10-18 Palmer Patrick R Control of power semiconductor devices
US20090072269A1 (en) 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7952418B2 (en) 2008-06-27 2011-05-31 Dell Products L.P. Enhanced transistor gate drive
MX2011003821A (es) 2008-10-09 2011-06-17 Adc Telecommunications Inc Arreglo de conmutacion de potencia.
US8239881B2 (en) 2009-02-11 2012-08-07 Honeywell International Inc. Zero-power event detector
EP2385534B1 (en) 2010-05-05 2017-10-18 Nxp B.V. Integrated transformer
US20120158188A1 (en) 2010-12-20 2012-06-21 Rectorseal Corporation Electronic condensate overflow switch
JP6083648B2 (ja) 2011-11-01 2017-02-22 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
GB2497970A (en) 2011-12-23 2013-07-03 Amantys Ltd Power semiconductor switching device controller
WO2013147710A1 (en) 2012-03-29 2013-10-03 Agency For Science, Technology And Research Iii-nitride high electron mobility transistor structures and methods for fabrication of same
US8760219B2 (en) 2012-07-09 2014-06-24 Nanya Technology Corp. Current providing circuit and voltage providing circuit
KR101919422B1 (ko) 2012-09-28 2019-02-08 삼성전자주식회사 질화물 반도체 기반의 파워 변환 장치
CN102969889B (zh) * 2012-11-05 2015-08-12 矽力杰半导体技术(杭州)有限公司 一种自供电的源极驱动电路及应用其的开关电源
US9692408B2 (en) 2012-12-21 2017-06-27 Gan Systems Inc. Devices and systems comprising drivers for power conversion circuits
US9481588B2 (en) 2013-01-31 2016-11-01 Reverse Ionizer Systems, Llc Treating liquids with electromagnetic fields
CN103258495B (zh) * 2013-05-07 2015-08-05 京东方科技集团股份有限公司 移位寄存单元、移位寄存器和显示装置
JP6544580B2 (ja) 2013-07-31 2019-07-17 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
KR20150071339A (ko) 2013-12-18 2015-06-26 삼성전기주식회사 게이트 구동 회로
US9331672B2 (en) 2014-06-30 2016-05-03 STMicroelectronics (Shenzhen) R&D Co. Ltd Driver circuit with gate clamp supporting stress testing
DE102015011718A1 (de) 2014-09-10 2016-03-10 Infineon Technologies Ag Gleichrichtervorrichtung und Anordnung von Gleichrichtern
JP6396730B2 (ja) 2014-09-19 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US9425786B2 (en) 2014-11-17 2016-08-23 General Electric Company System and method for driving a power switch
JP5930560B1 (ja) 2015-01-30 2016-06-08 株式会社京三製作所 高周波絶縁ゲートドライバ回路、及びゲート回路駆動方法
US9305917B1 (en) 2015-03-31 2016-04-05 Infineon Technologies Austria Ag High electron mobility transistor with RC network integrated into gate structure
US9570438B1 (en) 2015-08-04 2017-02-14 Infineon Technologies Austria Ag Avalanche-rugged quasi-vertical HEMT
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9595950B1 (en) * 2016-05-31 2017-03-14 Ixys Corporation High-voltage stacked transistor circuit
US9853637B1 (en) 2016-06-24 2017-12-26 Infineon Technologies Ag Dual gate switch device
US9865729B1 (en) 2016-12-20 2018-01-09 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with segmented gate oxide
CN110337784B (zh) 2017-02-28 2023-06-09 三菱电机株式会社 半导体装置及电力转换***
EP3477707B1 (en) 2017-10-25 2021-05-05 STMicroelectronics (Research & Development) Limited Control circuit and method of operating a control circuit
US10686411B2 (en) 2018-06-27 2020-06-16 Zhanming LI Gate drivers and voltage regulators for gallium nitride devices and integrated circuits
US10686436B2 (en) 2018-06-27 2020-06-16 Zhanming LI Gate drivers and voltage regulators for gallium nitride devices and integrated circuits
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US10720913B1 (en) 2019-05-28 2020-07-21 Infineon Technologies Austria Ag Integrated failsafe pulldown circuit for GaN switch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116455006A (zh) * 2022-01-07 2023-07-18 荣耀终端有限公司 充电电路、电子设备以及充电***
CN116455006B (zh) * 2022-01-07 2024-04-05 荣耀终端有限公司 充电电路、电子设备以及充电***

Also Published As

Publication number Publication date
US10979032B1 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
CN113098469A (zh) 用于GaN开关的时间可编程失效安全下拉电路
EP3745466A1 (en) Integrated failsafe pulldown circuit for gan switch
TWI615699B (zh) 用於氮化鎵電路負載之氮化鎵電路驅動器
US8723564B2 (en) Driving circuit
US9397658B2 (en) Gate drive circuit and a method for controlling a power transistor
KR101385065B1 (ko) 차지 펌프 회로 및 그 방법
US10461737B2 (en) Configurable clamp circuit
US9496862B2 (en) Circuit arrangement for actuating a semiconductor switching element
JP5341781B2 (ja) 電力供給制御回路
CN113422509B (zh) 利用一或多个基于GaN的半导体装置的功率转换电路
US10122362B2 (en) Dynamic biasing circuitry for level-shifter circuitry
WO1995031852A1 (fr) Dispositif d'attaque de charge
JP2007336694A (ja) 絶縁ゲート型半導体素子の駆動回路
US11329646B2 (en) Switch device having a pulldown transistor and a voltage clamp
US20170149330A1 (en) Switching Circuit And Power Conversion Circuit
CN111342641A (zh) 一种功率开关器件的驱动电路及驱动***
US9331478B2 (en) Methods and circuits for reverse battery protection
CN114204926A (zh) 半导体装置
JPH11205112A (ja) 高耐圧パワー集積回路
US9318973B2 (en) Driving device
JP3602011B2 (ja) 制御回路
JP2004088892A (ja) 絶縁ゲート型半導体素子のゲート回路
US11456735B1 (en) Normally-off power switch with integrated failsafe pulldown circuit and controllable turn-off time
JP2018201187A (ja) パルス電流印加回路およびその制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination