JP5301760B2 - 発光表示装置 - Google Patents

Description

本発明は発光表示装置に係り，特に，有機物質の電界発光（以下，“有機ＥＬ”とする）を利用した有機ＥＬ表示装置に関するものである。

一般的に，発光表示装置は，有機物質の電界発光を利用した有機ＥＬ（Organic Electro Luminescence）表示装置であって，行列形態に配列されたＮ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動して映像を表現するものである。

このような有機発光セルは，ダイオード特性を有するために有機発光ダイオード（Organic Light Emission Diode；ＯＬＥＤ）とも呼ばれ，アノード（材質：インジウム錫酸化物ＩＴＯ），有機薄膜，カソード（材質：金属）の構造を有している。有機薄膜は，電子と正孔を釣り合わせて発光効率を向上させるために，発光層（emitting layer，ＥＭＬ），電子輸送層（electron transport layer，ＥＴＬ），及び正孔輸送層（hole transport layer，ＨＴＬ）を含んだ多層構造からなり，また，別途の電子注入層（electron injecting layer，ＥＩＬ）と正孔注入層（hole injecting layer，ＨＩＬ）を含んでいる。このような有機発光セルがＮ×Ｍ個のマトリックス形態に配列されて有機ＥＬ表示パネルを形成する。

このように構成される有機発光セルを駆動する方式には，単純マトリックス方式と，薄膜トランジスタ（ＴＦＴ）又はＭＯＳＦＥＴを利用した能動駆動方式とがある。

まず単純マトリックス方式は，正極駆動線と負極駆動線を直交するように形成し，短時間ずつ特定駆動線を選択して，選ばれた正極駆動線と負極駆動線の交点にあるセルを駆動するが，他方，能動駆動方式は，薄膜トランジスタを各ＩＴＯ画素電極に連結し，薄膜トランジスタのゲートに連結されたキャパシタ容量に応じて維持された電圧に応じて駆動する方式であり，本発明にも適用される。

以下，一般的な能動駆動有機ＥＬ表示装置の画素回路について説明する。

図１は，大画素回路としてＮ×Ｍ個の大画素のうちの一つ，ここでの例として，一番目の行と一番目の列に位置する大画素（複数の小画素を含む画素）を等価的に示したものである。

図１に示したように，一つの大画素１０は３個の小画素１０ｒ，１０ｇ，１０ｂで形成されており，小画素１０ｒ，１０ｇ，１０ｂには，各々赤色（Ｒ），緑色（Ｇ），及び青色（Ｂ）の光を発する有機ＥＬ素子（ＯＬＥＤｒ，ＯＬＥＤｇ，ＯＬＥＤｂ）が形成されている。そして，小画素が横に並んだストライプ形態（線状）に配列された構造であり，小画素１０ｒ，１０ｇ，１０ｂは各々別個の縦方向データ線（Ｄ１ｒ，Ｄ１ｇ，Ｄ１ｂ）と共通の横方向走査線（Ｓ１）に連結されている。

赤色の小画素１０ｒは，有機ＥＬ素子（ＯＬＥＤｒ）を駆動するための２個のトランジスタ（Ｍ１ｒ，Ｍ２ｒ）とキャパシタ（Ｃ１ｒ）を含む。同様に，緑色の小画素１０ｇは，２個のトランジスタ（Ｍ１ｇ，Ｍ２ｇ）とキャパシタ（Ｃ１ｇ）を含み，青色の小画素１０ｂも２個のトランジスタ（Ｍ１ｂ，Ｍ２ｂ）とキャパシタ（Ｃ１ｂ）を含む。これら小画素１０ｒ，１０ｇ，１０ｂの動作は全て同一であるので，以下では，一つの小画素１０ｒを例に挙げて説明する。

電源線（ＶＤＤ）と有機ＥＬ素子（ＯＬＥＤｒ）のアノードとの間に駆動トランジスタ（Ｍ１ｒ）が連結されて，発光のための電流を有機ＥＬ素子（ＯＬＥＤｒ）に伝達し，有機ＥＬ素子（ＯＥＬＤｒ）のカソードは電源電圧（ＶＤＤ）より低い電圧（ＶＳＳ：例えば接地電圧）の配線に連結されている。駆動トランジスタ（Ｍ１ｒ）の電流量は，スイッチングトランジスタ（Ｍ２ｒ）を通じて印加されるデータ電圧に応じて制御されるようになっている。この時，キャパシタ（Ｃ１ｒ）がトランジスタ（Ｍ１ｒ）のソースとゲートとの間に連結されて，印加された電圧を一定の期間維持する。トランジスタ（Ｍ２ｒ）のゲートには，オン／オフ形態の選択信号を伝達する走査線（Ｓ１）が連結されており，左側ソースには，赤色小画素１０ｒに対応するデータ電圧を伝達するデータ線（Ｄ１ｒ）が連結されている。

動作を見ると，スイッチングトランジスタ（Ｍ２ｒ）がゲートに印加される選択信号に応答して導通すると，データ線（Ｄ１ｒ）からのデータ電圧（Ｖ_ＤＡＴＡ）がトランジスタ（Ｍ１ｒ）のゲートに印加され，キャパシタ（Ｃ１ｒ）で維持される。そうすると，トランジスタ（Ｍ２ｒ）が遮断された後も，キャパシタ（Ｃ１ｒ）により，ゲート・ソース間の充電電圧（Ｖ_ＧＳ）に対応してトランジスタ（Ｍ１ｒ）に電流（Ｉ_ＯＬＥＤ）が流れ，この電流（Ｉ_ＯＬＥＤ）に対応して有機ＥＬ素子（ＯＬＥＤｒ）が発光する。この時，有機ＥＬ素子（ＯＬＥＤｒ）に流れる電流（Ｉ_ＯＬＥＤ）は（数式１）の通りである。

・・・（数式１）

図１に示した大画素回路では，データ電圧に対応する電流が有機ＥＬ素子（ＯＬＥＤｒ）に供給され，供給された電流に対応する輝度で有機ＥＬ素子（ＯＬＥＤｒ）が発光する。この時，印加されるデータ電圧は所定の明暗階調を表現するために，一定の範囲で多段階の値を有する。

前述のように，有機ＥＬ表示装置は，一つの大画素１０が３個の小画素１０ｒ，１０ｇ，１０ｂからなり，小画素別に，有機ＥＬ素子を駆動するための駆動トランジスタ，スイッチングトランジスタ，及びキャパシタが形成される。また，小画素別に，データ信号を伝達するためのデータ線，電源電圧（ＶＤＤ）を伝達するための電源線が形成される。このように画素を駆動するために多くの配線が必要となるため，画素領域内にこれら全てを配置するのが難しく，画素領域に対する発光領域の面積比である開口率も減少する恐れが問題になっている。したがって，画素を駆動するための配線数や素子数を減少させられる画素回路の開発が要求されている。

本発明が目的とする技術的課題は，一個の大画素駆動素子に複数の発光素子を連結して配線及び素子を共用させて，それらの個数を減少させ，大画素の開口率と製品歩留まりを高めた発光表示装置を提供することにある。

本発明の他の技術的課題は，大画素駆動素子を共用できるように連結された複数の発光素子が順に発光できるようにする信号を印加する駆動装置を含む発光表示装置を提供することにある。

前記技術的課題を達成するために，本発明の一つの特徴による発光表示装置は，画像を示すデータ信号を伝達する複数のデータ線，選択信号を伝達する複数の選択走査線，第１及び第２発光信号を伝達する複数の第１及び第２発光走査線，及び前記データ線と前記選択走査線によって各々連結される複数の大画素を含む表示領域；第１フィールド及び第２フィールドの各々で，第１パルスを有する第１信号を第１期間だけシフトしながら順に生成し，前記第１信号を利用して，第２パルスを有する選択信号を第１期間だけシフトしながら前記複数の選択走査線に順に伝達する選択駆動部；第１フィールド及び第２フィールドの期間に，第３パルスを有する第２信号を第１期間だけシフトしながら順に生成し，前記第１フィールドで前記第１信号及び前記第２信号を利用して，第４パルスを有する第１発光信号を第１期間だけシフトしながら前記複数の第１発光走査線に順に伝達し，前記第２フィールドで前記第１信号及び前記第２信号を利用して，第５パルスを有する第２発光信号を第１期間だけシフトしながら前記複数の第２発光走査線に順に伝達する発光駆動部；を含み，前記大画素は第１及び第２発光素子を含み，前記第１フィールドで，前記第１発光素子が前記第１発光信号の前記第４パルスによって発光し，前記第２フィールドで，前記第２発光素子が前記第２発光信号の前記第５パルスによって発光する。

前記第１フィールドで前記選択信号の第２パルスが印加される間，前記データ線には前記第１発光素子に対応するデータ信号が伝達され，前記第２フィールドで前記選択信号の第２パルスが印加される間，前記データ線には前記第２発光素子に対応するデータ信号を伝達することができる。

前記選択駆動部は，第１パルスを有する第１信号を第１期間だけシフトしながら順に生成するシフトレジスタ；及び前記第１信号，及び前記第１信号が前記第１期間だけシフトされた信号が共に第１パルスである期間に，前記第２パルスを有する選択信号を出力する第１回路部；を含むことができる。

前記発光駆動部は，第３パルスを有する第２信号を第１期間だけシフトしながら順に生成するシフトレジスタ；前記第２信号の前記第３パルス期間には，前記第１パルスを有する第１信号を第１発光信号として出力する第２回路部；及び前記第２信号の前記第３パルス期間以外の期間には，前記第１パルスを有する第１信号を第２発光信号として出力する第３回路部；を含むことができる。

前記第２信号の第３パルスが印加される期間は前記第１フィールドと同一な期間であることができる。

本発明の他の特徴による発光表示装置は，画像を示すデータ信号を伝達する複数のデータ線，選択信号を伝達する複数の選択走査線，第１及び第２発光信号を伝達する複数の第１及び第２発光走査線，及び前記データ線と前記選択走査線によって各々連結される複数の大画素を含む表示領域；第１フィールド及び第２フィールドの各々で，第１パルスを有する第１信号を第１期間だけシフトしながら順に生成し，前記第１信号を利用して，第２パルスを有する選択信号を第１期間だけシフトしながら前記複数の選択走査線に順に伝達し，順に生成された前記第１信号の第１パルスを第２期間だけシフトさせた第２信号を生成する選択駆動部；第１フィールド及び第２フィールドの期間に，第３パルスを有する第３信号を第１期間だけシフトしながら順に生成し，前記第１フィールドで前記第２信号及び前記第３信号を利用して，第４パルスを有する第１発光信号を複数の第１発光走査線に順に伝達し，前記第２フィールドで前記第２信号及び前記第３信号を利用して，第５パルスを有する第２発光信号を前記複数の第２発光走査線に順に伝達する発光駆動部；を含み，前記大画素は第１及び第２発光素子を含み，前記第１フィールドで，前記第１発光素子が前記第１発光信号の前記第４パルスによって発光し，前記第２フィールドで，前記第２発光素子が前記第２発光信号の前記第５パルスによって発光する。

前記選択駆動部は，第１パルスを有する第１信号を第１期間だけシフトしながら順に生成するシフトレジスタ；前記第１信号，及び前記第１信号が前記第１期間だけシフトされた信号が共に第１パルスである期間に，前記第２パルスを有する選択信号を出力する第１回路部；及び前記第１信号の第１パルスを前記第２期間だけシフトさせる第２回路部；を含むことができる。

前記第２回路部は，前記第１信号及び第１パルスを有する第６信号を受信して，第１信号が第１パルスであり前記第６信号が第１パルスである時，第１パルスを有する第７信号を生成する第３回路部；前記第１信号が第１期間だけシフトされた信号，及び前記第６信号の反転信号を受信して，前記第１信号が第１期間だけシフトされた信号が第１パルスであり前記第６信号の反転信号が第１パルスである時，第１パルスを有する第８信号を生成する第４回路部；及び前記第７及び第８信号を受信して前記第２信号を生成する第５回路部；を含むことができる。

前記第３及び第４回路部はＮＡＮＤゲートであり，第５回路部はＯＲゲートであることができる。

前記発光駆動部は，第３パルスを有する第３信号を第１期間だけシフトしながら順に生成するシフトレジスタ；前記第３信号の前記第３パルス期間には，前記第１パルスを有する第２信号を第１発光信号として出力する第６回路部；及び前記第３信号の前記第３パルス期間以外の期間には，前記第１パルスを有する第２信号を第２発光信号として出力する第７回路部；を含むことができる。

本発明のまた他の特徴による発光表示装置は，選択信号を伝達する複数の選択走査線；第１及び第２発光信号を各々伝達する複数の第１及び第２発光走査線；前記選択信号と前記第１及び第２発光信号とを生成し，前記選択走査線と前記第１及び第２発光走査線とに各々印加する走査駆動部；を含み，前記走査駆動部は，順にシフトされる第１シフト信号を生成し，前記第１シフト信号を利用して前記選択信号を順に生成して，対応する選択走査線に各々印加する選択信号部；順にシフトされた第２シフト信号を生成し，前記第１シフト信号と前記第２シフト信号を利用して第１及び第２発光信号を順に生成して，対応する第１及び第２発光走査線に各々印加する発光信号部；を含む。

前記選択信号部は，第１クロック信号及び開始信号を受信し，前記第１シフト信号を順に生成するシフトレジスタ；及び前記第１シフト信号を利用して前記選択信号を出力する第１回路部；を含むことができる。

前記第１回路部は，順次連続する２個の第１シフト信号を利用して前記選択信号を生成することができる。

前記第１回路部は，順次連続する２個の第１シフト信号が全て第１レベルである間に，第２レベルを有する選択信号を出力することができる。

前記第１レベルは高レベルであり，前記第２レベルは低レベルであり，前記第１回路はＮＡＮＤゲートであることができる。

前記発光信号部は，第２クロック信号及び開始信号を受信して前記第２シフト信号を順に生成するシフトレジスタ；及び前記第２シフト信号及び前記第１シフト信号を利用して前記第１及び第２発光信号を出力する第２回路部；を含むことができる。

前記第２回路部は，前記第２シフト信号が第１レベルであれば，前記第１シフト信号を前記第１発光信号として出力する第３回路部；及び前記第２シフト信号が第２レベルであれば，前記第１シフト信号を前記第２発光信号として出力する第４回路部；を含むことができる。

前記第１レベルは高レベルであり，前記第２レベルは低レベルであることができる。

前記第３回路部は，前記第１シフト信号が入力される反転器と，前記反転器の出力及び前記第２シフト信号が入力されるＮＡＮＤゲートとを含むことができる。

前記第４回路部は，前記第１シフト信号及び前記第２シフト信号が入力されるＮＯＲゲート；及び前記ＮＯＲゲートの出力信号を反転させる反転器；を含むことができる。

本発明のまた他の特徴による発光表示装置は，選択信号を伝達する複数の選択走査線；第１及び第２発光信号を各々伝達する複数の第１及び第２発光走査線；前記選択信号と前記第１及び第２発光信号とを生成し，前記選択走査線と前記第１及び第２発光走査線とに各々印加する走査駆動部；を含み，前記走査駆動部は，順にシフトされる第１シフト信号を生成し，前記第１シフト信号を利用して前記選択信号を順に生成して，対応する選択走査線に各々印加し，前記第１シフト信号を利用して第２シフト信号を生成する選択信号部；順にシフトされた第３シフト信号を生成し，前記第２シフト信号と前記第３シフト信号を利用して第１及び第２発光信号を順に生成して，対応する第１及び第２発光走査線に各々印加する発光信号部；を含む。

前記選択信号部は，第１クロック信号及び開始信号を受信して前記第１シフト信号を順に生成するシフトレジスタ；前記第１シフト信号を利用して前記選択信号を出力する第１回路部；及び前記第１シフト信号を利用して前記第２シフト信号を出力する第２回路部；を含むことができる。

前記第２回路部は，順次連続する２個の前記第１シフト信号及び第２クロック信号を利用して前記第２シフト信号を生成することができる。

前記第２クロック信号は，前記第１クロック信号より第１期間だけ早く進行する信号であり，前記第２シフト信号は，前記第１シフト信号より第１期間だけ遅く進行する信号であることができる。

本発明によれば，発光信号を生成する装置が一つのＮＡＮＤゲート，一つのＮＯＲゲート及び２個のインバータを含む論理ゲートを用いることにより，一つのシフトレジスタを利用して２個の発光信号を生成することができる。

したがって，発光信号を生成して出力する駆動装置を一層容易に実現することができ，発光走査駆動部を構成するトランジスタの数を減らして回路面積を減少させ，トランジスタによって発生し得る不良率も減らすことができるので歩留まりも向上させられる。

以下に添付図面を参照しながら，本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし，本発明は多様な相違した形態で実現することができ，ここで説明する実施形態に限定されない。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

まず，走査線に関する用語を定義すれば，現在選択信号を伝達しようとする走査線を“現在走査線”とし，現在選択信号が伝達される前に選択信号を伝達した走査線を“直前走査線”とする。また，現在走査線の選択信号に基づいて発光する小画素（各発光素子のみに関する画素）及び大画素（発光する小画素を含むもの）を各々“現在小画素”及び“現在大画素”とし，直前走査線の選択信号に基づいて発光する小画素を“直前小画素”及び“直前大画素”とする。

図２は，本発明の実施形態による有機ＥＬ表示装置の構成を概略的に示す図である。

図２に示したように，本発明の実施形態による有機ＥＬ表示装置は，表示パネル１００，選択及び発光走査駆動部（selection/emission driver）２００，及びデータ駆動部(data driver)５００を含む。表示パネル１００は，行（横）方向に延びている複数の選択走査線（Ｓ［ｉ］），複数の発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］），列（縦）方向に延びている複数のデータ線（Ｄ［ｊ］），複数の電源線（ＶＤＤ），及び複数の大画素（Ｐｉｊ）を含む。ここで，‘ｉ’は１からｎまでの任意の自然数であり，‘ｊ’は１からｍまでの任意の自然数である。

大画素（Ｐｉｊ）は，隣接する任意の二つの選択走査線（Ｓ［ｉ−１］，Ｓ［ｉ］）と隣接する任意の二つのデータ線（Ｄ［ｊ−１］，Ｄ［ｊ］）によって形成される大画素領域に形成され，赤色（Ｒ）有機ＥＬ素子，緑色（Ｇ）有機ＥＬ素子，及び青色（Ｂ）有機ＥＬ素子のうちのいずれか２個の有機ＥＬ素子が含まれる。このように構成された大画素（Ｐｉｊ）は，現在選択走査線（Ｓ［ｉ］），直前選択走査線（Ｓ［ｉ−１］），発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］），及びデータ線（Ｄ［ｊ］）から伝達される信号に応じて，一つのデータ線（Ｄ［ｊ］）から印加されたデータ信号に基づいて２個の有機ＥＬ素子が時分割的に発光するように駆動される。一つの大画素（Ｐｉｊ）で２個の有機ＥＬ素子を時分割的に発光させるために，２本の発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］）を含んで各発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］）に印加される発光走査信号は，一つの大画素に含まれた２個の有機ＥＬ素子が選択的に発光するように制御する。

選択及び発光走査駆動部２００は，当該駆動線の各大画素にデータ信号が印加できるように，当該駆動線を選択するための選択信号を順に選択走査線（Ｓ［１］〜Ｓ［ｎ］）に伝達し，有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）の発光を制御するための発光走査信号を順に発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］）に伝達する。そして，データ駆動部５００は，選択信号が順に印加されるごとに，選択信号が印加された駆動線の各大画素に対応するデータ信号をデータ線（Ｄ［１］〜Ｄ［ｍ］）に印加する。

そして，選択及び発光走査駆動部２００とデータ駆動部５００の一方または両方を，表示パネル１００が形成された基板から分離して形成し，基板に電気的に連結することができる。また，これと異なる構造として，選択及び発光走査駆動部２００及び／又はデータ駆動部５００を表示パネル１００のガラス基板上に直接装着することもでき，表示パネル１００の基板に，選択走査線，データ線，及びトランジスタが形成されている
各層に形成した駆動回路で代替することもできる。又は，選択及び発光走査駆動部２００及び／又はデータ駆動部５００を，表示パネル１００の基板に接着されて電気的に連結されたＴＣＰ（tape carrier package），ＦＰＣ（flexible printed circuit）又はＴＡＢ（tape
automatic bonding）にチップなどの形態で装着することもできる。

そして，本発明の実施形態では一つのフレームが二個のフィールドに時分割されて駆動され，二個のフィールドでは，各々赤色，緑色，及び青色のデータのうちのいずれか二色のデータを記入して発光させる。このために，選択及び発光走査駆動部２００は，フィールドごとに順に選択信号を選択走査線（Ｓ［ｉ］）に伝達し，一つの大画素に含まれた２個の有機ＥＬ素子が当該フィールドの期間に発光できるように，発光信号を当該発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］）に順に印加する。そして，データ駆動部５００は，フィールドごとにＲ，Ｇ，Ｂデータ信号を当該データ線（Ｄ［ｊ］）に印加する。

次に図３を参照して，本発明の第１実施形態による大画素について詳細に説明する。

図３は，本発明の第１実施形態による有機ＥＬ表示装置の大画素（Ｐｉｊ）を示す回路図である。図３では，有機物質の電界発光を利用する大画素を例として示しており，説明の便宜上，ｉ番目行の走査線（Ｓ［ｉ］）とｊ番目列のデータ線（Ｄ［ｊ］）に形成される大画素領域の大画素を代表として示した（ここで，ｉは１からｎまでの整数であり，ｊは１からｍまでの整数である）。また，便宜上，発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］）に印加される発光信号の符号も，発光走査線と同一に‘Ｅ１［ｉ］，Ｅ２［ｉ］’と表示し，選択走査線（Ｓ［ｉ］）に印加される選択信号の符号も，同一に‘Ｓ［ｉ］’と表示する。大画素（Ｐｉｊ）の有機ＥＬ素子（ＯＬＥＤ１）及び有機ＥＬ素子（ＯＬＥＤ２）は，赤色（Ｒ）有機ＥＬ素子，緑色（Ｇ）有機ＥＬ素子，及び青色（Ｂ）有機ＥＬ素子のうちのいずれか２個であり，大画素（Ｐｉｊ）の全てのトランジスタ（Ｍ１，Ｍ２１，Ｍ２２，Ｍ３，Ｍ４，Ｍ５）はｐチャンネルトランジスタに示した。従って（Ｅ１，Ｍ２１，ＯＬＥＤ１）が１個の小画素となる。

図３のように，大画素回路（Ｐｉｊ）は，大画素駆動回路部１１５，２個の有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２），及び２個の有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）が各々選択的に発光するように制御するトランジスタ（Ｍ２１，Ｍ２２）を含む。

大画素駆動回路部１１５は選択走査線（Ｓ［ｉ］）及びデータ線（Ｄ［ｊ］）に連結され，データ線（Ｄ［ｊ］）を通じて伝達されるデータ信号に対応して有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）に印加される電流を生成する。本実施形態で大画素駆動回路部１１５は，４個のＰＭＯＳトランジスタ及び２個のキャパシタ，つまり，トランジスタＭ１，Ｍ３，Ｍ４，Ｍ５と，キャパシタ（Ｃｖｔｈ）及びキャパシタ（Ｃｓｔ）を含む。しかし，本発明による大画素駆動回路部は，このような４個のトランジスタ及び２個のキャパシタに限定されず，有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）に印加する電流パルスを形成する回路であれば充分である。

具体的に，トランジスタ（Ｍ５）は，ゲートが現在選択走査線（Ｓ［ｉ］）に連結され，ソース・ドレインの一方がデータ線（Ｄ［ｊ］）に連結され，選択走査線（Ｓ［ｉ］）からの選択信号に応答して，データ線（Ｄ［ｊ］）から印加されたデータ電圧をキャパシタ（Ｃｖｔｈ）のノード（Ｂ）に伝達する。トランジスタ（Ｍ４）は，直前選択走査線（Ｓ［ｉ−１］）からの選択信号に応答して，キャパシタ（Ｃｖｔｈ）のノード（Ｂ）を電源線（ＶＤＤ）に直接連結する。トランジスタ（Ｍ３）は，直前走査線（Ｓ［ｉ−１］）からの選択信号に応答して，トランジスタ（Ｍ１）をダイオード連結させる。駆動トランジスタ（Ｍ１）は有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）を駆動するための駆動トランジスタであって，ゲートがキャパシタ（Ｃｖｔｈ）のノード（Ａ）に接続され，ソースが電源線（ＶＤＤ）に接続され，ゲートに印加される電圧に応じて有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）に印加する電流を制御する。

また，キャパシタ（Ｃｓｔ）は，一方の電極が電源線（ＶＤＤ）に接続され，他の電極がトランジスタ（Ｍ４）のドレーン電極（ノードＢ）に接続される。キャパシタ（Ｃｖｔｈ）は，一方の電極（ノードＢ）がキャパシタ（Ｃｓｔ）の他の電極に連結されて２個のキャパシタが直列連結され，他の電極（ノードＡ）が駆動トランジスタ（Ｍ１）のゲートに連結される。

そして，駆動トランジスタ（Ｍ１）のドレーンには，有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）が選択的に発光するように制御するＰＭＯＳトランジスタ（Ｍ２１，Ｍ２２）のソースが各々連結され，トランジスタ（Ｍ２１，Ｍ２２）のゲートには，各々発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］）が連結される。トランジスタ（Ｍ２１，Ｍ２２）のドレーンには各々有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）のアノードが連結され，有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）のカソードは低電位電源線に接続される。低電位電源線には，電源線（ＶＤＤ）に印加されるべき電位より低い電位の電圧（ＶＳＳ）が印加される。このような低電位電源電圧（ＶＳＳ）としては，負の電圧又は接地電圧を用いることができる。

次に，図４を参照して，本発明の第１実施形態による有機ＥＬ表示装置の駆動方法について詳細に説明する。図４は，本発明の第１実施形態による有機ＥＬ表示装置の信号タイミング図である。以下では説明の簡略化のために，選択走査線（Ｓ［ｉ］）に印加される選択信号を，選択走査線と同じＳ［ｉ］で表示し，発光走査線（Ｅ１［ｉ］，Ｅ２［ｉ］）に印加される発光信号を，各々発光走査線と同じＥ１［ｉ］，Ｅ２［ｉ］で表示した（ここで，ｉは１からｎまでの整数）。そして，ｊ番目データ線（Ｄ［ｊ］）に印加されるデータ電圧もＤ［ｊ］と表示した（ここで，ｊは１からｍまでの整数）。

図４に示したように，本発明の第１実施形態による有機ＥＬ表示装置は，１フレームが二個のフィールド（１Ｆ，２Ｆ）に分割されて駆動され，各フィールド（１Ｆ，２Ｆ）で選択信号（Ｓ［１］〜Ｓ［ｎ］）が順に印加される。大画素駆動回路部１１５を共有する二個の有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）は，各々一つのフィールドに該当する期間中は継続して発光する（実際は，少し短くても，また断続しても差し支えない）。そして，フィールド（１Ｆ，２Ｆ）の特性値，特にタイミングは，行別に独立的に定義され，図４では，一番目の行の選択走査線（Ｓ［１］）を基準に定義された二個のフィールド（１Ｆ，２Ｆ）を示した。

第１フィールド（１Ｆ）において，直前選択走査線（Ｓ［０］）に低レベルの選択信号が印加される間，トランジスタ（Ｍ３）及びトランジスタ（Ｍ４）が導通する。トランジスタ（Ｍ３）が導通してトランジスタ（Ｍ１）はダイオード連結状態となる。したがって，トランジスタ（Ｍ１）のゲートとソースとの間の電圧差がトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）となるまで変わるようになる。この時，トランジスタ（Ｍ１）のソースが電源（ＶＤＤ）に連結されているので，トランジスタ（Ｍ１）のゲート，つまり，キャパシタ（Ｃｖｔｈ）のノード（Ａ）に印加される電圧は電源電圧（ＶＤＤ）と敷居電圧（Ｖｔｈ）の合計になる。また，トランジスタ（Ｍ４）が導通すればキャパシタ（Ｃｖｔｈ）のノード（Ｂ）には電源（ＶＤＤ）が印加され，キャパシタ（Ｃｖｔｈ）に充電される電圧（ＶＣｖｔｈ）は（数式２）の通りである。

・・・（数式２）

ここで，Ｖ_Ｃｖｔｈはキャパシタ（Ｃｖｔｈ）に充電される電圧を，Ｖ_{ＣｖｔｈＡ}はキャパシタ（Ｃｖｔｈ）のノード（Ａ）に印加される電圧，Ｖ_{ＣｖｔｈＢ}はキャパシタ（Ｃｖｔｈ）のノード（Ｂ）に印加される電圧を意味する。

現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加される間，トランジスタ（Ｍ５）が導通して，データ線（Ｄ１）から印加されたデータ電圧（Ｖｄａｔａ）がノード（Ｂ）に印加される。また，キャパシタ（Ｃｖｔｈ）には，トランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）に相当する電圧が充電されているので，トランジスタ（Ｍ１）のゲートには，データ電圧（Ｖｄａｔａ）とトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）の合計に対応する電圧が印加される。つまり，トランジスタ（Ｍ１）のゲート−ソース間電圧（Ｖｇｓ）は次の（数式３）の通りである。

・・・（数式３）

直前選択走査線（Ｓ［０］）及び現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加される間，両発光信号（Ｅ１［１］）及び（Ｅ２［１］）は共に高レベルになってトランジスタ（Ｍ２１）及びトランジスタ（Ｍ２２）が共に遮断されるので，大画素駆動回路部で漏れ電流が生じても有機ＥＬ素子まで流れるのが防止される。

現在選択走査線（Ｓ［１］）に印加されている低レベルの選択信号が高レベルの信号に変化すれば，発光制御線（Ｅ１［１］）に低レベルの発光信号が印加されてトランジスタ（Ｍ２１）が導通し，トランジスタ（Ｍ１）のゲート−ソース電圧（Ｖ_ＧＳ）に対応する電流（Ｉ_ＯＬＥＤ）が有機ＥＬ素子（ＯＬＥＤ１）に供給されて，有機ＥＬ素子（ＯＬＥＤ１）が発光する。電流（Ｉ_ＯＬＥＤ）は（数式４）の通りである。

・・・（数式４）

ここで，Ｉ_ＯＬＥＤは有機ＥＬ素子（ＯＬＥＤ１）に流れる電流であり，Ｖｇｓはトランジスタ（Ｍ１）のソースとゲートとの間の電圧，Ｖｔｈはトランジスタ（Ｍ１）の敷居電圧，Ｖｄａｔａはデータ電圧，βは定数値を示す。

第２フィールド（２Ｆ）で，直前選択走査線（Ｓ［０］）に低レベルの選択信号が印加される間，第１フィールド（１Ｆ）の場合と同様に，キャパシタ（Ｃｖｔｈ）に電圧（Ｖ_Ｃｖｔｈ）が充電される。その後，現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加されている間，トランジスタ（Ｍ５）が導通して，データ線（Ｄ１）から印加されたデータ電圧（Ｖｄａｔａ）がノード（Ｂ）に印加される。

また，直前選択走査線（Ｓ［０］）及び現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加されている間，両発光信号（Ｅ１［１］）及び（Ｅ２［１］）は共に高レベルになってトランジスタ（Ｍ２１）及びトランジスタ（Ｍ２２）が共に遮断されるので，大画素駆動回路部で漏れ電流があっても，有機ＥＬ素子（ＯＬＥＤ２，ＯＬＥＤ２）まで流れるのが防止される。

現在選択走査線（Ｓ［１］）に高レベルの信号が印加されれば，発光制御線（Ｅ２［１］）に低レベルの発光信号が印加されてトランジスタ（Ｍ２２）が導通し，トランジスタ（Ｍ１）のゲート−ソース電圧（Ｖ_ＧＳ）に対応する電流（Ｉ_ＯＬＥＤ）が有機ＥＬ素子（ＯＬＥＤ２）に供給されて，有機ＥＬ素子（ＯＬＥＤ２）は発光する。

このように第１フィールド（１Ｆ）で，選択信号（Ｓ［０］）及び選択信号（Ｓ［１］）が高レベルである間に発光信号（Ｅ１［１］）が低レベルであり，第１フィールド（１Ｆ）期間に発光信号（Ｅ２［１］）は高レベルになって，一番目の行の有機ＥＬ素子（ＯＬＥＤ１）が発光する。一方，第２フィールド（２Ｆ）では，選択信号（Ｓ［０］）及び選択信号（Ｓ［１］）が高レベルである間に発光信号（Ｅ２［１］）が低レベルであり，発光信号（Ｅ１［１］）は第２フィールド（１Ｆ）の間は始終高レベルであって，一番目の行の有機ＥＬ素子（ＯＬＥＤ２）が発光する。

図４に示す選択信号（Ｓ［ｉ］）及び発光信号（Ｅ１［ｉ］，Ｅ２［ｉ］）は，図２の選択及び発光走査駆動部２００で生成されて出力される。

以下，本発明の第１実施形態による有機ＥＬ表示装置での選択信号（Ｓ［ｉ］）及び発光信号（Ｅ１［ｉ］，Ｅ２［ｉ］）を生成する選択及び発光走査駆動部２００について，図５〜図９を参照して詳細に説明する。

図５は，本発明の第１実施形態による有機ＥＬ表示装置の選択及び発光走査駆動部２００の構成を概略的に示す図である。

選択及び発光走査駆動部２００は選択信号部２１０及び発光信号部２２０を含む。

選択信号部２１０は，開始信号（ＳＰ１）及びクロック信号（ＣＬＫ）を受信して，選択信号（Ｓ［ｉ］）と，発光信号（Ｅ１［ｉ］，Ｅ２［ｊ］）を生成するための信号（ＳＲ［１］〜ＳＲ［ｎ］）とを生成する。発光信号部２２０は，開始信号（ＳＰ２），クロック信号（ＣＬＫ），及び信号（ＳＲ［０］〜ＳＲ［ｎ］）を受信して発光信号（Ｅ１［ｉ］，Ｅ２［ｊ］）を生成する。

図６は，選択信号部２１０の構成をより具体的に示す図であり，図７は，選択信号部２１０から出力される信号のタイミング図である。

選択信号部２１０は，シフトレジスタ動作のために用いられる複数のフリップフロップ（ＦＦ_１０〜ＦＦ_１ｎ），及び複数のＮＡＮＤゲート（２１１_１〜２１１_ｎ）を含み，開始信号（ＳＰ１）及びクロック信号（ＣＬＫと，その反転クロックCLKB）を受信し，ＳＰ１を全ＦＦ（フリップフロップ）に入力信号として供給し，ＣＬＫを偶数番号のフリップフロップ（ＦＦ_１０，ＦＦ_１２，…）にクロック信号として供給し，ＣＬＫＢを奇数番号のフリップフロップ（ＦＦ_１１，ＦＦ_１３，…）にクロック信号として供給する。

フリップフロップ（ＦＦ_１０）は，図７に示されているように開始信号（ＳＰ１）及びクロック信号（ＣＬＫ）を受信して，クロック信号（ＣＬＫ）が低レベルである間は開始信号（ＳＰ１）を通過させ，クロック信号（ＣＬＫ）が高レベルに変化すると直前の開始信号（ＳＰ１）をラッチして，クロック信号（ＣＬＫ）が高レベルである間には始終，ラッチしてある開始信号（ＳＰ１）を出力することにより，信号（ＳＲ［０］）を生成する。そして，フリップ・フロップ（ＦＦ_１１）は，前述のフリップフロップ（ＦＦ_１０）の動作と同様に，信号（ＳＲ［０］）及びクロック信号（ＣＬＫＢ）を受信して，クロック信号（ＣＬＫＢ）が低レベルである間に信号（ＳＲ［０］）を通過させ，クロック信号（ＣＬＫＢ）が高レベルに変化すると前段の出力信号（ＳＲ［０］）をラッチして，クロック信号（ＣＬＫＢ）が高レベルである間には始終，ラッチしてある信号（ＳＲ［０］）を出力することにより，信号（ＳＲ［1］）を生成する。ＦＦ_１２，ＦＦ_１３以降も同様操作の繰り返しである。

このようにしてフリップフロップ（ＦＦ_１ｉ）は，フリップフロップ（ＦＦ_１ｉ−１）で生成された信号（ＳＲ［ｉ−１］）及びクロック信号（ＣＬＫ，または，その反転クロックＣＬＫＢ）を受信し，信号（ＳＲ［ｉ−１］）が半クロックシフトされた信号（ＳＲ［ｉ］）を生成する。そして，ＮＡＮＤゲート（２１１_ｉ）は信号（ＳＲ［ｉ−１］）及び信号（ＳＲ［ｉ］）を受信して，入力される二つの信号が全て高レベルである期間に，低レベルを有する選択信号（Ｓ［ｉ］）を生成する。このようにして選択信号部２１０は，信号（ＳＲ［０］〜ＳＲ［ｎ］）及び選択信号（Ｓ［０］〜Ｓ［ｎ］）を順に生成する。

図８は，発光信号部２２０の構成を概略的に示す図であり，図９は，発光信号部２２０に入力される信号及び出力される信号のタイミング図である。前に図２を参照して説明したように，大画素駆動回路部１１５を共有する２個の有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）は，各々一個のフィールドに相当する期間の間発光する。図８では，一番目の行の発光信号（Ｅ１［１］，Ｅ２［１］）を基準に二個のフィールド（１ＳＦ，２ＳＦ）を示した。

発光信号部２２０は，シフトレジスタである複数のフリップフロップ（ＦＦ_２１〜ＦＦ_２ｎ），及び複数の論理回路部（２２１_１〜２２１_ｎ）を含む。フリップフロップ（ＦＦ_２１）は，開始信号（ＳＰ２）及びクロック信号（ＣＬＫと，その反転信号ＣＬＫＢ）を受信して，クロック信号（ＣＬＫ）が低レベルである時に高レベルの開始信号（ＳＰ２）を通過させ，第１フィールドの間維持して信号（ＥＲ［１］）を生成する。フリップフロップ（ＦＦ_２２）は，信号（ＥＲ［１］）及びクロック信号（ＣＬＫＢ）を受信して，クロック信号（ＣＬＫＢ）が低レベルである時に高レベルの信号（ＥＲ［１］）を通過させ，第１フィールドの間維持して信号（ＥＲ［２］）を生成する。このようにしてフリップフロップ（ＦＦ_２ｉ）は，フリップフロップ（ＦＦ_２ｉ−１）で生成された信号（ＥＲ［ｉ−１］）及びクロック信号（ＣＬＫ，または，その反転クロックＣＬＫＢ）を受信して信号（ＥＲ［ｉ］）を生成する。

論理回路部（２２１_ｉ）は，２個のインバータ（２２２_ｉ，２２５_ｉ），ＮＡＮＤゲート（２２３_ｉ），及びＮＯＲゲート（２２４_ｉ）を含み，選択信号部のフリップフロップ（ＦＦ_１ｉ）から出力された信号（ＳＲ［ｉ］），及びフリップフロップ（ＦＦ_２ｉ）から出力された信号（ＥＲ［ｉ］）を受信して発光信号（Ｅ１［ｉ］，Ｅ２［ｉ］）を生成する。インバータ（２２２_ｉ）は，選択信号部のフリップフロップ（ＦＦ_１ｉ）から出力された信号（ＳＲ［ｉ］）を受信し，ＮＡＮＤゲート（２２３_ｉ）は，インバータ（２２２_ｉ）の出力信号（/ＳＲ［ｉ］），及びフリップフロップ（ＦＦ_２ｉ）から出力された信号（ＥＲ［ｉ］）を受信する。ＮＯＲゲート（２２４_ｉ）は，信号（ＳＲ［ｉ］）及び信号（ＥＲ［ｉ］）を受信する。そしてインバータ（２２５_ｉ）は，ＮＯＲゲート（２２４_ｉ）の出力を入力に反転させる。

具体的に，フリップフロップ（ＦＦ_２１）及び論理回路部（２２１_１）の動作を例に挙げて説明する。図９のように，信号（ＥＲ［１］）は，第１フィールド（１Ｆ）の間に高レベルであり，第２フィールド（２Ｆ）の間には低レベルである。信号（ＳＲ［１］）は，第１フィールド（１Ｆ）間に最初の一つのクロックの間には高レベルであり，残りのクロックの間には低レベルである。

まず，第１フィールド（１Ｆ）の間に信号（ＥＲ［１］）が高レベルであれば，ＮＡＮＤゲート（２２３_１）は他の入力の反転された信号を出力する。つまり，ＮＡＮＤゲート（２２３_１）は，インバータ（２２２_１）の出力信号（/ＳＲ［１］）の反転された信号（ＳＲ［１］）を出力する。また，ＮＯＲゲート（２２４_１）は高レベルの信号（ＥＲ［１］）が入力されて，信号（ＳＲ［１］）に関係なく高レベルが出力される。したがって，第１フィールド（１Ｆ）の間，信号（ＳＲ［１］）と同一な信号が発光信号（Ｅ１［１］）として出力され，発光信号（Ｅ２［１］）は信号（ＳＲ［１］）の一周期の始終高レベルになる。

結局，第１フィールド（１Ｆ）で発光信号（Ｅ１［１］）は，信号（ＳＲ［１］）が高レベルである間に高レベルであり，信号（ＳＲ［１］）が低レベルである間には低レベルになる。また，第１フィールド（１Ｆ）で発光信号（Ｅ２［１］）は，信号（ＳＲ［１］）が高レベルである間に高レベルであり，信号（ＳＲ［１］）が低レベルである間にも高レベルになる。したがって，信号（ＳＲ［１］）が高レベルである間には有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）にはいかなる電流も印加されず，信号（ＳＲ［１］）が低レベルである間には，発光信号（Ｅ１［１］）に応答して動作するトランジスタ（Ｍ２１）が導通され，有機ＥＬ素子（ＯＬＥＤ１）に電流が印加されて有機ＥＬ素子（ＯＬＥＤ１）が発光する。

次に，第２フィールド（２Ｆ）の間に信号（ＥＲ［１］）が低レベルであれば，ＮＡＮＤゲート（２２３_１）は，他の入力に関係なく高レベル信号を発光信号（Ｅ１［１］）として出力する。また，ＮＯＲゲート（２２４_１）は，低レベルである信号（ＥＲ［１］）が入力されて信号（ＳＲ［１］）の反転された信号（/ＳＲ［１］）を出力し，この信号（/ＳＲ［１］）は再びインバータ（２２５_１）により反転されて，発光信号（Ｅ２［１］）として信号（ＳＲ［１］）が出力される。したがって，第２フィールド（２Ｆ）の間，信号（ＳＲ［１］）と同一な信号が発光信号（Ｅ２［１］）として出力され，発光信号（Ｅ１［１］）は信号（ＳＲ［１］）の一周期の始終高レベルになる。

結局，第２フィールド（２Ｆ）で発光信号（Ｅ２［１］）は，信号（ＳＲ［１］）が高レベルである間に高レベルであり，信号（ＳＲ［１］）が低レベルである間には低レベルになる。また，第２フィールド（２Ｆ）で発光信号（Ｅ１［１］）は，信号（ＳＲ［１］）が高レベルである間に高レベルであり，信号（ＳＲ［１］）が低レベルである間にも高レベルになる。したがって，信号（ＳＲ［１］）が高レベルである間には，有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）にはいかなる電流も印加されず，信号（ＳＲ［１］）が低レベルである間には，発光信号（Ｅ２［１］）に応答して動作するトランジスタ（Ｍ２２）が導通され，有機ＥＬ素子（ＯＬＥＤ２）に電流が印加されて，有機ＥＬ素子（ＯＬＥＤ２）が発光する。

このような方式で，第１フィールドで論理回路部（２２１_２〜２２１_ｎ）の各々は，信号（ＳＲ［２〜ｎ］）と同一な発光信号（Ｅ１［２〜ｎ］）と，常に高レベルである発光信号（Ｅ２［２〜ｎ］）とを生成する。また，第２フィールドで論理回路部（２２１_２〜２２１_ｎ）の各々は，信号（ＳＲ［２〜ｎ］）と同一な発光信号（Ｅ２［２〜ｎ］）と，常に高レベルである発光信号（Ｅ１［２〜ｎ］）とを生成する。

このように，一つのＮＡＮＤゲート，一つのＮＯＲゲート，及び２個のインバータを含む論理ゲートを使用することによって，一つのシフトレジスタを用いて２個の発光信号を生成することができる。したがって，発光信号を生成して出力する選択及び発光走査駆動装置をより容易に実現することができ，また，この駆動装置を構成するトランジスタの数を減らして回路面積を減少させ，トランジスタによって発生し得る不良率も減らすことができるので歩留まりが向上する。

次に，図３及び図１０〜図１４を参照して，本発明の第２実施形態による有機ＥＬ表示装置について説明する。

本発明の第２実施形態による有機ＥＬ表示装置は，図３で駆動トランジスタ（Ｍ１）をダイオード連結するトランジスタ（Ｍ３）が導通すれば，トランジスタ（Ｍ２１）又はトランジスタ（Ｍ２２）も導通して，駆動トランジスタ（Ｍ１）のゲートノードの電位を初期化させる点が第１実施形態と異なる。

まず，図３と図１０を比較して，第２実施形態による有機ＥＬ表示装置の大画素の動作について詳しく説明する。図１０は，本発明の第２実施形態による有機ＥＬ表示装置の信号タイミング図である。

第１フィールド（１Ｆ）で，直前選択走査線（Ｓ［０］）に低レベルの選択信号が印加される間，トランジスタ（Ｍ３）及びトランジスタ（Ｍ４）が導通する。トランジスタ（Ｍ３）が導通するとトランジスタ（Ｍ１）はダイオード連結状態となる。したがって，トランジスタ（Ｍ１）のゲートとソースとの間の電圧差が，トランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）となるまで変わる。この時，トランジスタ（Ｍ１）のソースが電源（ＶＤＤ）に連結されているので，トランジスタ（Ｍ１）のゲート，つまり，キャパシタ（Ｃｖｔｈ）のノード（Ａ）に印加される電圧は電源電圧（ＶＤＤ）と敷居電圧（Ｖｔｈ）の合計になる。また，トランジスタ（Ｍ４）が導通するとキャパシタ（Ｃｖｔｈ）のノード（Ｂ）には電源（ＶＤＤ）が印加され，キャパシタ（Ｃｖｔｈ）に電圧（Ｖ_Ｃｖｔｈ）が充電される。

また，直前選択走査線（Ｓ［０］）に低レベルの選択信号が印加された後から所定時間（Ｔｄ）の間，発光信号（Ｅ２［１］）として低レベルの信号が印加されてトランジスタ（Ｍ２２）が導通する。したがって，発光信号（Ｅ２［１］）によってトランジスタ（Ｍ３）が導通した後，所定時間（Ｔｄ）の間トランジスタ（Ｍ２２）が導通してノード（Ｃ）の電圧がＶＳＳ−Ｖｔｈになり，キャパシタ（Ｃｖｔｈ）は初期化される。また，時間（Ｔｄ）が経過した後には発光信号（Ｅ１［１］）及び発光信号（Ｅ２［１］）に全て高レベルが印加されて，キャパシタ（Ｃｖｔｈ）が充電される間に漏れ電流が有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）に流れるのを防止することができる。

その次に，現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加される間，トランジスタ（Ｍ５）が導通して，データ線（Ｄ１）から印加されたデータ電圧（Ｖｄａｔａ）がノード（Ｂ）に印加される。また，キャパシタ（Ｃｖｔｈ）には，トランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）に該当する電圧が充電されているので，トランジスタ（Ｍ１）のゲートには，データ電圧（Ｖｄａｔａ）とトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）の合計に対応する電圧が印加される。

直前選択走査線（Ｓ［０］）及び現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加される間，発光信号（Ｅ１［１］）及び発光信号（Ｅ２［１］）は全て高レベルになってトランジスタ（Ｍ２１）及びトランジスタ（Ｍ２２）が全て遮断されるので，漏れ電流が有機ＥＬ素子（ＯＬＥＤ２，ＯＬＥＤ２）に流れるのが防止される。

現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加された後で高レベルの信号が印加されれば，発光制御線（Ｅ１［１］）に低レベルの発光信号が印加されてトランジスタ（Ｍ２１）が導通し，トランジスタ（Ｍ１）のゲート−ソース電圧（Ｖ_ＧＳ）に対応する電流（Ｉ_ＯＬＥＤ）が有機ＥＬ素子（ＯＬＥＤ１）に供給されて，有機ＥＬ素子（ＯＬＥＤ１）は発光する。

第２フィールド（２Ｆ）で，直前選択走査線（Ｓ［０］）に低レベルの選択信号が印加される間，第１フィールド（１Ｆ）の場合と同一に，キャパシタ（Ｃｖｔｈ）に電圧（Ｖ_Ｃｖｔｈ）が充電される。また，直前選択走査線（Ｓ［０］）に低レベルの選択信号が印加された後から所定時間（Ｔｄ）の間，発光信号（Ｅ１［１］）として低レベルの信号が印加されて，トランジスタ（Ｍ２１）が導通する。したがって，発光信号（Ｅ１［１］）によってトランジスタ（Ｍ３）が導通した後，所定時間（Ｔｄ）の間トランジスタ（Ｍ２１）が導通してノード（Ｃ）の電圧がＶＳＳ−Ｖｔｈになり，キャパシタ（Ｃｖｔｈ）は初期化される。また，時間（Ｔｄ）が経過した後には発光信号（Ｅ１［１］）及び発光信号（Ｅ２［１］）に全て高レベルが印加されて，キャパシタ（Ｃｖｔｈ）が充電される間に漏れ電流が有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）に流れるのを防止することができる。

その後，現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加される間にトランジスタ（Ｍ５）が導通して，データ線（Ｄ１）から印加されたデータ電圧（Ｖｄａｔａ）がノード（Ｂ）に印加される。また，直前選択走査線（Ｓ［０］）及び現在選択走査線（Ｓ［１］）に低レベルの選択信号が印加される間，発光信号（Ｅ１［１］）及び発光信号（Ｅ２［１］）は全て高レベルになってトランジスタ（Ｍ２１）及びトランジスタ（Ｍ２２）が全て遮断されるので，漏れ電流が有機ＥＬ素子（ＯＬＥＤ２，ＯＬＥＤ２）に流れるのが防止される。現在選択走査線（Ｓ［１］）に高レベルの信号が印加されれば，発光制御線（Ｅ２［１］）に低レベルの発光信号が印加されてトランジスタ（Ｍ２２）が導通し，トランジスタ（Ｍ１）のゲート−ソース電圧（Ｖ_ＧＳ）に対応する電流（Ｉ_ＯＬＥＤ）が有機ＥＬ素子（ＯＬＥＤ２）に供給されて，有機ＥＬ素子（ＯＬＥＤ２）は発光する。

このように，低レベルの直前選択信号（Ｓ［ｉ−１］）が印加される間，所定時間（Ｔｄ）の間，低レベルの発光信号（Ｅ１［ｉ］）又は発光信号（Ｅ２［ｉ］）が印加されてトランジスタ（Ｍ２１）又はトランジスタ（Ｍ２２）が導通し，キャパシタ（Ｃｖｔｈ）を初期化させるので，大画素の誤動作を防止することができる。

図１１は，本発明の第２実施形態による選択及び発光走査駆動部３００の構成を概略的に示す図である。

選択及び発光走査駆動部３００は，選択信号部３１０及び発光信号部３２０を含む。選択信号部３１０は，開始信号（ＳＰ１），クロック信号（ｓｃｌｋ），及びクロック信号（ＣＬＫ）を受信して，選択信号（Ｓ［ｉ］）及び発光信号（Ｅ１［ｉ］，Ｅ２［ｊ］）を生成するための信号（ＳＳＲ［１］〜ＳＳＲ［ｎ］）を生成する。発光信号部３２０は，開始信号（ＳＰ２），クロック信号（ＣＬＫ），及び信号（ＳＳＲ［０］〜ＳＳＲ［ｎ］）を受信して発光信号（Ｅ１［ｉ］，Ｅ２［ｊ］）を生成する。

図１２は，本発明の第２実施形態による有機ＥＬ表示装置の選択及び発光走査駆動部３００の選択信号部３１０の構成を概略的に示す図であり，図１３は，図１２の論理回路部（３１５_ｉ−１）の動作を説明する信号タイミング図である。

選択信号部３１０は，複数のフリップフロップ（ＦＦ_１０〜ＦＦ_１ｎ），複数のＮＡＮＤゲート部（３１１_ｉ），複数の論理回路部（３１５_ｉ−１）及び複数の論理回路部３１５_ｉ）を含む。フリップフロップ（ＦＦ_１０）は図１２に示されているように，開始信号（ＳＰ１）及びクロック信号（ＣＬＫ）を受信して信号（ＳＲ［０］）を生成し，フリップフロップ（ＦＦ_１ｉ）は，フリップフロップ（ＦＦ_１ｉ−１）で生成された信号（ＳＲ［ｉ−１］）及びクロック信号（ＣＬＫ）を受信して信号（ＳＲ［ｉ］）を生成する。そして，ＮＡＮＤゲート部（３１１_ｉ）は，信号（ＳＲ［ｉ−１］）及び信号（ＳＲ［ｉ］）を受信して，入力される二つの信号が全て高レベルである期間に低レベルを有する選択信号（Ｓ［ｉ］）を生成する。図１２で，ＮＡＮＤゲート部（３１１_ｉ）は２個のインバータを含む構成で示されたが，２個のインバータを含まない場合と動作関係は同一であり，２個のインバータをさらに含むことによって，出力される信号（Ｓ［ｉ］）の波形歪曲を防止することができる。

複数の論理回路部（３１５_ｉ−１）は，クロック信号（ＣＬＫ）が所定時間（Ｔｄ）の間シフトされたクロック信号（ｓｃｌｋ）の反転信号（/ｓｃｌｋ）を出力するインバータ（ａ_ｉ−１），信号（/ｓｃｌｋ），及びフリップフロップ（ＦＦ_１ｉ−１）の出力信号（ＳＲ［ｉ−１］）を入力とするＮＡＮＤゲート（ｂ_ｉ−１），ＮＡＮＤゲート（ｂ_ｉ−１）の出力を反転させるインバータ（ｃ_ｉ−１），及びＯＲゲート（ｄ_ｉ−１）を含む。ＯＲゲート（ｄ_ｉ−１）は，論理回路部（３１５ｉ−１）のインバータ（ｃ_ｉ−１）の出力，及び論理回路部（３１５_ｉ）のインバータ（ｃ_ｉ）の出力を受信して信号（ＳＳＲ［ｉ］）を出力する。本実施形態によれば，クロック信号（ｓｃｌｋ）の位相はクロック信号（ＣＬＫ）の位相より時間（Ｔｄ）の間早く進められる。つまり，クロック信号（ｓｃｌｋ）はクロック信号（ＣＬＫ）より進相である。

複数の論理回路部（３１５_ｉ）は，フリップフロップ（ＦＦ_１ｉ）に入力されるクロック信号（ＣＬＫ）が所定時間（Ｔｄ）の間シフトされたクロック信号（ｓｃｌｋ）と，フリップフロップ（ＦＦ_１ｉ）の出力信号（ＳＲ［ｉ］）を受信するＮＡＮＤゲート（ｂ_ｉ），ＮＡＮＤゲート（ｂ_ｉ）の出力を反転させるインバータ（ｃ_ｉ），及びＯＲゲート（ｄ_ｉ）を含む。ＯＲゲート（ｄ_ｉ）は，論理回路部（３１５_ｉ＋１）のインバータ（ｃ_ｉ＋１）の出力，及び論理回路部（３１５_ｉ）のインバータ（ｃ_ｉ）の出力を受信して，信号（ＳＳＲ［ｉ＋１］）を出力する。

ここで，論理回路部（３１５_ｉ−１）でのＮＡＮＤゲート（ｂ_ｉ−１）及びインバータ（ｃ_ｉ−１）の出力と，論理回路部（３１５_ｉ）でのＮＡＮＤゲート（ｂ_ｉ）及びインバータ（ｃ_ｉ）の出力は，各々ＡＮＤゲートの出力と同一である。したがって，図１１でのＮＡＮＤゲート（ｂ_ｉ−１）及びインバータ（ｃ_ｉ−１）と，ＮＡＮＤゲート（ｂ_ｉ）及びインバータ（ｃ_ｉ）は各々一つのＡＮＤゲートでも実現することができる。

このように，第２実施形態による選択信号部３１０は，フリップフロップの出力とクロック信号（ｓｃｌｋ）を受信して信号（ＳＳＲ）を出力する正クロック論理回路部（３１５_ｉ）と，フリップフロップの出力と反転されたクロック信号（/ｓｃｌｋ）を受信して信号（ＳＳＲ）を出力する反転クロック論理回路部（３１５_ｉ−１）とが交互に備えられる構成を有する。

このような選択信号部３１０の動作は，代表的に論理回路部（３１５_ｉ−１）を中心に図１３を参照して説明する。

図１３のように，ＮＡＮＤゲート（ｂ_ｉ−１）及びインバータ（ｃ_ｉ−１）は，反転されたクロック信号（/ｓｃｌｋ）及びフリップフロップ（ＦＦ_１ｉ−１）の出力信号（ＳＲ［ｉ−１）］）が入力されて論理積信号（ＳＲ［ｉ−１）］∩/ｓｃｌｋ）を出力する。ＮＡＮＤゲート（ｂ_ｉ）及びインバータ（ｃ_ｉ）は，クロック信号（ｓｃｌｋ）及びフリップフロップ（ＦＦ_１ｉ）の出力信号（ＳＲ［ｉ］）が入力されて論理積信号（ＳＲ［ｉ］∩ｓｃｌｋ）を出力する。論理回路部（３１５_ｉ−１）のＯＲゲート（ｄ_ｉ−１）は，論理積信号（ＳＲ［ｉ−１）］∩/ｓｃｌｋ）と論理積信号（ＳＲ［ｉ］∩ｓｃｌｋ）を論理合して信号（ＳＳＲ［ｉ］）を出力する。このような方式で，論理回路部（３１５_０〜３１５_ｎ）は，半クロックずつシフトされた信号（ＳＳＲ［１］〜ＳＳＲ［ｎ＋１］）を各々順に出力する。結局，信号（ＳＳＲ［ｉ］）は信号（ＳＲ［ｉ］）より時間（Ｔｄ）の間遅く進められる。

このように選択信号部３１０で生成されて出力された信号（ＳＳＲ［１］〜ＳＳＲ［ｎ＋１］）は，図１１に示された発光信号部３２０に入力される。

図１４は，第２実施形態による発光信号部３２０を示す図であり，図１５は，発光信号部３２０に入力される信号（ＳＳＲ［１］〜ＳＳＲ［ｎ＋１］），及び出力される信号のタイミング図である。

第２実施形態の発光信号部３２０は，信号（ＳＳＲ［１］〜ＳＳＲ［ｎ＋１］）が入力されること以外には第１実施形態の発光信号部３２０と同一である。発光信号部３２０は，複数のフリップフロップ（ＦＦ_２１〜ＦＦ_２ｎ）及び複数の論理回路部（３２１_１〜３２１_ｎ）を含む。フリップフロップ（ＦＦ_２１）は，開始信号（ＳＰ２）及びクロック信号（ＣＬＫ）を受信して半クロックシフトされた信号（ＥＲ［１］）を生成する。フリップフロップ（ＦＦ_２ｉ）は，フリップフロップ（ＦＦ_２ｉ−１）で生成された信号（ＥＲ［ｉ−１）］）及びクロック信号（ＣＬＫ）を受信して各々信号（ＥＲ［ｉ］）を生成する。

論理回路部（３２１_ｉ）は，２個のインバータ（３２２_ｉ，３２５_ｉ），ＮＡＮＤゲート（３２３_ｉ），及びＮＯＲゲート（３２４_ｉ）を含み，選択信号部３１０から出力された信号（ＳＳＲ［ｉ］），及びフリップフロップ（ＦＦ_２ｉ）から出力された信号（ＥＲ［ｉ］）を受信して，発光信号（Ｅ１［ｉ］，Ｅ２［ｉ］）を生成する。インバータ（３２２_ｉ）は，選択信号部３１０から出力された信号（ＳＳＲ［ｉ］）を受信し，ＮＡＮＤゲート（３２３_ｉ）は，インバータ（３２２_ｉ）の出力信号（/ＳＳＲ［ｉ］）及びフリップフロップ（ＦＦ_２ｉ）から出力された信号（ＥＲ［ｉ］）を受信する。ＮＯＲゲート（３２４_ｉ）は，信号（ＳＳＲ［ｉ］）及び信号（ＥＲ［ｉ］）を受信する。そして，インバータ（３２５_ｉ）は，ＮＯＲゲート（３２４_ｉ）の出力を反転させる。

具体的に，フリップフロップ（ＦＦ_２１）及び論理回路部（３２１_１）の動作を例に挙げて説明する。

図１５のように，第１フィールド（１Ｆ）の間に信号（ＥＲ［１］）が高レベルであれば，ＮＡＮＤゲート（３２３_１）は他の入力の反転された信号を出力する。つまり，ＮＡＮＤゲート（３２３_１）は，インバータ（３２２_１）の出力信号（/ＳＳＲ［１］）の反転された信号（ＳＳＲ［１］）を出力する。また，ＮＯＲゲート（３２４_１）には高レベルの信号（ＥＲ［１］）が入力され，信号（ＳＳＲ［１］）に関係なく高レベルが出力される。したがって，第１フィールド（１Ｆ）の間，信号（ＳＳＲ［１］）と同一な信号が発光信号（Ｅ１［１］）として出力され，発光信号（Ｅ２［１］）は信号（ＳＳＲ［１］）の一周期の始終高レベルになる。

結局，第１フィールド（１Ｆ）で発光信号（Ｅ１［１］）は，信号（ＳＳＲ［１］）が高レベルである間に高レベルであり，信号（ＳＳＲ［１］）が低レベルである間には低レベルになる。また，第１フィールド（１Ｆ）で発光信号（Ｅ２［１］）は，信号（ＳＳＲ［１］）が高レベルである間に高レベルであり，信号（ＳＳＲ［１］）が低レベルである間にも高レベルになる。したがって，信号（ＳＳＲ［１］）が高レベルである間には，有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）にはいかなる電流も印加されず，信号（ＳＳＲ［１］）が低レベルである間には発光信号（Ｅ１［１］）に応答して動作するトランジスタ（Ｍ２１）が導通し，有機ＥＬ素子（ＯＬＥＤ１）に電流が印加されて有機ＥＬ素子（ＯＬＥＤ１）が発光する。一方，低レベルの選択信号（Ｓ［０］）が印加される間，所定時間（Ｔｄ）の間発光信号（Ｅ２［１］）が低レベルになって，所定時間（Ｔｄ）の間トランジスタ（Ｍ２２）が導通する。つまり，低レベルの選択信号（Ｓ［０］）によりトランジスタ（Ｍ３）が導通し，所定時間（Ｔｄ）の間トランジスタ（Ｍ２２）が導通して，トランジスタ（Ｍ１）のゲートノード，つまり，キャパシタ（Ｃｖｔｈ）が初期化される。

次に，第２フィールド（２Ｆ）の間に信号（ＥＲ［１］）が低レベルであれば，ＮＡＮＤゲート（３２３_１）は他の入力に関係なく高レベル信号を発光信号（Ｅ１［１］）として出力する。また，ＮＯＲゲート（３２４_１）には低レベルの信号（ＥＲ［１］）が入力されて，信号（ＳＳＲ［１］）の反転された信号（/ＳＳＲ［１］）を出力し，この信号（/ＳＳＲ［１］）は再びインバータ（３２５_１）によって反転され，発光信号（Ｅ２［１］）として信号（ＳＳＲ［１］）が出力される。したがって，第２フィールド（２Ｆ）の間に信号（ＳＳＲ［１］）と同一な信号が発光信号（Ｅ２［１］）として出力され，発光信号（Ｅ１［１］）は信号（ＳＳＲ［１］）の一周期の始終高レベルになる。

結局，第２フィールド（２Ｆ）で発光信号（Ｅ２［１］）は，信号（ＳＳＲ［１］）が高レベルである間に高レベルであり，信号（ＳＳＲ［１］）が低レベルである間には低レベルになる。また，第２フィールド（３Ｆ）で発光信号（Ｅ１［１］）は，信号（ＳＳＲ［１］）が高レベルである間に高レベルであり，信号（ＳＳＲ［１］）が低レベルである間にも高レベルになる。したがって，信号（ＳＳＲ［１］）が高レベルである間には有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）にはいかなる電流も印加されず，信号（ＳＳＲ［１］）が低レベルである間には，発光信号（Ｅ２［１］）に応答して動作するトランジスタ（Ｍ２２）が導通し，有機ＥＬ素子（ＯＬＥＤ２）に電流が印加されて有機ＥＬ素子（ＯＬＥＤ２）が発光する。一方，第２フィールドで低レベルの選択信号（Ｓ［０］）が印加される間，所定時間（Ｔｄ）の間発光信号（Ｅ１［１］）が低レベルになって，所定時間（Ｔｄ）の間トランジスタ（Ｍ２１）が導通する。つまり，低レベルの選択信号（Ｓ［０］）によりトランジスタ（Ｍ３）が導通し，所定時間（Ｔｄ）の間トランジスタ（Ｍ２１）が導通してトランジスタ（Ｍ１）のゲートノード，つまり，キャパシタ（Ｃｖｔｈ）が初期化される。

このような方式で，第１フィールドで論理回路部（３２１_２〜３２１_ｎ）の各々は，信号（ＳＳＲ［２］〜ＳＳＲ［ｎ］）と同一な発光信号（Ｅ１［２］〜Ｅ１［ｎ］）と，常に高レベルである発光信号（Ｅ２［２］〜Ｅ２［ｎ］）とを生成する。また，第２フィールドで論理回路部（３２１_２〜３２１_ｎ）の各々は，信号（ＳＳＲ［２］〜ＳＳＲ［ｎ］）と同一な発光信号（Ｅ２［２］〜Ｅ２［ｎ］）と，常に高レベルである発光信号（Ｅ１［２］〜Ｅ２［ｎ］）とを生成する。

このように，一つのＮＡＮＤゲート，一つのＮＯＲゲート，及び２個のインバータを含む論理ゲートを使用することによって，一つのシフトレジスタを用いて２個の発光信号を生成することができる。したがって，発光信号を生成して出力する選択及び発光走査駆動装置をより容易に実現することができ，また，この駆動装置を構成するトランジスタの数を減らして回路面積を減少させ，トランジスタによって発生し得る不良率も減らすことができるので歩留まりが向上する。

次に，図１６〜図１８を参照して，本発明の第３実施形態による有機ＥＬ表示装置について説明する。

本発明の第３実施形態による有機ＥＬ表示装置は，選択及び発光走査駆動部４００の選択信号部４１０にイネーブル信号（ｅｎｂ）がさらに印加されるという点が第１実施形態と異なる。したがって，以下では，イネーブル信号（ｅｎｂ）が印加される選択信号部４１０，及び選択信号部４１２から出力される信号について説明し，発光信号部４２０は第１実施形態と同一であるのでその説明を省略する。

図１６は，本発明の第３実施形態による有機ＥＬ表示装置の選択及び発光走査駆動部４００の構成を示す図であり，図１７は，信号選択部４１０の構成を示す図であり，図１８は，信号選択部４１０の動作を説明する信号タイミング図である。

図１６のように，選択及び発光走査駆動部４００は，選択信号部４１０及び発光信号部４２０を含む。選択信号部４１０は，開始信号（ＳＰ１），クロック信号（ＣＬＫ），及びイネーブル信号（ｅｎｂ）を受信して，選択信号（Ｓ［０］〜Ｓ［ｎ］）及び信号（ＳＲ［０］〜ＳＲ［ｎ］）を出力する。発光信号部４２０は，第１実施形態による発光信号部２２０と同一に，選択信号部４１０からの信号（ＳＲ［０］〜ＳＲ［ｎ］），開始信号（ＳＰ２），及びクロック信号（ＣＬＫ）を受信し，発光信号（Ｅ１［１］〜Ｅ１［ｎ］）及び発光信号（Ｅ２［１］〜Ｅ２［ｎ］）を出力する。

図１７のように，選択信号部４１０は，第１実施形態による選択信号部２１０（図６参照）と同一に，複数のフリップフロップ（ＦＦ_１ｉ）及び複数のＮＡＮＤゲート（４１１_ｉ）を含むが，複数のＮＡＮＤゲート（４１１_ｉ）は，入力信号が前段のフリップフロップ（ＦＦ_１ｉ−１）の出力信号，現在段のフリップフロップ（ＦＦ_１ｉ），及びイネーブル信号（ｅｎｂ）という点が，第１実施形態による複数のＮＡＮＤゲート（２１１_ｉ）と異なる。

ＮＡＮＤゲート（４１１_ｉ）は，図１８のように，フリップフロップ（ＦＦ_１ｉ−１）の出力信号，現在段のフリップフロップ（ＦＦ_１ｉ），及びイネーブル信号（ｅｎｂ）が全て高レベルである期間の間に低レベルを有する選択信号（Ｓ［ｉ］）を出力する。つまり，信号（ＳＲ［０］），信号（ＳＲ［１］），及びイネーブル信号（ｅｎｂ）が全て高レベルである期間の間のみ，低レベルを有する選択信号（Ｓ［０］）が出力される。

このように，選択信号（Ｓ［ｉ］）の低レベルが印加された後，所定時間（Ｔｂ）が経過した後で選択信号（Ｓ［ｉ＋１］）の低レベルが印加されるので，信号印加の遅延による誤動作を防止することができる。

第３実施形態は，第１実施形態の選択信号部にイネーブル信号をさらに印加する構成であるが，第２実施形態の選択信号部にイネーブル信号をさらに印加する構成でも適用することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば，本発明の実施形態では，一つの大画素回路に２個の発光素子が含まれ，５個のトランジスタ，２個のキャパシタを含むことを例として説明したが，本発明はこれに限定されず，発光素子に印加する電流を出力する駆動トランジスタ，駆動トランジスタと発光素子との間に電気的に連結された発光走査トランジスタを含む回路など，広義の画素回路に適用することができる。また，本発明は，発光表示装置以外にも，一つのシフトレジスタで生成された信号に基づいて２個の信号を生成する装置に適用することもできる。つまり，本発明の権利範囲は実施形態のような構造に限定されることではなく，本発明の請求範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。

従来の発光表示パネルの大画素回路を示す説明図である。 本発明の実施形態による有機ＥＬ表示装置の構成を概略的に示す平面図である。 本発明の第１実施形態による一つの大画素回路の等価回路を示す説明図である。 本発明の第１実施形態による有機ＥＬ表示装置の信号タイミングを示す説明図である。 本発明の第１実施形態による有機ＥＬ表示装置の選択及び発光走査駆動部の構成を概略的に示す説明図である。 選択信号部の構成をより具体的に示す説明図である。 選択信号部から出力される信号のタイミングを示す説明図である。 発光信号部の構成を概略的に示す説明図である。 発光信号部に入力される信号及び出力される信号のタイミングを示す説明図である。 本発明の第２実施形態による有機ＥＬ表示装置の信号タイミングを示す説明図である。 本発明の第２実施形態による選択及び発光走査駆動部の構成を概略的に示す説明図である。 本発明の第２実施形態による選択信号部の構成を概略的に示す説明図である。 図１２の論理回路部の動作を説明する信号タイミングを示す説明図である。 本発明の第２実施形態による発光信号部の構成を概略的に示す説明図である。 発光信号部に入力される信号（ＳＳＲ［１］〜ＳＳＲ［ｎ＋１］）及び出力される信号のタイミングを示す説明図である。 本発明の第３実施形態による有機ＥＬ表示装置の選択及び発光走査駆動部の構成を示す説明図である。 信号選択部の構成を示す説明図である。 信号選択部の動作を説明する信号タイミングを示す説明図である。

符号の説明

１００ 表示パネル
１１５ 大画素駆動回路部
２００，３００，４００ 選択及び発光走査駆動部
２１０，３１０，４１０ 選択信号部
２２０，３２０，４２０ 発光信号部
５００ データ駆動部

Claims (24)

1. 画像を示すデータ信号を伝達する複数のデータ線，選択信号を伝達する複数の選択走査線，第１及び第２発光信号を伝達する複数の第１及び第２発光走査線，及び前記データ線と前記選択走査線によって各々連結される複数の大画素を含む表示領域と；
   第１フィールド及び第２フィールドの各々で，第１パルスを有する第１信号を第１期間だけシフトしながら順に生成し，前記第１信号に基づいて，第２パルスを有する選択信号を第１期間だけシフトしながら前記複数の選択走査線に順に伝達する選択駆動部と；
   第１フィールド及び第２フィールドの期間に，第３パルスを有する第２信号を第１期間だけシフトしながら順に生成し，前記第１フィールドで前記第１信号及び前記第２信号に基づいて，第４パルスを有する第１発光信号を第１期間だけシフトしながら前記複数の第１発光走査線に順に伝達し，前記第２フィールドで前記第１信号及び前記第２信号に基づいて，第５パルスを有する第２発光信号を第１期間だけシフトしながら前記複数の第２発光走査線に順に伝達する発光駆動部と；
   を含み，
   前記大画素は第１及び第２発光素子を含み，前記第１フィールドで，前記第１発光素子が前記第１発光信号の前記第４パルスによって発光し，前記第２フィールドで，前記第２発光素子が前記第２発光信号の前記第５パルスによって発光し，
   前記第４パルスを有する第１発光信号または前記第５パルスを有する第２発光信号は，直前の選択走査線に伝達される前記選択信号の前記第２パルスのレベルが反転して非選択状態から選択状態になった時点から再度レベルが反転して非選択状態になる時点までの期間内に、前記第２パルスのレベルが選択状態に反転した後所定の時間が経過した後にレベルが反転することを特徴とする，発光表示装置。
2. 前記第１フィールドで前記選択信号の第２パルスが印加される間，前記データ線には前記第１発光素子に対応するデータ信号が伝達され，前記第２フィールドで前記選択信号の第２パルスが印加される間，前記データ線には前記第２発光素子に対応するデータ信号が伝達されることを特徴とする，請求項１に記載の発光表示装置。
3. 前記選択駆動部は，
   第１パルスを有する第１信号を第１期間だけシフトしながら順に生成するシフトレジスタと；
   前記第１信号，及び前記第１信号が前記第１期間だけシフトされた信号が共に同じレベルである期間に，前記第２パルスを有する選択信号を出力する第１回路部と；
   を含むことを特徴とする，請求項１に記載の発光表示装置。
4. 前記発光駆動部は，
   第３パルスを有する第２信号を第１期間だけシフトしながら順に生成するシフトレジスタと；
   前記第２信号の前記第３パルスの期間には，前記第１パルスを有する第１信号を第１発光信号として出力する第２回路部と；
   前記第２信号の前記第３パルスの期間以外の期間には，前記第１パルスを有する第１信号を第２発光信号として出力する第３回路部と；
   を含むことを特徴とする，請求項１に記載の発光表示装置。
5. 前記第２信号の第３パルスが印加される期間は前記第１フィールドの期間と同一であることを特徴とする，請求項１に記載の発光表示装置。
6. 画像を示すデータ信号を伝達する複数のデータ線，選択信号を伝達する複数の選択走査線，第１及び第２発光信号を伝達する複数の第１及び第２発光走査線，及び前記データ線と前記選択走査線によって各々連結される複数の大画素を含む表示領域と；
   第１フィールド及び第２フィールドの各々で，第１パルスを有する第１信号を第１期間だけシフトしながら順に生成し，前記第１信号に基づいて，第２パルスを有する選択信号を第１期間だけシフトしながら前記複数の選択走査線に順に伝達し，順に生成された前記第１信号の第１パルスを第２期間だけシフトさせた第２信号を生成する選択駆動部と；
   第１フィールド及び第２フィールドの期間に，第３パルスを有する第３信号を第１期間だけシフトしながら順に生成し，前記第１フィールドで前記第２信号及び前記第３信号に基づいて，第４パルスを有する第１発光信号を複数の第１発光走査線に順に伝達し，前記第２フィールドで前記第２信号及び前記第３信号に基づいて，第５パルスを有する第２発光信号を前記複数の第２発光走査線に順に伝達する発光駆動部と；
   を含み，
   前記大画素は第１及び第２発光素子を含み，前記第１フィールドで，前記第１発光素子が前記第１発光信号の前記第４パルスによって発光し，前記第２フィールドで，前記第２発光素子が前記第２発光信号の前記第５パルスによって発光し，
   前記第４パルスを有する前記第１発光信号または前記第５パルスを有する前記第２発光信号は、直前の選択走査線に伝達される前記選択信号の前記第２パルスのレベルが反転して非選択状態から選択状態になった時点から再度レベルが反転して非選択状態になる時点までの期間内に、前記第２パルスのレベルが選択状態に反転した後前記第２期間より短い所定の時間が経過した後にレベルが反転することを特徴とする，発光表示装置。
7. 前記選択駆動部は，
   第１パルスを有する第１信号を第１期間だけシフトしながら順に生成するシフトレジスタと；
   前記第１信号，及び前記第１信号が前記第１期間だけシフトされた信号が共に同じレベルである期間に，前記第２パルスを有する選択信号を出力する第１回路部と；
   前記第１信号の第１パルスを前記第２期間だけシフトさせる第２回路部と；
   を含むことを特徴とする，請求項６に記載の発光表示装置。
8. 前記第２回路部は，
   前記第１信号及び第１パルスと同じパルス幅であるパルスを有する第６信号を受信して，第１信号が第１パルスであり前記第６信号が第１パルスと同じパルス幅であるパルスである時，第１パルスと同じパルス幅であるパルスを有する第７信号を生成する第３回路部と；
   前記第１信号が第１期間だけシフトされた信号，及び前記第６信号の反転信号を受信して，前記第１信号が第１期間だけシフトされた信号が第１パルスと同じパルス幅であるパルスであり前記第６信号の反転信号が第１パルスと同じパルス幅であるパルスである時，第１パルスと同じパルス幅であるパルスを有する第８信号を生成する第４回路部と；
   前記第７及び第８信号を受信して前記第２信号を生成する第５回路部と；
   を含むことを特徴とする，請求項７に記載の発光表示装置。
9. 前記第３及び第４回路部はＮＡＮＤゲートであり，第５回路部はＯＲゲートであることを特徴とする，請求項８に記載の発光表示装置。
10. 前記発光駆動部は，
    第３パルスを有する第３信号を第１期間だけシフトしながら順に生成するシフトレジスタと；
    前記第３信号の前記第３パルスの期間には，前記第１パルスと同じパルス幅であるパルスを有する第２信号を第１発光信号として出力する第６回路部と；
    前記第３信号の前記第３パルスの期間以外の期間には，前記第１パルスと同じパルス幅であるパルスを有する第２信号を第２発光信号として出力する第７回路部と；
    を含むことを特徴とする，請求項６に記載の発光表示装置。
11. 発光表示装置において，
    選択信号を伝達する複数の選択走査線と；
    第１及び第２発光素子を各々発光させる第１及び第２発光信号を各々伝達する複数の第１及び第２発光走査線と；
    前記選択信号と前記第１及び第２発光信号とを生成し，前記選択走査線と前記第１及び第２発光走査線とに各々印加する走査駆動部と；
    を含み，
    前記走査駆動部は，
    順にシフトされる第１シフト信号を生成し，前記第１シフト信号に基づいて前記選択信号を順に生成して，対応する選択走査線に各々印加する選択信号部と；
    順にシフトされた第２シフト信号を生成し，前記第１シフト信号と前記第２シフト信号に基づいて第１及び第２発光信号を順に生成して，対応する第１及び第２発光走査線に各々印加する発光信号部と；
    を含み，
    前記第１発光信号または前記第２発光信号は、直前の選択走査線に伝達される前記選択信号の、前記選択信号のレベルが反転して非選択状態から選択状態になった時点から再度レベルが反転するまでの期間内に、前記選択信号のレベルが選択状態に反転した後所定の時間が経過した後にレベルが反転することを特徴とする，発光表示装置。
12. 前記選択信号部は，
    第１クロック信号及び開始信号を受信し，前記第１シフト信号を順に生成するシフトレジスタと；
    前記第１シフト信号に基づいて前記選択信号を出力する第１回路部と；
    を含むことを特徴とする，請求項１１に記載の発光表示装置。
13. 前記第１回路部は，順に連続する２個の第１シフト信号に基づいて前記選択信号を生成することを特徴とする，請求項１２に記載の発光表示装置。
14. 前記第１回路部は，順に連続する２個の第１シフト信号が全て第１レベルである間に，第２レベルを有する選択信号を出力することを特徴とする，請求項１３に記載の発光表示装置。
15. 前記第１レベルは高レベルであり，前記第２レベルは低レベルであり，
    前記第１回路はＮＡＮＤゲートであることを特徴とする，請求項１４に記載の発光表示装置。
16. 前記発光信号部は，
    第２クロック信号及び開始信号を受信して前記第２シフト信号を順に生成するシフトレジスタと；
    前記第２シフト信号及び前記第１シフト信号に基づいて前記第１及び第２発光信号を出力する第２回路部と；
    を含むことを特徴とする，請求項１１に記載の発光表示装置。
17. 前記第２回路部は，
    前記第２シフト信号が第１レベルであれば，前記第１シフト信号を前記第１発光信号として出力する第３回路部と；
    前記第２シフト信号が第２レベルであれば，前記第１シフト信号を前記第２発光信号として出力する第４回路部と；
    を含むことを特徴とする，請求項１６に記載の発光表示装置。
18. 前記第１レベルは高レベルであり，前記第２レベルは低レベルであることを特徴とする，請求項１７に記載の発光表示装置。
19. 前記第３回路部は，
    前記第１シフト信号が入力される反転器と，
    前記反転器からの出力及び前記第２シフト信号が入力されるＮＡＮＤゲートと，
    を含むことを特徴とする，請求項１８に記載の発光表示装置。
20. 前記第４回路部は，
    前記第１シフト信号及び前記第２シフト信号が入力されるＮＯＲゲートと；
    前記ＮＯＲゲートの出力信号を反転させる反転器と；
    を含むことを特徴とする，請求項１８に記載の発光表示装置。
21. 発光表示装置において，
    選択信号を伝達する複数の選択走査線と；
    第１及び第２発光素子を各々発光させる第１及び第２発光信号を各々伝達する複数の第１及び第２発光走査線と；
    前記選択信号と前記第１及び第２発光信号とを生成し，前記選択走査線と前記第１及び第２発光走査線とに各々印加する走査駆動部と；
    を含み，
    前記走査駆動部は，
    所定のシフト時間で順にシフトされる第１シフト信号を生成し，前記第１シフト信号に基づいて前記選択信号を順に生成して，対応する選択走査線に各々印加し，前記第１シフト信号に基づいて第２シフト信号を生成する選択信号部と；
    順にシフトされた第３シフト信号を生成し，前記第２シフト信号と前記第３シフト信号に基づいて第１及び第２発光信号を順に生成して，対応する第１及び第２発光走査線に各々印加する発光信号部と；
    を含み，
    前記第１発光信号または前記第２発光信号は、直前の選択走査線に伝達される前記選択信号の、前記選択信号のレベルが反転して非選択状態から選択状態になった時点から再度レベルが反転するまでの期間内に、前記選択信号のレベルが選択状態に反転した後前記シフト時間より短い所定の時間が経過した後にレベルが反転することを特徴とする，発光表示装置。
22. 前記選択信号部は，
    第１クロック信号及び開始信号を受信して前記第１シフト信号を順に生成するシフトレジスタと；
    前記第１シフト信号に基づいて前記選択信号を出力する第１回路部と；
    前記第１シフト信号に基づいて前記第２シフト信号を出力する第２回路部と；
    を含むことを特徴とする，請求項２１に記載の発光表示装置。
23. 前記第２回路部は，
    順に連続する２個の前記第１シフト信号及び第２クロック信号に基づいて前記第２シフト信号を生成することを特徴とする，請求項２２に記載の発光表示装置。
24. 前記第２クロック信号は，前記第１クロック信号より第１期間だけ早く進行する信号であり，
    前記第２シフト信号は，前記第１シフト信号より第１期間だけ遅く進行する信号であり，
    前記第１期間は前記所定の時間と等しいことを特徴とする，請求項２３に記載の発光表示装置。
    
    

Images