JP5274824B2 - 電力供給制御回路 - Google Patents

Description

本発明は電力供給制御回路に関し、特に電源を逆接続したときに出力トランジスタを過電力から保護する電源の逆接続保護機能（以下、電源逆接続保護機能）と、電源が正常接続されているときに出力トランジスタを電源ラインや出力端子から印加され得る過電圧から保護する過電圧保護機能（以下、過電圧保護機能）とを備えた電力供給制御回路に関する。

電源逆接続保護機能を備えた電力供給制御回路としては、例えば特許文献２に開示されたものがある。その構成を図１を用いて説明する。本回路１００は、電源ライン１０１（バッテリー電源のプラス端子が電気的に接続）と出力端子１０６との間に接続された出力トランジスタ１０９と、出力端子１０６と電源ライン１０２との間に接続された負荷１１２と、出力トランジスタ１０９の導通、非導通をゲート抵抗１０７を制御するドライバ回路１１３を有する。

さらに、電源の逆接続対応として、トランジスタ１１４を電源ライン（バッテリー電源のマイナス端子が電気的に接続）１０３と出力トランジスタ１１６との間に接続している。その動作は、特許文献２に説明されているように、電源を逆接続した場合に、電源ライン１０１および１０３にはバッテリー電源のマイナス端子およびプラス端子が電気的に接続されることから、トランジスタ１１４の寄生ダイオード１１５を介して出力トランジスタ１０９に電荷を与えることでこれを導通状態とし保護を行っている。

一方、過電圧保護機能を備えた電力供給制御回路として、例えば特許文献１に開示されたものがある。その構成を図２に示すが、図１と同じ構成要素は同一の番号で示す。本回路２００は、ゲート電荷放電回路１０８、第１のスイッチ１１０、およびダイナミッククランプ回路１１１をさらに有している。

過電圧保護機能は、スイッチトランジスタ１１０とクランプ用ダイオード１１１で実行され、トランジスタ１１０のゲートに基準電圧として接地電位（バッテリー電源のマイナス端子が電気的に接続）１３０を印加することによって得られる。その動作については、特許文献１に詳述されているので、省略する。

なお、図１および図２で負荷１１２の一端が接続された第２の電源としての電源ライン１０２にはバッテリー電源のマイナス端子が接続される。

特開２００７−０２８７４７号公報 特開２００７−０１９８１２号公報

このように、電源逆接続保護機能として図２が、過電圧保護機能として図１がそれぞれ提案されているが、これら機能を両方とも搭載した電力供給制御回路が望まれている。この場合、図１のトランジスタ１０９のゲートと電源ライン１０１との間に、図２に従ってスイッチトランジスタ１１０とクランプ回路１１１を設けることが考えられるが、かかる構成では、電源逆接続状態では、その保護機能が失われる、という問題が生じる。

すなわち、スイッチトランジスタ１１０のゲートに印加される基準電圧は、正常動作時は接地電圧を取るように構成されているため、電源ライン１０３との間に電気的通路が設けられているのが普通である。とすると、電源を逆に接続した場合でもその電気通路が働くと、これは、電源ライン１０３方が電源ライン１０１よりも高いことを意味する。このため、トランジスタ１１０は導通状態となり、またダイオード１１１も順方向にバイアスされるので、トランジスタ１１４の寄生ダイオード１１５を介して出力トランジスタ１０９のゲートに達した電荷はトランジスタ１１０、ダイオード１１１に引き込まれてしまい、出力トランジスタ１０９は導通しないという結果となる。

本発明による電力供給制御回路は、電源電圧がそれらの間に印加される第１および第２電源ライン、前記第１電源ラインと負荷が接続される出力端子との間に設けられた出力トランジスタ、前記出力端子に前記負荷からの逆起電圧が印加されるときに導通して前記第１電源ラインと前記出力トランジスタの制御端子との間に第１電気通路を形成するスイッチトランジスタ、電源電圧が逆方向に印加された場合に、前記第２電源ラインから前記出力トランジスタの制御端子に対して電気通路を形成するスイッチング素子、ならびに前記スイッチトランジスタの制御端子に、前記電源電圧が正常に印加された場合は前記第２電源ラインの電圧にほぼ等しい電圧を与え、前記電源電圧が逆方向に印加された場合は前記第１電源ラインの電圧にほぼ等しい電位を与える制御手段を備えている。

このように、本発明では、電源電圧が逆方向に接続された場合、制御手段により、スイッチトランジスタの制御端子は、第１電源ラインの電位とほぼ等しくなり、非導通状態となる。この結果、スイッチング素子を介する電気通路が動作し出力トランジスタを導通状態とすることができる。

かくして、出力トランジスタは、電源の正常接続時でも逆接続時でも保護することができる。

なお、出力トランジスタおよびスイッチトランジスタを集積回路として同一の半導体基板上に形成する場合は、スイッチトランジスタとしては、互いに直列接続され、且つその接続点に互いの基板端子が接続された二つのトランジスタを含んで構成することが好ましい。これにより、寄生トランジスタ効果が確実に防止され、所期の動作が事項される。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図３に、本発明の実施の形態１による電力供給制御回路３００を示す。本回路３００は、ゲート電荷放電回路１０８、ゲート抵抗１０７、出力トランジスタ１０９、第１のスイッチ１１０、ダイナミッククランプ回路１１１、ドライバ回路１１３、電源逆接続保護用スイッチ１１４、基準電圧制御回路１３１、および負荷１１２を有している。なお、ゲート抵抗１０７は省略しても良い。

出力トランジスタ１０９はＮチャネルＭＯＳの所謂ハイサイド構成としてされており、その第１の端子（例えば、ドレイン）は第１の電源ライン（例えば、バッテリー電源のプラス端子）１０１に接続されており、第２の端子（例えば、ソース）は負荷１１２を介して第２の電源ライン（例えば、バッテリー電源のマイナス端子であって接地電位）１０２に接続されている。出力トランジスタ１０９と負荷１１２との接続点は出力端子１０６となる。出力トランジスタ１０９の制御端子（例えば、ゲート）はゲート抵抗１０７の一端が接続され、その他端には、ドライバ回路１０４から第１の制御信号１０４が入力される。ゲート抵抗１０７の他端と出力端子１０６との間にはゲート電荷放電回路１０８が接続されている。

ゲート電荷放電回路１０８は、本実施の形態では、Ｎチャネル型のＭＯＳトランジスタで構成される。このトランジスタ１０８のドレインはゲート抵抗１０７の他端に、ソースは出力端子１０６にそれぞれ接続され、ゲートにはドライバ回路１１３から第２の制御信号１０５が供給される。

出力トランジスタ１０９の制御端子（ゲート）には、電源逆接続保護スイッチとしてＮチャネルＭＯＳトランジスタ１１４のドレインが接続され、そのソースおよびゲートは電源ライン１０３（バッテリー電源のマイナス端子が電気的に接続)に接続される。

出力トランジスタ１０９が有する寄生ダイオード１１６はアノードが出力端子１０６に接続され、カソードが第１の電源１０１に接続される。トランジスタ１１４が有する寄生ダイオード１１５は、そのアノードが電源ライン１０３、カソードが出力トランジスタ１０９の制御端子に接続されるものとなる。ドライバ回路１１３は、電源ライン１０１および１０３間に接続され、両ライン間の電圧を電源として動作する。

過電圧保護機能のために、出力トランジスタ１０９のゲートと電源ライン１０１との間には第１のスイッチ１１０とダイナミッククランプ回路１１１が直列に接続されている。本実施の形態では、第１のスイッチ１１０はＮチャネル型ＭＯＳトランジスタで構成され、ダイナミッククランプ回路１１１は１つのツェナーダイオードで構成される。

トランジスタ１１０のソースは出力トランジスタ１０９のゲートに、ドレインはダイナミッククランプ回路１１１のアノードに、制御端子（例えば、ゲート）は基準電圧ノード１３０に、基板端子（バックゲート）は出力端子１０６にそれぞれ接続されている。ダイナミッククランプ回路１１１のカソードは、電源ライン１０１に接続されている。

スイッチトランジスタ１１０は、基準電圧ノード１３０の電位と出力ＭＯＳトランジスタ１０９のゲート電圧とを比較して、２つの電位差が第１のスイッチ１１０であるＭＯＳトランジスタの閾値以上となった場合に導通状態となる。

ダイナミッククランプ回路１１１は、アノード−カソード間の電圧差がダイオードの降伏電圧以上になった場合に、アノード−カソード間の電圧差を所定の電圧値（例えば、ダイナミッククランプ電圧）以下に制限する回路である。

負荷１１２は、ソレノイド等のインダクタンス成分を有するＬ負荷、あるいは出力端子に接続されるワイヤーハーネスのインダクタンス成分である。

基準電圧ノード１３０には基準電圧制御回路１３１から基準電圧が供給されるが、本電圧は、電源が正常に接続された場合、すなわち、バッテリー電源のプラスおよびマイナス端子が電源ライン１０１および１０３にそれぞれ電気的に接続された場合、電源ライン１０３の電圧とほぼ等しい電圧を取る。一方、逆接続の場合、すなわち、バッテリー電源のプラスおよびマイナス端子が電源ライン１０３および１０１にそれぞれ電気的に接続された場合、制御回路１３１は電源ライン１０１とほぼ等しい電圧をノード１３０に供給する。

図４を参照すると、基準電圧制御回路１３１は電源ライン１０１および１０３間に直列に接続されたダイオード１２０および抵抗１１９を備え、それらの接続点が基準電圧ノード１３０として取り出される。したがって、電源が正常に接続された場合は、ダイオード１２０は非導状態となるので、トランジスタ１２１のゲートには電源ライン１０３の電位とほぼ等しい電位が印加される。一方、電源が逆接続された場合は、ダイオード１２０は順方向にバイアスされるので、電源ライン１０１の電位とほぼ等しい電位（実際は、電源ライン１０１の電位からダイオード１２０の順方向電圧降下だけ持ち上がった電圧）が基準電圧ノード１３０に供給される。

なお、図３のドライバ回路１１３の構成や動作は当業者にとってよく知られていることであるので、それらについては省略する。

次に、本電力供給制御回路３００の動作について詳細に説明する。ここで、動作としては、電源が正常に接続された場合と、電源が逆接続された場合がある。さらに、電源が正常に接続された場合には、出力トランジスタ１０９が導通状態になり、負荷１１２に出力端子１０６を介して電力を供給する導通モードと、出力トランジスタ１０９が非導通状態になるターンオフ時に出力端子１０６に負荷１１２から逆起電圧としての負電圧サージが発生する負電圧サージモード、バッテリーの端子がオルタネータの発電中にはずれることによってバッテリー電源１０１に正電圧サージ（ダンプサージ）が発生するダンプサージモードとがある。この４つのモードに分けて電力供給制御回路１００の動作を説明する。

まず、導通モードでは、第１の制御信号１０４がＨｉｇｈ（ハイ）レベルとなると、出力トランジスタ１０９が導通状態となる。第１の制御信号１０４のＨｉｇｈレベル信号は、出力トランジスタ１０９を低チャネル抵抗で導通状態とするため、例えばバッテリー電源（電源ライン１０１−１０３間電圧）を昇圧した電圧である。これによって、負荷１１２に出力端子１０６を介して電力が供給される。この時、ゲート電荷放電回路としてのトランジスタ１０８のゲートは、第１の制御信号１０４とは逆相となる第２の制御信号１０５がＬｏｗ（ロウ）レベル（例えば接地電位）であるので、非導通状態となる。

電源正常接続状態では、基準電圧ノード１３０はほぼ接地電位（ロウレベル）となっており、一方、出力トランジスタ１０９のゲート電圧はハイレベル(電源ライン１０１のレベルより高いブートストラップ電位)となっているので、第１のスイッチトランジスタ１１０は非導通状態となる。従って、ダイナミッククランプ回路１１１は非活性化のままである。

次に、負電圧サージモードの動作について説明する。負電圧サージは、出力トランジスタ１０９が非導通状態になるターンオフ時に発生する。この場合、第１の制御信号１０４はＬｏｗレベル（接地電位）であり、第２の制御信号１０５はＨｉｇｈレベル（少なくとも電源ライン１０１のレベルであり、回路によってはライン１０１よりも高くしたブートストラップ電位となる）である。

第２の制御信号１０５がＨｉｇｈレベルであるので、ゲート電荷放電トランジスタ１０８は導通状態となり、出力トランジスタ１０９は、そのゲート電荷がゲート抵抗１０７とゲート電荷放電回路１０８を介して放電され結果、非導通状態となる。これに応答して、負荷１１２のＬ（インダクタ）成分が負電圧サージを発生させる。

この負電圧により、出力端子１０６の電圧が降下する。さらに、ゲート電荷放電トランジスタ１０８が導通状態であるので、出力端子１０６の電圧降下に基づいて出力トランジスタ１０９のゲートの電圧も降下する。

出力端子１０６の電圧低下により、第１のスイッチトランジスタ１１０のゲート電圧である基準電圧ノード１０３の電圧（＝接地電位）と出力トランジスタ１０９のゲートとの電位差がトランジスタ１１０の閾値を上回ると、第１のスイッチ１１０は導通状態となる。その後、さらに出力端子１０６の電圧低下に伴い出力トランジスタ１０９のゲートの電圧が降下し、ダイナミッククランプ回路１１１の両端の電位差が、ダイナミッククランプ回路の降伏電圧以上になると、ダイナミッククランプ回路１１１の両端にダイナミッククランプ電圧が発生し、出力トランジスタ１０９は導通状態となる。これによって、出力トランジスタ１０９のドレイン−ゲート間電圧は、ダイナミッククランプ電圧によって制限される。さらに、出力トランジスタ１０９のドレイン−ソース間の電圧は、ダイナミッククランプ電圧と出力トランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

この負電圧サージモードにおいて、トランジスタ１１４では、そのソース側電位である電源１０３よりも出力トランジスタ１０９の制御端子の電圧が低くなっているため、寄生ダイオード１１５を介して電源ライン１０３から出力トランジスタ１０９の制御端子へ電流が流れる。このとき、ゲート電荷放電回路１０８のインピーダンスが十分に小さいと、出力端子１０６の電圧は制御用Ｎｃｈスイッチ１１４の影響を受けずに、十分大きな負電圧まで下がることができる。

次に、ダンプサージモードの動作について説明する。ダンプサージが電源ライン１０１に印加されその電圧が上昇する。この場合、第１のスイッチとしてのトランジスタ１１０のゲート電圧は接地電位であるのに対し、出力トランジスタ１０９のゲートも出力端子１０６も接地電圧以上となっているので、トランジスタ１１０は非導通状態となる。つまり、出力トランジスタ１０９のゲートとバッテリー電源ライン１０１は電気的に切り離されることになり、したがって、出力トランジスタ１０９は、そのゲートがバッテリー電源１０１の電圧変動の影響を受けることはなく、非導通状態となる。

ダンプサージ電圧は、非導通状態となっている出力トランジスタ１０９のソース−ドレイン間に印加されることになる。ここで、出力トランジスタ１０９のドレイン−ゲート間の耐圧、及び、ドレイン−ソース間の耐圧は、一般的にダンプサージ電圧よりも高くなるように設計されているため、ダンプサージによって出力トランジスタ１０９が破壊されることはない。

次に、電源の逆接続時の動作について説明する。操作者が誤って、バッテリー電源ＶＢの極性を反対に接続した場合を考える。すなわちバッテリー電源のプラス端子を電源ライン１０２および１０３に電気的に接続し、電源のマイナス端子を電源ライン１０１に電気的に接続した場合である。この場合、第２の電源ライン１０２および第３の電源ライン１０３を接地電位と見做すと、第１の電源ライン１０１は−ＶＢ電位となる。

係る状態では、トランジスタ１１４のゲート・ソースは共通接続されているが、その寄生ダイオード１１５が導通し、電源ライン１０３と出力トランジスタ１０９のゲートとの間に電気通路を形成する。

一方、基準電圧制御回路１３１（図４）は、電源逆接続に伴い、基準電圧ノード１３０の電位を電源ライン１０３の電位とほぼ等しくする。したがって、トランジスタ１１０もクランプ回路１１１も逆バイアス状態となり。これらは非活性状態となる。

かくして、電源の逆接続時は、出力トランジスタ１０９が導通し、そのソースからドレインに向けて、正常接続時とは逆方向となる電流が流れる。このときの電流は、正常動作時における負荷電流とほぼ同じ大きさであり、出力トランジスタ１０９のオン抵抗も正常動作時とほぼ同一となる。従って、出力トランジスタ１０９の発熱量は、正常動作時（バッテリー電源ＶＢを正常に接続したとき）と同一となる。

以上のとおり、本実施の形態の回路３００では、出力トランジスタを電源ラインに印加され得る過電圧からも、負荷の逆起電圧からも、そして、電源を逆方向に接続した場合からも、保護できることになる。
なお、トランジスタ１１４は、アノードが電源ライン１０３側に接続されたダイオードで置き換えても良い。

図５を参照すると、図３の基準電圧制御回路１３１の他の例が示されている。本回路は、４つのＮチャネルＭＯＳトランジスタ１２３〜１２６を有し図示のように接続されている。したがって、電源が正常に接続された場合は、トランジスタ１２３、１２４は非導通、トランジスタ１２５、１２６が導通し、基準電圧ノード１３０の電圧はほぼ電源ライン１０３の電圧となる。電源が逆接続された場合は、トランジスタ１２３、１２４が導通、トランジスタ１２５、１２６は非導通となり、基準電圧ノード１３０の電圧はほぼ電源ライン１０１の電圧となる。

ここで、図３の回路３００の集積回路化を考えた場合、出力トランジスタはハイパワーが要求されるので所謂縦型ＭＯＳ構造が好ましく、したがって、そのドレインとなるＮ型半導体層を他のトランジスタ基体として利用されることが多い。

図６には、図３の出力トランジスタ１０９、トランジスタ１１０およびクランプダイオード１１１の集積回路化構造の概略断面図が示されている。

出力トランジスタ１０９は、ドレインとしてのＮ型半導体基体３５０、チャネル領域を構成するＰボディ３５３およびソース領域３５５を有する。電源ライン１０１に接続された半導体基体３５０内にトランジスタ１１０等を形成するために、Ｐウェル領域３５１、３５２が選択的に形成されている。

ウェル領域３５１にはトランジスタ１１０のソース領域３５６よびドレイン領域３５７が形成され、ソース領域３５６は出力トランジスタのゲートに配線接続される一方、ドレイン領域３５７はクランプダイオード１１１のアノード領域（Ｐウェル領域）３５２に接続される。トランジスタ１１０の基板端子としてのＰウェル領域３５１は高濃度Ｐ＋領域を介して出力端子１０６に接続される。

Ｎ型半導体基体３５０はクランプダイオード１１１のカソード領域にもなるが、Ｐウェル領域３５２にＮ型領域３５８を形成し電源ライン１０１に接続することによりカソード領域が形成されている。

ここで問題となるのが、トランジスタ１１０に形成される寄生のＮＰＮバイポーラトランジスタ３６０である。この寄生トランジスタ３６０は、トランジスタ１１０の基板端子（Ｐウェル領域３５１）が出力端子１０６に接続される結果、Ｐウェル領域３５１をベースとし、トランジスタ１０６のゲートに接続されたＮ型ソース領域をエミッタとし、Ｎ型半導体基体３５０をコレクタとして構成される。

このため、電源が逆接続された場合、基準電圧制御回路１３１（図３）によってトランジスタ１１０のゲートはほぼ電源ライン１０１の電位とされるものの、出力端子１０６の電位が負荷１１２を介して持ち上がるため、寄生トランジスタ３６０は、そのベース・エミッタ間が順バイアスされ、導通してしまうことになる。その結果、電源逆接続保護として設けたトランジスタ１１４を介する電荷は、寄生トランジスタ３６０によって電源ライン１０１側に引き抜かれてしまい、出力トランジスタ１０９を導通状態とすることができなってしまう。

そこで、本発明の実施の形態２では、図７にその回路４００を示しているように、スイッチトランジスタ１１０を二つのＮチャネルＭＯＳトランジスタ４０１および４０２で構成している。両トランジスタ４０１および４０２のソースと基板端子（バックゲート）は共通接続し、それらのドレインをクランプダイオード１１１および出力トランジスタ１０９のゲートにそれぞれ接続している。他の構成要素は図３と同一であるので、再度の説明は省略する。

係る構成により、スイッチトランジスタ４０１、４０２の基板端子は出力端子１０６から電気的に分離される。したがって、図７の構成では、図６のような寄生バイポーラトランジスタ３６０が形成されず、電源を逆接続した場合には、トランジスタ１１０（４０１、４０２）の非導通が保証され、出力トランジスタ１０９はトランジスタ１１４からの電荷供給により導通することができる。

なお、電源正常接続時の負荷サージモードでは、ＭＯＳトランジスタの双方向性特性により、トランジスタ４０２は出力トランジスタ１０９のゲート側がソースとして働き、負荷１１２からの逆起電圧により導通状態となって出力トランジスタを導通状態とすると共にそのドレイン・ソース間電圧を所定値にクランプする。

また、図７において、負荷１１２以外の各素子を集積回路として一つの半導体基板上に構成することができる。この場合、半導体基板そのものが出力トランジスタのドレイン領域とすることができる。

図３および図７において、負電圧サージモードでの、出力トランジスタ１０９の制御端子への寄生ダイオード１１５を介する電荷供給対策としては、ゲート電荷放電回路１０８のインピーダンスを十分に小さくすることにより、行っているが、トランジスタ１１４や寄生ダイオード１１５を確実に遮断状態することが、回路設計や誤動作防止の観点から好ましい。

その対策を施した電力供給制御回路の構成を本発明の実施の形態３として図８に示す。図７と同一構成要素については同じ番号で示し、説明を省略する。

本回路５００では、トランジスタ１２１、その基板端子（バックゲート）の電位を制御するＢＧ制御回路１２２、および抵抗１１８がさらに設けられている。抵抗１１８の一端は電源ライン１０３に接続され、その他端と出力端子１０６との間にトランジスタ１２１が接続された、そのゲートは基準電圧ノード１３０に接続されている。トランジスタ１１４は抵抗１１８の他端と出力トランジスタ１０９のゲートとの間に接続されている。ＢＧ制御回路１２２は出力端子１０６と基準電圧ノード１３０との間に接続されている。

図９を参照すると、ＢＧ制御回路１２２は、出力端子１０６とトランジスタ１２１の基板端子との間に直列に接続された二つのＮチャネルＭＯＳトランジスタ５０１、５０２と、トランジスタ１２１の基板端子と電源ライン１３０との間に直列に接続された二つのＮチャネルＭＯＳトランジスタ５０３、５０４を有する。

以下、動作について説明する。

まず、導通モードにおける出力トランジスタの制御はこれまでの説明と変わらないので省略する。ただし、本モードにおけるＢＧ制御回路１２２（図９）では、基準電圧ノード１０３が接地電位であり、出力端子１０６が高電位となっているので、トランジスタ５０１、５０２非導通である。一方、トランジスタ５０３、５０４導通状態となる。これにより、トランジスタ１２１の基板端子を基準電圧ノード１０３の電位とし、本トランジスタは非導通状態となる。電源逆接続保護用Ｎｃｈスイッチ１１４も非導通状態であり、寄生ダイオード１１５も逆バイアスで遮断状態である。

負電圧サージモードでは、出力トランジスタ１０９が非導通状態となることにより、負荷１１２のＬ成分が負電圧サージを発生させる。この負電圧が発生すると、出力端子１０６の電圧が降下する。

ここで、ゲート電荷放電回路１０８が導通状態であるので、出力端子１０６の電圧と出力トランジスタ１０９のゲートの電圧とは、実質的に同じ電圧となり、出力端子１０６の電圧降下に基づいて出力トランジスタ１０９のゲートの電圧も降下する。

出力端子１０６の電圧が負電圧になると、BG制御回路１２２（図９）では、今度はトランジスタ５０１、５０２はオン、５０３、５０４がオフとなるので、トランジスタ１２１の基板端子は出力端子１０６の電位となる。トランジスタ１２１は出力端子１０６側がソースとして機能し、そのソース電圧がゲート電圧よりも低くなるので、第３のスイッチ１２１は導通状態となり、出力端子１０６とトランジスタ１１４の抵抗１１８側とを電気的に接続する。

かくして、トランジスタ１１４のソース側電位は第３のスイッチ１２１の動作により出力端子１０６の電位と実質的に同じになっており、一方、ドレイン側の電位は出力端子１０６の電位よりも高いので、トランジスタ１１４はオフであり且つ寄生ダイオード１１５もオフである。

トランジスタ１１０のゲート電圧（＝基準電圧１０３＝接地電位）と出力トランジスタ１０９のゲートとの電位差が第１のスイッチ１１０の閾値を上回ると、トランジスタ４０１、４０２はともに導通状態となる。その後、さらに出力トランジスタ１０９のゲートの電圧が降下し、ダイナミッククランプ回路１１１の両端の電位差が、ダイナミッククランプ回路の降伏電圧以上になると、ダイナミッククランプ回路１１１の両端にダイナミッククランプ電圧が発生する。また、出力トランジスタ１０９は導通状態となる。これによって、出力トランジスタ１０９のドレイン−ゲート間電圧は、ダイナミッククランプ電圧によって制限される。さらに、出力トランジスタ１０９のドレイン−ソース間の電圧は、ダイナミッククランプ電圧と出力トランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

図３や図７では、負電圧サージ時に十分に大きな負電圧を発生させるために、ゲート電荷放電回路１０８のインピーダンスが十分に小さい必要があったが、本実施の形態では、この条件は不要となる。

ダンプサージモード動作についても、これまでの動作と実質同一である。このとき、トランジスタ１２１は、出力トランジスタ１０９が非導通状態であるので、ゲート−ソース間の電位は等しく非導通状態である。また、電源逆接続保護用スイッチ１１４も、ゲート−ソース間が接続されているので、非導通状態である。

電源を逆接続した場合、トランジスタ１１０はこれまでの説明したように、その非導通が確実に保証される。また、トランジスタ１２１に関しては、そのゲートは基準電圧制御回路１３１の働きによりほほ電源ライン１０１の電位となっており、ソースやドラインはほぼ電源ライン１０２、１０３の電位となっている。したがって、トランジスタ１２１は非導通状態である。

一方、出力トランジスタ１０９のゲートには、電源ライン１０３からトランジスタ１１４、寄生ダイオード１１５を介して電気通路が形成され、出力トランジスタ１０９は導通状態となる。その結果、出力トランジスタ１０９のソースからドレインに向けて、正常接続時とは逆方向となる電流が流れる。

このときの出力トランジスタ１０９の通電電流は、正常動作時における負荷電流とほぼ同じ大きさであり、出力トランジスタ１０９のオン抵抗も正常動作時とほぼ同一となる。従って、出力トランジスタ１０９の発熱量は、正常動作時（バッテリー電源ＶＢを正常に接続したとき）と同一となる。よって、バッテリー電源ＶＢを逆接続した場合でも、出力トランジスタ１０９が加熱により破壊されることを防止することができる。

かくして、本回路５００は、過電圧保護機能および電源逆接続保護機能が確実に実行されることになる。

図８において、負荷１１２以外の各素子を集積回路として一つの半導体基板上に構成することができる。この場合、半導体基板そのものが出力トランジスタのドレイン領域とすることができる。

本発明のさらに他の実施の形態を図１０に示す。図８と同一の構成要素については同じ番号で示し、それらの説明は省略する。

本実施の形態による電力供給制御回路６００は、スイッチトランジスタ１２１と出力端子１０６との間にダイオード１５１がさらに設けられていることが図９と大きく異なる。このダイオード１５１は、特に、電源の逆接続モードにおいて、スイッチトランジスタ１２１をより確実に非導通状態にする役割を果たしている。

本構成によれば、電源が逆方向に接続された場合、すなわち、電源ライン１０１に−ＶＢ電位が、１０３に接地電位がそれぞれ供給される場合、基準電圧ノード１３０には−ＶＢ電位が出力され、ダイオード１５１のアノードには−ＶＢ電位が出力される。

以上のとおり、本発明による電力供給制御回路は、ターンオフ時に発生する逆起電圧（負電圧サージ）に対し、電源逆接続保護回路に起因して起こる、過電圧保護機能部の誤動作が防止される。一方、電源が逆接続された場合は電源逆接続保護機能部が所期の動作を実行することができる。

なお、本発明は上記各実施の形態に限定されないことは言うまでもない。特に、トランジスタやダイオードの数等は、要求される回路定数に応じて適宜設定することができる。

電力供給制御回路の従来例を示す回路図である。 電力供給制御回路の他の従来例を示す回路図である。 本発明の実施の形態１による電力供給制御回路を示す回路図である。 図３の基準電圧制御回路の一例を示す回路図である。 図３の基準電圧制御回路の他の例を示す回路図である。 図３の出力トランジスタおよびクランプ回路を集積回路化した場合の概略断面図である。 本発明の実施の形態２による電力供給制御回路を示す回路図である。 本発明の実施の形態３による電力供給制御回路を示す回路図である。 図８のＢＧ制御回路を示す回路図である。 本発明の実施の形態４による電力供給制御回路を示す回路図である。

符号の説明

１０９：出力トランジスタ、１１０：ダイナミッククランプ回路内スイッチトランジスタ、１１４、１２１：制御用トランジスタ、１２２：ゲート電圧制御回路、１２５：バイアス電圧制御回路

Claims (11)

1. 電源電圧がそれらの間に印加される第１および第２電源ライン、前記第１電源ラインと負荷が接続される出力端子との間に設けられた出力トランジスタ、前記出力端子に前記負荷からの逆起電圧が印加されるときに導通して前記第１電源ラインと前記出力トランジスタの制御端子との間に第１電気通路を形成するスイッチトランジスタ、電源電圧が逆方向に印加された場合に、前記第２電源ラインから前記出力トランジスタの制御端子に対して電気通路を形成するスイッチング素子、ならびに前記スイッチトランジスタの制御端子に接続される基準電圧ノードに、前記電源電圧が正常に印加された場合は前記第２電源ラインの電圧にほぼ等しい電圧を与え、前記電源電圧が逆方向に印加された場合は前記第１電源ラインの電圧にほぼ等しい電位を与える基準電圧制御回路を備えている電力供給制御回路。
2. 前記スイッチトランジスタは直列接続された第１および第２のトランジスタと有し、これらトランジスタの基板端子はこれらトランジスタの共通接続点に接続されている請求項１記載の電力供給制御回路。
3. 前記スイッチング素子と前記第２電源ラインとの間に設けられた抵抗、これらスイッチング素子および抵抗の接続点と前記出力端子との間に設けられた第２スイッチトランジスタ、ならびに前記第２スイッチトランジスタの基板端子に前記基準電圧ノードの電圧かまたは前記出力端子の電圧を与える基板端子制御回路をさらに備える請求項１または２に記載の電力供給制御回路。
4. 前記基準電圧制御回路は、前記第１電源ラインと前記基準電圧ノードの間に接続されたダイオード、ならびに前記基準電圧ノードと前記第２電源ラインとの間に接続された抵抗を有する請求項１乃至３のいずれかに記載の電力供給制御回路。
5. 前記基準電圧制御回路は、前記第１電源ラインと前記基準電圧ノードの間に直列に接続された第３および第４トランジスタ、ならびに前記基準電圧ノードと前記第２電源ラインとの間に直列に接続された第５および第６トランジスタを有し、前記第３および第４トランジスタのゲートは前記第２電源ラインに接続され、前記第５および第６トランジスタのゲートは前記第１電源ラインに接続されている請求項１乃至３のいずれかに記載の電力供給制御回路。
6. 前記基板端子制御回路は、前記出力端子と前記第２スイッチトランジスタの基板端子との間に直列に接続された第７および第８トランジスタ、ならびに前記第２スイッチトランジスタの基板端子と前記基準電圧ノードとの間に直列に接続された第９および第１０トランジスタを有し、前記第７および第８トランジスタのゲートは前記基準電圧ノードに接続され、前記第９および第１０トランジスタのゲートは前記出力端子に接続されている請求項３に記載の電力供給制御回路。
7. 第１の電源ラインと出力端子との間に接続される出力トランジスタと、前記出力端子に接続される負荷と、前記出力トランジスタの制御端子と出力端子との間に接続されたゲート電荷放電用スイッチと、電源の逆接続時に第２電源ラインから前記出力トランジスタの制御端子に電荷を供給する電源逆接続保護回路と、前記第１の電源ラインと前記出力端子との間に電圧差を制限するダイナミッククランプ回路および前記ダイナミッククランプ回路と出力トランジスタの制御端子との間に直列に接続され基準電圧と前記出力端子の電圧との比較結果に基づいて導通状態が決定されるスイッチを有する過電圧保護回路とを有し、前記基準電圧は、電源正常接続時は前記第２電源ラインの電圧にほぼ等しくされ、電源逆接続時前記第１電源ラインの電圧にほぼ等しくされる電力供給制御回路。
8. 前記スイッチは制御端子が共通な直列接続された第１のトランジスタと第２のトランジスタから構成され、それらの基板端子はそれらの接続点につながっている請求項７記載の電力供給制御回路。
9. 前記第１および第２トランジスタは、一導電型の半導体基体の中に形成された逆導電型の領域の中に形成されている請求項８記載の電力供給制御回路。
10. 一端が前記出力端子に接続され、他端が第１の抵抗を介して前記第２電源ラインに接続されている第２スイッチ、ならびに、この第２スイッチの基板端子を、電源の接続状態および前記出力端子の状態によって前記出力端子または前記基準電圧に切り替える基板端子制御回路をさらに有し、前記第２スイッチは前記出力端子に負電圧が発生したときに導通状態となることを特徴とする請求項７乃至９のいずれかに記載の電力供給制御回路。
11. 前記出力トランジスタの制御端子に接続されたダイオード、前記第２電源ラインに接続された抵抗、この抵抗と前記ダイオードとの間に接続された第２スイッチ、ならびに、この第２スイッチの基板端子の電圧を制御し出力端子と前記基準電圧との間に接続された基板端子制御回路を有し、前記第２スイッチは前記出力端子に負電圧が発生したときに導通状態となることを特徴とする請求項７乃至９のいずれかに記載の電力供給制御回路。

Images