JP5264870B2 - 信号雑音を低減する方法および装置並びにプリント回路板 - Google Patents
信号雑音を低減する方法および装置並びにプリント回路板 Download PDFInfo
- Publication number
- JP5264870B2 JP5264870B2 JP2010271350A JP2010271350A JP5264870B2 JP 5264870 B2 JP5264870 B2 JP 5264870B2 JP 2010271350 A JP2010271350 A JP 2010271350A JP 2010271350 A JP2010271350 A JP 2010271350A JP 5264870 B2 JP5264870 B2 JP 5264870B2
- Authority
- JP
- Japan
- Prior art keywords
- vias
- circuit board
- printed circuit
- conductive plane
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 6
- IYZWUWBAFUBNCH-UHFFFAOYSA-N 2,6-dichlorobiphenyl Chemical compound ClC1=CC=CC(Cl)=C1C1=CC=CC=C1 IYZWUWBAFUBNCH-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
12 誘電性基板
16 第1の導電性平面
18 第2の導電性平面
30、30a,30b ビア
40 回路要素
50 コンプライアントピン
52 起動可能乗員拘束システム
54 ハウジング
60 中央ECU
62 コネクタ
64 他の中央衝突状態センサ
66 他の遠隔衝突状態センサ
70 起動可能拘束部
Claims (9)
- 互いに離間した第1及び第2の導電性平面を含む少なくとも2つの互いに離間した導電性平面を備えたプリント回路板と、
前記第1及び第2の導電性平面間に延在する複数のビアであり、該複数のビアは、前記第1の導電性平面に接続され且つ前記第2の導電性平面に接続されない第1のビアと、前記第2の導電性平面に接続され且つ前記第1の導電性平面に接続されない第2のビアとを含み、前記第1のビアと前記第2のビアとが交互に配置されている、前記複数のビアと、を備え、
交互に配置された第1及び第2のビアの間に電位差が存在するように前記第1及び第2の導電性平面に差動電気信号を接続可能である、装置。 - 請求項1に記載の装置において、前記複数のビアは、前記プリント回路板の外周縁部の少なくとも一部分の近くに配置される装置。
- 請求項2に記載の装置において、前記差動電気信号を前記プリント回路板に提供するコネクタをさらに含み、前記ビアは、前記コネクタまで、前記プリント回路板の全周縁部にわたって延在する装置。
- プリント回路板であって、
非導電性基板、および互いに離間した第1及び第2の導体を含む少なくとも2つの互いに離間した導体と、
前記非導電性基板を貫通して延在する複数のビアであり、該複数のビアは、前記第1の導体に接続され且つ前記第2の導体に接続されない第1のビアと、前記第2の導体に接続され且つ前記第1の導体に接続されない第2のビアとを含み、前記第1のビアと前記第2のビアとが交互に配置されている、前記複数のビアと、を備え、
交互に配置された第1及び第2のビアの間に電位差が存在するように前記第1及び第2の導体に差動電気信号を接続可能である、プリント回路板。 - 請求項4に記載のプリント回路板において、前記第1及び第2の導体は、前記非導電性基板の両面に形成された導電性平面であるプリント回路板。
- 電気システム内の電気信号雑音を低減する方法であって、
プリント回路板を設けるステップと、
前記プリント回路板上に、離間した第1及び第2の導電性平面を作製するステップと、
前記第1及び第2の導電性平面間に、第1及び第2のビアを含む複数のビアを延在させるステップであり、前記第1及び第2のビアを交互に配置するステップと、
前記第1のビアを前記第2の導電性平面に電気接続せずに前記第1の導電性平面に電気接続し、前記第2のビアを前記第1の導電性平面に電気接続せずに前記第2の導電性平面に電気接続するステップと、
交互に配置された第1のビアと第2のビアとの間に電圧が存在するように、差動電気信号を前記第1及び第2の導電性平面に接続するステップとを含む方法。 - 請求項6に記載の方法において、前記第1及び第2のビアを延在させるステップは、前記プリント回路板の外周縁部の少なくとも一部分の近くに前記第1及び第2のビアを配置することを含む方法。
- 回路を備えるプリント回路板であって、誘電性基板を有し、前記誘電性基板の第1側にある第1の導電性平面と、前記誘電性基板の第2側にある第2の導電性平面とを含み、前記誘電性基板は前記第1及び第2の導電性平面を離間した状態に保持する、前記プリント回路板と、
前記プリント回路板の外周縁部の少なくとも一部分に近接して位置する交互にスティッチングされた第1及び第2の複数のビアであり、前記第1及び第2の複数のビアは前記第1の導電性平面と前記第2の導電性平面との間にわたって延び、第1の複数のビアは前記第1の導電性平面のみに電気的に接続され、第2の複数のビアは前記第2の導電性平面のみに電気的に接続される、前記第1及び第2の複数のビアと、
前記第1の導電性平面および前記第2の導電性平面に接続可能な差動信号であって、前記交互にスティッチングされた前記第1及び第2の複数のビアに交互に電圧印加し、これにより前記プリント回路板上に設けられた前記回路からの電気信号雑音放出を低減する、前記差動信号と、
を備える装置。 - 電気システム内の電気信号雑音を低減する方法であって、
誘電性基板、前記誘電性基板の第1側にある第1の導電性平面、及び前記誘電性基板の第2側にある第2の導電性平面を含み、前記誘電性基板が第1及び第2の導電性平面を離間した状態に保持するプリント回路板に回路要素を搭載するステップと、
前記第1の導電性平面と前記第2の導電性平面との間にわたり且つ前記プリント回路板の外周縁部の少なくとも一部分に近接して、交互にスティッチングされる複数のビアを延在させるステップと、
前記交互にスティッチングされた複数のビアを、前記第1の導電性平面および前記第2の導電性平面のうち一方のみに交互パターンで電気的に接続するステップと、
前記交互にスティッチングされた複数のビアに交互に電圧印加するように、差動信号を前記第1の導電性平面および前記第2の導電性平面に接続し、これにより前記プリント回路板上に搭載された前記回路要素からの電気信号雑音放出を低減するステップと、
を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/643,129 | 2009-12-21 | ||
US12/643,129 US8664537B2 (en) | 2009-12-21 | 2009-12-21 | Method and apparatus for reducing signal noise |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011129904A JP2011129904A (ja) | 2011-06-30 |
JP5264870B2 true JP5264870B2 (ja) | 2013-08-14 |
Family
ID=44149504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010271350A Active JP5264870B2 (ja) | 2009-12-21 | 2010-12-06 | 信号雑音を低減する方法および装置並びにプリント回路板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8664537B2 (ja) |
JP (1) | JP5264870B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102348323A (zh) * | 2010-08-02 | 2012-02-08 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
US20130319731A1 (en) * | 2012-05-30 | 2013-12-05 | Sts Semiconductor & Telecommunications Co., Ltd. | Printed circuit board of semiconductor package for decreasing noise by electromagnetic interference |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5089881A (en) * | 1988-11-03 | 1992-02-18 | Micro Substrates, Inc. | Fine-pitch chip carrier |
US4904968A (en) * | 1989-04-07 | 1990-02-27 | Tektronix, Inc. | Circuit board configuration for reducing signal distortion |
JPH0864987A (ja) * | 1994-08-24 | 1996-03-08 | Matsushita Electric Ind Co Ltd | プリント基板のシールド装置 |
JPH11251694A (ja) * | 1998-03-05 | 1999-09-17 | Fujitsu Denso Ltd | プリント配線板およびプリント配線板用収納箱の電磁遮蔽構造 |
JP2001185442A (ja) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 |
US20030047348A1 (en) * | 2001-09-10 | 2003-03-13 | Rebecca Jessep | Grid array mounting arrangements |
US6573590B1 (en) * | 2002-02-11 | 2003-06-03 | Sun Microsystems, Inc. | Integrated circuit package with EMI containment features |
US6815812B2 (en) * | 2002-05-08 | 2004-11-09 | Lsi Logic Corporation | Direct alignment of contacts |
US7030712B2 (en) * | 2004-03-01 | 2006-04-18 | Belair Networks Inc. | Radio frequency (RF) circuit board topology |
CN100502614C (zh) * | 2004-10-09 | 2009-06-17 | 鸿富锦精密工业(深圳)有限公司 | 适用于高速信号的印刷电路板结构 |
JP4551730B2 (ja) * | 2004-10-15 | 2010-09-29 | イビデン株式会社 | 多層コア基板及びその製造方法 |
US7355836B2 (en) * | 2005-06-07 | 2008-04-08 | Intel Corporation | Array capacitor for decoupling multiple voltage rails |
US7851709B2 (en) * | 2006-03-22 | 2010-12-14 | Advanced Semiconductor Engineering, Inc. | Multi-layer circuit board having ground shielding walls |
KR100881182B1 (ko) * | 2006-11-21 | 2009-02-05 | 삼성전자주식회사 | 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법 |
US7742276B2 (en) * | 2007-03-30 | 2010-06-22 | Industrial Technology Research Institute | Wiring structure of laminated capacitors |
US20090002952A1 (en) * | 2007-06-28 | 2009-01-01 | Ralph Mesmer | Interference mitigation |
KR100779431B1 (ko) * | 2007-07-19 | 2007-11-26 | 브로콜리 주식회사 | 전자파 차폐기능을 갖는 평면 균일 전송선로 |
JP5111282B2 (ja) * | 2007-08-07 | 2013-01-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電磁気バンドギャップ構造物及び印刷回路基板 |
US7977582B2 (en) * | 2008-01-28 | 2011-07-12 | International Business Machines Corporation | Flexible multilayer printed circuit assembly with reduced EMI emissions |
-
2009
- 2009-12-21 US US12/643,129 patent/US8664537B2/en active Active
-
2010
- 2010-12-06 JP JP2010271350A patent/JP5264870B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US8664537B2 (en) | 2014-03-04 |
US20110147070A1 (en) | 2011-06-23 |
JP2011129904A (ja) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4860990B2 (ja) | 回路接続構造およびプリント回路板 | |
US6236572B1 (en) | Controlled impedance bus and method for a computer system | |
US20100124035A1 (en) | Integrating Capacitors Into Vias Of Printed Circuit Boards | |
EP2654387B1 (en) | Printed circuit board | |
KR100666224B1 (ko) | 개구를 가지는 리지드 플렉시블 인쇄회로기판 | |
US20080278922A1 (en) | Hardware Protection System for Sensitive Electronic-Data Modules Protecting Against External Manipulations | |
CN104040787A (zh) | 具有降低的串扰的印刷电路板 | |
US8258405B2 (en) | Sensor for a hardware protection system for sensitive electronic-data modules protecting against external manipulations | |
US20200045815A1 (en) | Circuit board and electronic device including the same | |
JP5264870B2 (ja) | 信号雑音を低減する方法および装置並びにプリント回路板 | |
JP4405605B2 (ja) | 液晶表示装置 | |
US10687414B2 (en) | Circuit board | |
US7230835B1 (en) | Apparatus for reducing signal reflection in a circuit board | |
US7035082B2 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
JPH11220263A (ja) | プリント配線板 | |
JP2007013186A (ja) | プリント回路基板アセンブリー | |
JP2005322861A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
US8208271B2 (en) | Printed board and image formation apparatus | |
JP2003218541A (ja) | Emi低減構造基板 | |
CN213069769U (zh) | 一种电路板组件、触摸屏、显示组件、显示设备 | |
CN115516327A (zh) | 电磁场传感器 | |
US11737207B2 (en) | PCB RF noise grounding for shielded high-speed interface cable | |
JP2005150161A (ja) | プリント配線板接続構造 | |
JP6546793B2 (ja) | プリント回路基板 | |
JP6016376B2 (ja) | 配線板、電子ユニット及び配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120615 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120914 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120920 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121015 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5264870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |