JP2009237425A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents
表示装置、表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2009237425A JP2009237425A JP2008085666A JP2008085666A JP2009237425A JP 2009237425 A JP2009237425 A JP 2009237425A JP 2008085666 A JP2008085666 A JP 2008085666A JP 2008085666 A JP2008085666 A JP 2008085666A JP 2009237425 A JP2009237425 A JP 2009237425A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- potential
- transistor
- drive transistor
- supply potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 50
- 238000012937 correction Methods 0.000 claims abstract description 136
- 238000012545 processing Methods 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 16
- 239000006185 dispersion Substances 0.000 abstract description 3
- 230000032683 aging Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000005401 electroluminescence Methods 0.000 description 123
- 238000010586 diagram Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 13
- 241000750042 Vini Species 0.000 description 12
- 230000006866 deterioration Effects 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 101150010989 VCATH gene Proteins 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】移動度補正期間内での有機EL素子のターンオンを防ぐことによって駆動トランジスタの閾値電圧Vth、移動度μおよび有機EL素子の経時劣化に伴う閾値ばらつきの補正を確実に実行できるようにする。
【解決手段】駆動トランジスタに流れる電流(ドレイン−ソース間電流Ids)に応じた補正量ΔVで当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、書込みトランジスタによる映像信号の信号電圧Vsigの書込み処理と並行して実行する有機EL表示装置において、信号書込み期間および移動度補正期間に、電源供給線の電位DSを高電位Vccpに維持するのではなく、当該高電位Vccpよりも低く、駆動トランジスタの導通状態を維持できる第3電源電位Vccp2に下げることにより、信号書込み期間および移動度補正期間内での有機EL素子のターンオンを防ぐ。
【選択図】図11
【解決手段】駆動トランジスタに流れる電流(ドレイン−ソース間電流Ids)に応じた補正量ΔVで当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、書込みトランジスタによる映像信号の信号電圧Vsigの書込み処理と並行して実行する有機EL表示装置において、信号書込み期間および移動度補正期間に、電源供給線の電位DSを高電位Vccpに維持するのではなく、当該高電位Vccpよりも低く、駆動トランジスタの導通状態を維持できる第3電源電位Vccp2に下げることにより、信号書込み期間および移動度補正期間内での有機EL素子のターンオンを防ぐ。
【選択図】図11
Description
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に2次元配置された平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース電極側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度(以下、「駆動トランジスタの移動度」と記述する)μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μのトランジスタ特性が画素ごとに異なったりする(画素個々のトランジスタ特性にばらつきがある)。
駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ(一様性)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
このように、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができるために、有機EL表示装置の表示品質を向上できる。
しかしながら、移動度補正を施す補正期間(以下、「移動度補正期間」と記述する場合もある)において、有機EL素子がターンオンすると、駆動トランジスタの閾値電圧Vth、移動度μおよび有機EL素子の経時劣化に伴う閾値ばらつきを補正することができなくなるため(その詳細については後述する)、画面のユニフォーミティが損なわれることになる。
そこで、本発明は、移動度補正期間内での有機EL素子のターンオンを防ぐことによって駆動トランジスタの閾値電圧Vth、移動度μおよび有機EL素子の経時劣化に伴う閾値ばらつきの補正を確実に実行できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
上記目的を達成するために、本発明は、
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置において、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
構成を採っている。
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置において、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
構成を採っている。
上記構成の表示装置および当該表示装置を用いた電子機器において、移動度補正処理を映像信号の書込み処理と並行して行なう期間に、電源供給線の電位を第1電源電位に維持するのではなく、第1電源電位よりも低く、駆動トランジスタの導通状態を維持できる第3電源電位に下げることで、移動度補正時に駆動トランジスタに流れるドレイン−ソース間電流の電流量を減少させ、駆動トランジスタのソース電位の上昇を、電源供給線の電位を第1電源電位に維持する場合に比べて緩やかにすることができる。これにより、移動度補正処理を行なう期間内での電気光学素子のターンオンを防ぐことができる。これにより、駆動トランジスタ22の閾値電圧Vth、移動度μおよび有機EL素子21の経時劣化に伴う閾値ばらつきを確実に補正することができるために良好な画質の表示画像を得ることができる。
本発明によれば、移動度補正処理を行なう期間内での電気光学素子のターンオンを防ぐことができることにより、駆動トランジスタの閾値電圧Vth、移動度μおよび有電気光学素子の経時劣化に伴う閾値ばらつきを確実に補正することができるために良好な画質の表示画像を得ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[システム構成]
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子(有機電界発光素子)を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、本適用例に係る有機EL表示装置10は、発光素子を含む複数の画素(PXLC)20と、当該画素20が行列状(マトリクス状)に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部とを有する構成となっている。画素20を駆動する駆動部としては、例えば、書込み走査回路40、電源供給走査回路50および信号出力回路60が設けられている。
ここで、有機EL表示装置10がカラー表示用の表示装置の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。
ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、第1の方向(図1では、左右方向/水平方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線され、第1の方向と直交する第2の方向(図1では、上下方向/垂直方向)にそって信号線33−1〜33−nが画素列ごとに配線されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40、電源供給走査回路50および信号出力回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込みパルス(走査信号)WS1〜WSmを供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線32−1〜32−mに供給することにより、画素20の発光/非発光の制御を行なうとともに、発光素子である有機EL素子に駆動電流を供給する。
信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択し、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して例えば行単位で書き込む。すなわち、信号出力回路60は、映像信号の信号電圧Vsigを行(ライン)単位で書き込む線順次書き込みの駆動形態を採っている。
ここで、基準電位Vofsは、輝度情報に応じた映像信号の信号電圧Vsigの基準となる電位(例えば、黒レベルに相当する電位)である。また、第2電源電位Viniは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。
(画素回路)
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。
図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆる、ベタ配線)された共通電源供給線34にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22と、書込みトランジスタ23と、保持容量24と、補助容量25とから構成されている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。
書込みトランジスタ23は、ゲート電極が走査線31(31−1〜31−m)に接続され、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。
駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。
なお、有機EL素子21の駆動回路としては、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタと、保持容量24の1つの容量とからなる回路構成のものに限られるものではなく、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高める作用をなす補助容量を必要に応じて設けた回路構成とすることも可能である。
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加される高レベルの走査信号WSに応答して導通状態となることにより、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作し、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22はさらに、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作することで、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御するデューティ制御を行なうことで、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できる。これにより、特に動画の画品位をより優れたものとすることができる。
(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22等を含む駆動回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22等を含む駆動回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
有機EL素子21は、上記ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなるアノード電極205と、当該アノード電極205上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、当該有機層206上に全画素共通に形成された透明導電膜等からなるカソード電極207とから構成されている。
この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
駆動トランジスタ22は、ゲート電極221と、半導体層222の一方側に設けられたソース/ドレイン領域223と、半導体層222の他方側に設けられたドレイン/ソース領域224と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。
そして、図3に示すように、駆動トランジスタ22を含む駆動回路が形成されたガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合され、当該封止基板209によって有機EL素子21が封止されることにより、表示パネル70が形成される。
(本発明の前提となる回路動作)
次に、上記構成の有機EL表示装置10において、本発明の前提となる回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。
次に、上記構成の有機EL表示装置10において、本発明の前提となる回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。
なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は容量成分(等価容量)Celを持っていることから、当該容量成分Celについても図示している。
図4のタイミング波形図には、ある補正対象画素行について、時間軸を共通にして、走査線31(31−1〜31−m)の電位(走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を示している。
<前フレームの発光期間>
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
<閾値補正準備期間>
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
ここで、有機EL素子21の閾値電圧をVth(el)、共通電源供給線34の電位をVcathとするとき、低電位ViniをVini<Vth(el)+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t2で走査線31の電位WSが低電位WS_L側から高電位WS_H側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。したがって、基準電位Vofsおよび低電位Viniが、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの各初期化電位となる。
<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で、当該ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束し、当該閾値電圧Vthに相当する電圧が保持容量24に保持される。
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で、当該ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束し、当該閾値電圧Vthに相当する電圧が保持容量24に保持される。
ここでは、便宜上、駆動トランジスタ22のゲート電位Vgを保った状態で、駆動トランジスタ22のゲート電極の初期化電位(基準電位)Vofsを基準として、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsを変化、具体的には上昇させ、最終的に収束した駆動トランジスタ22のゲート−ソース間電圧Vgsを駆動トランジスタ22の閾値電圧Vthとして検出して当該閾値電圧Vthに相当する電圧を保持容量24に保持する処理を行なう期間を閾値補正期間と呼んでいる。
なお、この閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t4で走査線31の電位WSが高電位WS_H側から低電位WS_L側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
<信号書込み期間&移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書込みトランジスタ23による信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の容量成分Celに流れ込み、よって当該容量成分Celの充電が開始される。
この容量成分Celの充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthのばらつきは補正されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。
ここで、書込みゲイン(映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率)が1(理想値)であると仮定すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVで当該駆動トランジスタ22のゲート入力側に、即ちゲート‐ソース間電圧Vgsに負帰還をかけることにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔVは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
<発光期間>
次に、時刻t7で走査線31の電位WSが高電位WS_H側から低電位WS_L側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
次に、時刻t7で走査線31の電位WSが高電位WS_H側から低電位WS_L側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタ22のゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位は、駆動トランジスタ22のドレイン−ソース間電流Idsに応じて上昇する。
そして、有機EL素子21のアノード電位がVth(el)+Vcathを越えると、有機EL素子21に駆動電流(発光電流)が流れ始めるために、有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わる。
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)および移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。
なお、ここでは、閾値補正処理を1回だけ実行する駆動法の場合を例に挙げて説明したが、この駆動法は一例に過ぎず、例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う1水平走査期間に加えて、当該1水平走査期間に先行する複数の水平走査期間に分割して複数回実行する、いわゆる分割Vth補正を行う駆動法を採ることも可能である。
このように、移動度補正および信号書込みを行う1水平走査期間と、当該1水平走査期間に先行する複数の水平走査期間に分割して閾値補正処理を複数回実行する駆動法を採ることにより、高精細化に伴う多画素化によって1水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。
(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。
この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表わされる。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度も変動しない。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで当該駆動トランジスタ22のゲート入力側に、即ちゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。
したがって、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、駆動トランジスタ22のゲート入力側、即ちゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート入力側に負帰還をかける処理が移動度補正処理となる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。
そして、閾値補正および移動度補正を共に行うことにより、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
すなわち、有機EL素子21のI−V特性が経時変化し、これに伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができるために、有機EL素子21に流れる電流は変化せず一定となる。したがって、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
以上説明したように、図2に示す画素構成を採る有機EL表示装置10において、ブートストラップ動作、閾値補正動作および移動度補正動作のための回路動作が正確に行われれば、有機EL素子21の経時劣化、駆動トランジスタ22の閾値電圧Vthや移動度μの特性ばらつきを防ぐことができ、それらの影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができるため表示品質(品位)を向上できる。
(有機EL素子のターンオン)
ところで、図10のタイミング波形図に示すように、信号電位Vsigの書込み期間および移動度補正期間において、駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)に達した場合に、有機EL素子21がカットオフ状態からオン状態に遷移するため、それ以後駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)から増加しなくなる(これを有機EL素子のターンオンとする)。
ところで、図10のタイミング波形図に示すように、信号電位Vsigの書込み期間および移動度補正期間において、駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)に達した場合に、有機EL素子21がカットオフ状態からオン状態に遷移するため、それ以後駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)から増加しなくなる(これを有機EL素子のターンオンとする)。
これにより、有機EL素子21がターンオンした画素の発光期間における駆動トランジスタ22のゲート−ソース間電圧Vgs′は、
Vgs′=Vsig−Vth(el)
となる。
Vgs′=Vsig−Vth(el)
となる。
このときのドレイン−ソース間電流Idsは、閾値補正と移動度補正を正確に行った場合の先述した式(2)に示す電流式と異なり、次式(3)に示すように、
Ids=(1/2)・μ(W/L)Cox(Vsig−Vth(el)−Vth)2
……(3)
なる電流式で表わされ、有機EL素子21の閾値電圧Vth(el)と駆動トランジスタ22の閾値電圧Vthが項に含まれており、また、移動度μの補正項(ΔV)が含まれなくなる。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vth(el)−Vth)2
……(3)
なる電流式で表わされ、有機EL素子21の閾値電圧Vth(el)と駆動トランジスタ22の閾値電圧Vthが項に含まれており、また、移動度μの補正項(ΔV)が含まれなくなる。
つまり、信号電位Vsigの書込み期間および移動度補正期間において有機EL素子21がターンオンすると、式(3)から明らかなように、駆動トランジスタ22の閾値電圧Vth、移動度μおよび有機EL素子21の経時劣化に伴う閾値ばらつきを補正することができなくなり、その結果、画面のユニフォーミティが損なわれるため良好な画質の表示画像を得ることができなくなる。
また、電源供給線32の電位が高電位Vccpの状態で移動度補正処理を行うと、駆動トランジスタ22のソース電位Vsが急激に上昇し、移動度補正が急激にかかることなることから、駆動トランジスタ22に流れるドレイン−ソース間電流Idsの電流量が減少するために十分な発光輝度が得られなくなる。
一方、信号電位Vsigの書込み期間および移動度補正期間内に駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)に達しないように、書込みパルスWSのパルス幅で決まる書込み期間および移動度補正期間を短く設定することで、当該期間において有機EL素子21がターンオンしないようにすることができる。
しかしながら、信号電位Vsigの書込み期間および移動度補正期間を短くするために書込みパルスWSのパルス幅を狭く設定すると、走査線31(31−1〜31−m)の抵抗成分や寄生容量等に起因する波形なまりの影響を大きく受けて、表示パネル70の書込み走査回路40とその反対側(図1の例では、電源供給走査回路50側)では輝度差(シェーディング)が発生することになる。
(本実施形態の特徴部分)
そこで、本実施形態では、信号電位Vsigの書込み期間および移動度補正期間において、電源供給線32(32−1〜32−m)の電位DSを高電位(第1電源電位)Vccpに維持するのではなく、当該高電位Vccpよりも低く、駆動トランジスタ22の導通状態を維持できる、低電位(第2電源電位)Viniとの間の第3電源電位Vccp2に下げる駆動方法を採るようにしている。
そこで、本実施形態では、信号電位Vsigの書込み期間および移動度補正期間において、電源供給線32(32−1〜32−m)の電位DSを高電位(第1電源電位)Vccpに維持するのではなく、当該高電位Vccpよりも低く、駆動トランジスタ22の導通状態を維持できる、低電位(第2電源電位)Viniとの間の第3電源電位Vccp2に下げる駆動方法を採るようにしている。
第3電源電位Vccp2は、電源供給走査回路50から高電位Vccpに代えて選択的に出力される。第3電源電位Vccp2としては、高電位Vccpよりも低く、駆動トランジスタ22の導通状態を維持できる電位範囲内であればよいが、当該電位範囲内においてできるだけ低い電位、即ち電位範囲の下限に近い電位である方が好ましい。
電源供給線32の電位DSを高電位Vccpから第3電源電位Vccp2に下げるタイミングは、信号線33の電位を基準電位Vofsから信号電位Vsigに切り替える時刻t5の直前の時刻t11とする。また、電源供給線32の電位DSを第3電源電位Vccp2から高電位Vccpに戻すタイミングは、信号線33の電位を信号電位Vsigから基準電位Vofsに切り替える時刻t8の直後の時刻t12とする。
続いて、図2に示す画素構成を採る有機EL表示装置10において、本実施形態に係る駆動方法を用いた場合の回路動作について、図11のタイミング波形図を基に図12の動作説明図を用いて説明する。
なお、図12の動作説明図において、図5および図6の動作説明図と同等部分には同一符合を付して示している。図11のタイミング波形図における時刻t2〜t8は、図4のタイミング波形図における時刻t2〜t8に対応している。そして、時刻t4までの回路動作については、図4のタイミング波形図に基づく回路動作の場合と同じであるため、ここではその回路動作の説明については重複するので省略するものとする。
図11のタイミング波形図において、時刻t4で閾値補正期間が終了した後時刻t11で、図12(A)に示すように、電源供給線32の電位が高電位Vccpからそれよりも低い第3電源電位Vccp2が切り替わる。
次に、時刻t5で信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わった後、時刻t6で走査線31の電位WSが低電位WS_L側から高電位WS_H側に遷移することで、図12(B)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込み、信号電位Vsigの書込み期間および移動度補正期間に入る。
信号電位Vsigの書込み期間および移動度補正期間において、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の容量成分Celに流れ込み、よって当該容量成分Celの充電が開始される。
このとき、電源供給線32の電位が高電位Vccpよりも低い第3電源電位Vccp2であるために、移動度補正処理時に駆動トランジスタ22に流れるドレイン−ソース間電流Idsの電流量が、電源供給線32の電位が高電位Vccpのときよりも減少し、駆動トランジスタ22のソース電位Vsの上昇が緩やかになる。
これにより、信号電位Vsigの書込み期間および移動度補正期間内に駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vth(el)に達することはなく、したがって、信号電位Vsigの書込み期間および移動度補正期間において有機EL素子21がターンオンすることはない。
特に、第3電源電位Vccp2を、駆動トランジスタ22の導通状態を維持できる電位範囲内においてできるだけ低く設定することで、移動度補正処理時に駆動トランジスタ22に流れるドレイン−ソース間電流Idsの電流量をより減少し、駆動トランジスタ22のソース電位Vsの上昇をより緩やかにすることができるために、信号電位Vsigの書込み期間および移動度補正期間内での有機EL素子21のターンオンをより確実に防ぐことができる。
信号電位Vsigの書込み期間および移動度補正期間における移動度補正の処理動作については先述した回路動作の場合と同様である。ここで、書込みゲインが1(理想値)であると仮定すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
そして、時刻t7で走査線31の電位WSが高電位WS_H側から低電位WS_L側に遷移することで、図12(C)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のソース電位Vsは、有機EL素子21の閾値電圧Vth(el)よりも低い電位Vel´にある。書込みトランジスタ23が非導通状態となることで、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する。駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位は、駆動トランジスタ22のドレイン−ソース間電流Idsに応じて上昇する。
そして、有機EL素子21のアノード電位がVel+Vcathを越えると、有機EL素子21に駆動電流(発光電流)が流れ始めるために、有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。
次に、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わった後時刻t12で、図12(D)に示すように、電源供給線32の電位が第3電源電位Vccp2から高電位Vccpに切り替わる。これにより、駆動トランジスタ22に流れるドレイン−ソース間電流Idsの電流量が、電源供給線32の電位が第3電源電位Vccp2のときよりも増すため、駆動トランジスタ22のソース電位Vsが、電源供給線32の電位の切り替え直前の電位Vel″から上昇する。
このとき、駆動トランジスタ22のゲート電極がフローティング状態にあるために、駆動トランジスタ22のソース電位Vsが上昇しても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動し、Vsig−Vofs+Vth−ΔV+Vel″となる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。
(本実施形態の作用効果)
上述したように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた補正量(帰還量)ΔVで当該駆動トランジスタ22のゲート入力側に負帰還をかける移動度補正処理を、書込みトランジスタ22による映像信号の信号電圧Vsigの書込み処理と並行して実行する有機EL表示装置10において、信号電位Vsigの書込み期間および移動度補正期間に、電源供給線32の電位DSを高電位Vccpに維持するのではなく、当該高電位Vccpよりも低く、駆動トランジスタ22の導通状態を維持できる第3電源電位Vccp2に下げることにより、次のような作用効果を得ることができる。
上述したように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた補正量(帰還量)ΔVで当該駆動トランジスタ22のゲート入力側に負帰還をかける移動度補正処理を、書込みトランジスタ22による映像信号の信号電圧Vsigの書込み処理と並行して実行する有機EL表示装置10において、信号電位Vsigの書込み期間および移動度補正期間に、電源供給線32の電位DSを高電位Vccpに維持するのではなく、当該高電位Vccpよりも低く、駆動トランジスタ22の導通状態を維持できる第3電源電位Vccp2に下げることにより、次のような作用効果を得ることができる。
すなわち、駆動トランジスタ22の移動度補正時のドレイン−ソース間電流Idsの電流量を減少させ、駆動トランジスタ22のソース電位Vsの上昇を、電源供給線32の電位が高電位Vccpの状態で移動度補正の場合に比べて緩やかにすることができるため、信号電位Vsigの書込み期間および移動度補正期間内での有機EL素子21のターンオンを防ぐことができる。これにより、駆動トランジスタ22の閾値電圧Vth、移動度μおよび有機EL素子21の経時劣化に伴う閾値ばらつきを確実に補正することができるために良好な画質の表示画像を得ることができる。
また、駆動トランジスタ22のソース電位Vsが緩やかに上昇することにより、移動度補正を、電源供給線32の電位が高電位Vccpの状態で移動度補正の場合に比べて緩やかに行うことが可能になることから、移動度補正処理時の駆動トランジスタ22のゲート−ソース間電圧Vgsの減少(ΔV)を少なくすることができる。これにより、駆動トランジスタ22により多くの電流量のドレイン−ソース間電流Idsを流すことができるため十分な発光輝度を得ることができる。
また、書込みパルスWSのパルス幅で決まる信号電圧Vsigの書込み期間および移動度補正期間を短く設定しなくても、当該期間において有機EL素子21がターンオンしないようにすることができる。これにより、有機EL素子21がターンオンするまでの時間が、電源供給線32の電位が高電位Vccpの状態で移動度補正の場合に比べて長くなることから、信号電圧Vsigの書込み期間および移動度補正期間を長く設定することが可能になる。その結果、表示パネル70のシェーディングを防止することが可能になるためにより良好な画質の表示画像を得ることができる。
(変形例)
上記実施形態では、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
上記実施形態では、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明に係る表示装置は、一例として、図13〜図15に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
以上説明した本発明に係る表示装置は、一例として、図13〜図15に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、駆動トランジスタ22の閾値電圧Vth、移動度μおよび有機EL素子21の経時劣化に伴う閾値ばらつきを確実に補正することができるために、各種の電子機器において、高品位な画像表示を行うことができる。
なお、本発明に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
図13は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
図14は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
図15は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
図16は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
図17は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
10…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書込み走査回路、50…電源供給走査回路、60…水平駆動回路、70…表示パネル
Claims (4)
- 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置であって、
前記電源供給走査回路は、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
ことを特徴とする表示装置。 - 前記第3電源電位は、前記駆動トランジスタの導通状態を維持できる電位範囲の下限に近い電位である
ことを特徴とする請求項1記載の表示装置。 - 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置の駆動方法であって、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
ことを特徴とする表示装置の駆動方法。 - 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と、当該第1電源電位よりも低い第2電源電位と、前記第1電源電位よりも低く前記駆動トランジスタの導通状態を維持できる第3電源電位とを選択的に供給する電源供給走査回路とを備え、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行い、当該閾値補正処理の後に前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行なう表示装置を有する電子機器であって、
前記電源供給走査回路は、
前記閾値補正処理を行う前に前記第2電源電位を前記電源供給線に供給し、
前記閾値補正処理を行うときに前記第2電源電位に代えて前記第1電源電位を前記電源供給線に供給し、
前記移動度補正処理を行うときに前記第1電源電位に代えて前記第3電源電位を前記電源供給線に供給する
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008085666A JP2009237425A (ja) | 2008-03-28 | 2008-03-28 | 表示装置、表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008085666A JP2009237425A (ja) | 2008-03-28 | 2008-03-28 | 表示装置、表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009237425A true JP2009237425A (ja) | 2009-10-15 |
Family
ID=41251404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008085666A Pending JP2009237425A (ja) | 2008-03-28 | 2008-03-28 | 表示装置、表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009237425A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039436A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示パネルモジュール及び電子機器 |
JP2010039435A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示パネルモジュール及び電子機器 |
CN113433720A (zh) * | 2021-06-17 | 2021-09-24 | 惠科股份有限公司 | 一种液晶显示面板测试方法及设备 |
-
2008
- 2008-03-28 JP JP2008085666A patent/JP2009237425A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039436A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示パネルモジュール及び電子機器 |
JP2010039435A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示パネルモジュール及び電子機器 |
US8212748B2 (en) | 2008-08-08 | 2012-07-03 | Sony Corporation | Display panel module and electronic apparatus |
US8284187B2 (en) | 2008-08-08 | 2012-10-09 | Sony Corporation | Display panel module and electronic apparatus |
CN113433720A (zh) * | 2021-06-17 | 2021-09-24 | 惠科股份有限公司 | 一种液晶显示面板测试方法及设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4623138B2 (ja) | 表示装置および電子機器 | |
JP4715833B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5287210B2 (ja) | 表示装置および電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4605261B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109521A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009103868A (ja) | 表示装置および電子機器 | |
JP2008310128A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010281914A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145578A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009169145A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009294508A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145581A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009128404A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109519A (ja) | 表示装置および電子機器 | |
JP2008249743A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008249744A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145893A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251545A (ja) | 表示装置、表示装置の駆動方法および電子機器 |