JP5234069B2 - 磁気共鳴型アイソレータ - Google Patents

Description

本発明は、磁気共鳴型アイソレータ、特に、マイクロ波帯などで使用される磁気共鳴型アイソレータに関する。

一般に、アイソレータは信号を特定方向にのみ伝送し、逆方向には伝送しない特性を有し、携帯電話などの移動体通信機器の送信回路部に搭載されている。そして、磁気共鳴型アイソレータとしては特許文献１，２に記載のものが知られている。磁気共鳴型アイソレータは、直交する二つの線路（四つの開口を有している）に、振幅が等しく、位相が１／４波長だけ異なる高周波電流が流れたとき、交点に回転する磁界（円偏波）が生じ、二つの線路の電磁波進行方向に応じて円偏波の旋回方向が逆転する現象を利用している。即ち、交点にフェライトを配置するとともに永久磁石によって磁気共鳴に必要な静磁界を印加し、主線路を伝搬する電磁波の進行方向に応じて副線路からの反射波によって正の円偏波又は負の円偏波が生じる。正の円偏波が生じるとフェライトの磁気共鳴によって信号が吸収され、負の円偏波が生じると磁気共鳴は発生せずに信号はそのまま通過する。副線路の端部には信号を反射させるリアクタンス素子が接続される。

しかしながら、従来の磁気共鳴型アイソレータは、主線路が共振するために１／４波長の長さを有しており、かつ、二つのリアクタンス素子を搭載するために、例えば、約２ＧＨｚではサイズが２０ｍｍ×２０ｍｍと大型化している。このことは、移動体通信機器が近年小型化、実装密度が高度化している現状に適合していない。また、入力側にパワーアンプが接続される場合には入力側のインピーダンスが低いことが好ましく、出力側は入力側よりもインピーダンスが高いことが好ましい。しかし、従来の磁気共鳴型アイソレータではこのような要求を満足することはなく、別途インピーダンス変換機器を別部品として設ける必要があった。

特開昭６３−２６０２０１号公報 特開２００１−３２６５０４号公報

そこで、本発明の目的は、小型化された低インピーダンスの磁気共鳴型アイソレータを提供することにある。

本発明の一形態である磁気共鳴型アイソレータは、
互いに対向する第１主面及び第２主面を有するフェライトと、
前記フェライトの第１主面に配置された、第１開口、第２開口及び第３開口を有する接合導体と、
前記フェライトに直流磁界を印加する永久磁石と、
を備え、
前記接合導体の第１開口と第２開口との間に配置された主線路は共振することがなく、
前記主線路から分岐した副線路は前記第２主面側に前記主線路と直交する方向に延在された対向導体とされ、該対向導体の端部を第３開口とし、第３開口にリアクタンス素子を接続し、該リアクタンス素子はグランドに接続され、
第１開口及び第２開口にそれぞれインピーダンス整合回路が接続されていること、
を特徴とする。

前記磁気共鳴型アイソレータにおいて、リアクタンス素子が接続されている副線路からの反射波が第１開口及び第２開口からの入射波に対して接合導体の交点で９０°位相がずれるように調整されている。これにより、交点に正又は負の円偏波が発生する。正又は負の円偏波が発生することによる信号の吸収、通過は従来と同様である。前記磁気共鳴型アイソレータは、主線路が共振することはないので、主線路を１／４波長以下に短くすることができ、かつ、３開口タイプであるためにリアクタンス素子は一つでよい。これにて、非常に小型で低インピーダンスの磁気共鳴型アイソレータとすることができる。しかも、第１開口及び第２開口にはインピーダンス整合回路が接続されているため、入力側機器及び出力側機器のインピーダンスと整合させることができる。それゆえ、必ずしも別部品としてインピーダンス変換機器を付け加える必要がなくなったり、インピーダンス変換回路の一部を削除できる。さらに、フェライトの第２主面側に主線路と直交する方向に延在する対向導体が副線路から延長された状態で配置されているため、対向導体によって高周波磁界がフェライトに閉じ込められて磁束の漏れが小さくなり、挿入損失が改善される。

本発明によれば、小型化された低インピーダンスの磁気共鳴型アイソレータを得ることができる。

第１実施例である磁気共鳴型アイソレータを示す斜視図である。 第１実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第１実施例である磁気共鳴型アイソレータのフェライトを示し、（Ａ）は表面図、（Ｂ）は裏面図である。 第１実施例である磁気共鳴型アイソレータの等価回路図である。 第１実施例である磁気共鳴型アイソレータの特性を示すグラフである。 第２実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第２実施例である磁気共鳴型アイソレータのフェライトを示し、（Ａ）は表面図、（Ｂ）は裏面図である。 第３実施例である磁気共鳴型アイソレータを示す斜視図である。 第３実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第３実施例である磁気共鳴型アイソレータの等価回路図である。 第３実施例である磁気共鳴型アイソレータの特性を示すグラフである。 第４実施例である磁気共鳴型アイソレータを示す斜視図である。 第４実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第４実施例である磁気共鳴型アイソレータの等価回路図である。 第４実施例である磁気共鳴型アイソレータの特性を示すグラフである。 第５実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第５実施例である磁気共鳴型アイソレータの等価回路図である。 第５実施例である磁気共鳴型アイソレータの特性を示すグラフである。 第６実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第６実施例である磁気共鳴型アイソレータの等価回路図である。 第６実施例である磁気共鳴型アイソレータの特性を示すグラフである。 第７実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第７実施例である磁気共鳴型アイソレータの等価回路図である。 第７実施例である磁気共鳴型アイソレータの特性を示すグラフである。 第８実施例である磁気共鳴型アイソレータを示す斜視図である。 第８実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第８実施例である磁気共鳴型アイソレータの等価回路図である。 第８実施例である磁気共鳴型アイソレータの特性を示すグラフである。 第９実施例である磁気共鳴型アイソレータを示す分解斜視図である。 第９実施例である磁気共鳴型アイソレータの等価回路図である。 第９実施例である磁気共鳴型アイソレータの特性を示すグラフである。 第１０実施例〜第１５実施例である磁気共鳴型アイソレータの等価回路図である。

以下、本発明に係る磁気共鳴型アイソレータの実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分には同じ符号を付し、重複する説明は省略する。また、各図において斜線を付した部分は導電体であることを示している。

（第１実施例、図１〜図５参照）
第１実施例である磁気共鳴型アイソレータ１Ａは、図１及び図２に示すように、フェライト１０と、フェライト１０の第１主面１１に配置された逆Ｔ字形状をなす三つの開口Ｐ１，Ｐ２，Ｐ３を有する接合導体１５と、フェライト１０に直流磁界を印加する永久磁石２０と、リアクタンス素子としてのインダクタＬ１と、インピーダンス整合回路として機能するコンデンサＣ１，Ｃ２と、実装用基板３０と、を備えている。

接合導体１５は、導電性金属による蒸着などで形成された薄膜あるいは導電性ペーストの塗布・焼付けにて形成された厚膜である。図３に示すように、接合導体の三つの開口Ｐ１，Ｐ２，Ｐ３のうち、直線状に対向する第１開口Ｐ１と第２開口Ｐ２との間に配置された主線路は１／４波長以下の共振しない線路長とされている。第１主面１１上で接合導体１５の主線路から分岐した副線路は、第２主面１２に主線路と直交する方向に延在されて対向導体１７とされ、対向導体１７の端部が第３開口Ｐ３とされている。ここで、主線路とは第１及び第２開口Ｐ１，Ｐ２間の導体を意味し、副線路とは主線路の中央部分から分岐して第３開口Ｐ３へ至る導体を意味する。

実装用基板３０には、入力端子電極３１、出力端子電極３２、中継端子電極３３、グランド端子電極３４がそれぞれ形成されている。フェライト１０と永久磁石２０は同じ面積であり、フェライト１０は第１主面１１上に永久磁石２０が貼着された状態で実装用基板３０上に搭載される。このとき、主線路の一端（第１開口Ｐ１）は入力端子電極３１に接続され、他端（第２開口Ｐ２）は出力端子電極３２に接続され、副線路の端部（第３開口Ｐ３）は中継端子電極３３に接続される。インダクタＬ１の一端は中継端子電極３３に接続され、他端はグランド端子電極３４に接続される。コンデンサＣ１は一端が第１開口Ｐ１に接続され、他端がグランド端子電極３４に接続される。コンデンサＣ２は一端が第２開口Ｐ２に接続され、他端がグランド端子電極３４に接続される。

等価回路は図４に示すとおりであり、以上の構成からなる磁気共鳴型アイソレータ１Ａにおいて、インダクタＬ１が接続されている副線路からの反射波が第１開口Ｐ１又は第２開口Ｐ２からの入射波に対して接合導体１５の交点で９０°位相がずれるように調整されている。詳しくは、第１開口Ｐ１からの入射波は、副線路からの反射波によって交点に負の円偏波が生じるので磁気共鳴が発生することはなく、入射波は第２開口Ｐ２に伝送される。一方、第２開口Ｐ２からの入射波は、副線路からの反射波によって交点に正の円偏波が生じるので磁気共鳴して吸収される。

第１実施例である磁気共鳴型アイソレータ１Ａの入力リターンロスを図５（Ａ）に示し、アイソレーションを図５（Ｂ）に示し、挿入損失を図５（Ｃ）に示し、出力リターンロスを図５（Ｄ）に示す。インダクタＬ１のインダクタンスは１．６ｎＨ、コンデンサＣ１，Ｃ２の容量はそれぞれ１．８ｐＦである。入出力端のインピーダンスは３５Ωであり、電気特性は３５Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．５６ｄＢ、アイソレーションが９．９ｄＢである。

また、主線路が共振することはないので、主線路を１／４波長以下に短くすることができ、第１実施例において、フェライト１０のサイズは縦横が０．６ｍｍ、厚さが０．１５ｍｍ、線路幅は０．２ｍｍ、飽和磁化は１００ｍＴである。このように、フェライト１０が従来よりも非常に小さなサイズであること、及び、リアクタンス素子として一つのインダクタＬ１及び整合回路素子としてコンデンサＣ１，Ｃ２を用いていることと相俟って、小型で低インピーダンスの磁気共鳴型アイソレータが得られる。

特に、本第１実施例において、挿入損失特性、アイソレーション特性が良好な理由として、第１及び第２開口Ｐ１，Ｐ２間の主線路と直交する方向に延在する対向導体１７が配置されているため、対向導体１７によって高周波磁界がフェライト１０に閉じ込められて磁束の漏れが小さくなったことが挙げられる。なお、対向導体１７は必ずしも必要ではない。

この磁気共鳴型アイソレータ１Ａは、例えば、移動体通信機器の送信回路モジュールに組み込まれる。実装用基板３０は送信回路モジュールにおけるパワーアンプを搭載するためのプリント配線基板であってもよい。この場合、接合導体１５を備えかつ永久磁石２０を貼着したフェライト１０が送信モジュールの組立て工程に供給されることになる。この点は以下に示す各実施例でも同様である。

（第２実施例、図６及び図７参照）
第２実施例である磁気共鳴型アイソレータ１Ｂは、前記第１実施例ではフェライト１０の第２主面１２に設けた対向導体１７を、実装用基板３０上に設けたもので（図６参照）、他の構成は第１実施例と同様である。従って、その作用効果も第１実施例と同様である。

本第２実施例においては、図７（Ｂ）に示すフェライト１０の第２主面１２側の電極を側面電極と同時に形成できれば裏面電極パターンを形成するための工程を省略することが可能であり、第１実施例よりも低コスト化できる。そのような側面電極としては、スルーホールで形成したり、転写によればペーストの回り込みで裏面にも電極を形成することができる。

（第３実施例、図８〜図１１参照）
第３実施例である磁気共鳴型アイソレータ１Ｃは、図１０の等価回路に示すように、第１開口Ｐ１と入力端子電極３５との間、及び、第２開口Ｐ２と出力端子電極３６との間に、それぞれコンデンサＣ１，Ｃ２を直列に接続したものである。図９に示すように、実装用基板３０上には、入力端子電極３５、出力端子電極３６、グランド端子電極３７、中継端子電極３３，３８，３９がそれぞれ形成されている。他の構成は前記第１実施例と同様である。

主線路の一端（第１開口Ｐ１）は中継端子電極３８及びコンデンサＣ１を介して入力端子電極３５に接続され、主線路の他端（第２開口Ｐ２）は中継端子電極３９及びコンデンサＣ２を介して出力端子電極３６に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びインダクタＬ１を介してグランド端子電極３７に接続されている。

本第３実施例の作用効果は前記第１実施例と基本的に同様である。第３実施例である磁気共鳴型アイソレータ１Ｃの入力リターンロスを図１１（Ａ）に示し、アイソレーションを図１１（Ｂ）に示し、挿入損失を図１１（Ｃ）に示し、出力リターンロスを図１１（Ｄ）に示す。インダクタＬ１のインダクタンスは１．６ｎＨ、コンデンサＣ１，Ｃ２の容量はそれぞれ４．３ｐＦである。入出力端のインピーダンスは２５Ωであり、電気特性は２５Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．５４ｄＢ、アイソレーションが９．９ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。

（第４実施例、図１２〜図１５参照）
第４実施例である磁気共鳴型アイソレータ１Ｄは、図１４の等価回路に示すように、第１開口Ｐ１と入力端子電極３５との間にコンデンサＣ１を直列に接続し、第２開口Ｐ２と出力端子電極３２との間にグランドに落とされたコンデンサＣ２を接続したものである。図１３に示すように、実装用基板３０上には、入力端子電極３５、出力端子電極３２、グランド端子電極４０、中継端子電極３３，３８がそれぞれ形成されている。他の構成は前記第１実施例と同様である。

主線路の一端（第１開口Ｐ１）は中継端子電極３８及びコンデンサＣ１を介して入力端子電極３５に接続され、主線路の他端（第２開口Ｐ２）は出力端子電極３２に接続され、かつ、コンデンサＣ２を介してグランド端子電極４０に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びインダクタＬ１を介してグランド端子電極４０に接続されている。

本第４実施例の作用効果は前記第１実施例と基本的に同様である。第４実施例である磁気共鳴型アイソレータ１Ｄの入力リターンロスを図１５（Ａ）に示し、アイソレーションを図１５（Ｂ）に示し、挿入損失を図１５（Ｃ）に示し、出力リターンロスを図１５（Ｄ）に示す。インダクタＬ１のインダクタンスは１．６ｎＨ、コンデンサＣ１の容量は４．０ｐＦ、コンデンサＣ２の容量は１．７ｐＦである。入力端のインピーダンスは２５Ω、出力端のインピーダンスは３５Ωであり、電気特性は入力２５Ω、出力３５Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．５５ｄＢ、アイソレーションが９．９ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。

特に、本第４実施例では、入力端と出力端のインピーダンスが異なっており、インピーダンス変換機能を有する。携帯電話において、パワーアンプの後段に従来のアイソレータを接続する場合、通常、パワーアンプは低インピーダンス（５Ω程度）であるため、高インピーダンス化するためのインピーダンス変換回路を付加していた。この磁気共鳴型アイソレータ１Ｄによれば、入力は低インピーダンス化されているため、インピーダンス変換回路を一部削減でき、小型化と低コストが実現できる。

（第５実施例、図１６〜図１８参照）
第５実施例である磁気共鳴型アイソレータ１Ｅは、図１７の等価回路に示すように、リアクタンス素子としてコンデンサＣ３を使用し、第１開口Ｐ１と入力端子電極３１との間、及び、第２開口Ｐ２と出力端子電極３２との間に、それぞれグランドに落とされたインダクタＬ２、Ｌ３を接続したものである。図１６に示すように、実装用基板３０には、入力端子電極３１、出力端子電極３２、中継端子電極３３、グランド端子電極３４がそれぞれ形成されている。

主線路の一端（第１開口Ｐ１）は入力端子電極３１に接続され、かつ、インダクタＬ２を介してグランド端子電極３４に接続されている。主線路の他端（第２開口Ｐ２）は出力端子電極３２に接続され、かつ、インダクタＬ３を介してグランド端子電極３４に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びコンデンサＣ３を介してグランド端子電極３４に接続されている。

本第５実施例の作用効果は前記第１実施例と基本的に同様である。第５実施例である磁気共鳴型アイソレータ１Ｅの入力リターンロスを図１８（Ａ）に示し、アイソレーションを図１８（Ｂ）に示し、挿入損失を図１８（Ｃ）に示し、出力リターンロスを図１８（Ｄ）に示す。コンデンサＣ３の容量は３．１ｐＦ、インダクタＬ２、Ｌ３のインダクタンスはそれぞれ９．１ｎＨである。入出力端のインピーダンスは２５Ωであり、電気特性は２５Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．５３ｄＢ、アイソレーションが９．８ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。

（第６実施例、図１９〜図２１参照）
第６実施例である磁気共鳴型アイソレータ１Ｆは、図２０の等価回路に示すように、リアクタンス素子としてコンデンサＣ３を使用し、第１開口Ｐ１と入力端子電極３５との間、及び、第２開口Ｐ２と出力端子電極３６との間に、それぞれインダクタＬ２、Ｌ３を直列に接続したものである。図１９に示すように、実装用基板３０上には、入力端子電極３５、出力端子電極３６、グランド端子電極３７、中継端子電極３３，３８，３９がそれぞれ形成されている。他の構成は前記第１実施例と同様である。

主線路の一端（第１開口Ｐ１）は中継端子電極３８及びインダクタＬ２を介して入力端子電極３５に接続され、主線路の他端（第２開口Ｐ２）は中継端子電極３９及びインダクタＬ３を介して出力端子電極３６に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びコンデンサＣ３を介してグランド端子電極３７に接続されている。

本第６実施例の作用効果は前記第１実施例と基本的に同様である。第６実施例である磁気共鳴型アイソレータ１Ｆの入力リターンロスを図２１（Ａ）に示し、アイソレーションを図２１（Ｂ）に示し、挿入損失を図２１（Ｃ）に示し、出力リターンロスを図２１（Ｄ）に示す。コンデンサＣ３の容量は３．１ｐＦ、インダクタＬ２、Ｌ３のインダクタンスはそれぞれ０．６ｎＨである。入出端のインピーダンスは２０Ωであり、電気特性は２０Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．４６ｄＢ、アイソレーションが９．７ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。

（第７実施例、図２２〜図２４参照）
第７実施例である磁気共鳴型アイソレータ１Ｇは、図２３の等価回路に示すように、リアクタンス素子としてコンデンサＣ３を使用し、第１開口Ｐ１と入力端子電極３５との間にインダクタＬ２を直列に接続し、第２開口Ｐ２と出力端子電極３２との間にグランドに落とされたインダクタＬ３を接続したものである。図２２に示すように、実装用基板３０上には、入力端子電極３５、出力端子電極３２、グランド端子電極４０、中継端子電極３３，３８がそれぞれ形成されている。他の構成は前記第１実施例と同様である。

主線路の一端（第１開口Ｐ１）は中継端子電極３８及びインダクタＬ２を介して入力端子電極３５に接続され、主線路の他端（第２開口Ｐ２）は出力端子電極３２に接続され、かつ、インダクタＬ３を介してグランド端子電極４０に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びコンデンサＣ３を介してグランド端子電極４０に接続されている。

本第７実施例の作用効果は前記第１実施例と基本的に同様である。第７実施例である磁気共鳴型アイソレータ１Ｇの入力リターンロスを図２４（Ａ）に示し、アイソレーションを図２４（Ｂ）に示し、挿入損失を図２４（Ｃ）に示し、出力リターンロスを図２４（Ｄ）に示す。コンデンサＣ３の容量は３．１ｐＦ、インダクタＬ２のインダクタンスは０．９ｎＨ、インダクタＬ３のインダクタンスは１０ｎＨである。入力端のインピーダンスは２０Ω、出力端のインピーダンスは２５Ωであり、電気特性は入力２０Ω、出力２５Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．５３ｄＢ、アイソレーションが９．９ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。

特に、本第７実施例では、入力端と出力端のインピーダンスが異なっており、インピーダンス変換機能を有する。この点での効果は前記第４実施例と同様である。

（第８実施例、図２５〜図２８参照）
第８実施例である磁気共鳴型アイソレータ１Ｈは、前記第１実施例に示したアイソレータ１Ａ（図４参照）に対して、図２７に示すように、第２開口Ｐ２と出力端子電極４１との間にインダクタＬ３を直列に接続したもので、出力側の整合回路はインダクタＬ３とコンデンサＣ２とで構成されている。図２６に示すように、実装用基板３０上には、入力端子電極３１、出力端子電極４１、グランド端子電極４２，４３、中継端子電極３３，３９がそれぞれ形成されている。他の構成は前記第１実施例と同様である。

主線路（第１開口Ｐ１）の一端は入力端子電極３１に接続され、かつ、コンデンサＣ１を介してグランド端子電極４２に接続されている。主線路の他端（第２開口Ｐ２）は中継端子電極３９及びインダクタＬ３を介して出力端子電極４１に接続され、かつ、出力端はコンデンサＣ２を介してグランド端子電極４３に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びインダクタＬ１を介してグランド端子電極４２に接続されている。

本第８実施例の作用効果は前記第１実施例と基本的に同様である。第８実施例である磁気共鳴型アイソレータ１Ｈの入力リターンロスを図２８（Ａ）に示し、アイソレーションを図２８（Ｂ）に示し、挿入損失を図２８（Ｃ）に示し、出力リターンロスを図２８（Ｄ）に示す。インダクタＬ１のインダクタンスは１．７ｎＨ、コンデンサＣ１の容量は１．４ｐＦ、コンデンサＣ２の容量は１．６ｐＦ、インダクタＬ３のインダクタンスは０．６ｎＨである。入力端のインピーダンスは３５Ω、出力端のインピーダンスは５０Ωであり、電気特性は入力３５Ω、出力５０Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．５５ｄＢ、アイソレーションが９．９ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。

特に、本第８実施例では、入力端と出力端のインピーダンスが異なっており、インピーダンス変換機能を有する。この点での効果は前記第４実施例と同様である。さらに、出力端のインピーダンスが５０Ωであるため、出力側にインピーダンス変換回路は不要である。

（第９実施例、図２９〜図３１参照）
第９実施例である磁気共鳴型アイソレータ１Ｉは、前記第５実施例に示したアイソレータ１Ｅ（図１７参照）に対して、図３０に示すように、第２開口Ｐ２と出力端子電極４１との間にコンデンサＣ２を直列に接続したもので、出力側の整合回路はコンデンサＣ２とインダクタＬ３とで構成されている。図２９に示すように、実装用基板３０上には、入力端子電極３１、出力端子電極４１、グランド端子電極４２，４３、中継端子電極３３，３９がそれぞれ形成されている。他の構成は前記第１実施例と同様である。

主線路の一端（第１開口Ｐ１）は入力端子電極３１に接続され、かつ、インダクタＬ２を介してグランド端子電極４２に接続されている。主線路の他端（第２開口Ｐ２）は中継端子電極３９及びコンデンサＣ２を介して出力端子電極４１に接続され、かつ、出力端はインダクタＬ３を介してグランド端子電極４３に接続されている。副線路の端部（第３開口Ｐ３）は中継端子電極３３及びコンデンサＣ３を介してグランド端子電極４２に接続されている。

本第９実施例の作用効果は前記第１実施例と基本的に同様である。第９実施例である磁気共鳴型アイソレータ１Ｉの入力リターンロスを図３１（Ａ）に示し、アイソレーションを図３１（Ｂ）に示し、挿入損失を図３１（Ｃ）に示し、出力リターンロスを図３１（Ｄ）に示す。コンデンサＣ３の容量は３．０ｐＦ、インダクタＬ２のインダクタンスは６．２ｎＨ、コンデンサＣ２の容量は５．４ｐＦ、インダクタＬ３のインダクタンスは３．７ｎＨである。入力端のインピーダンスは２５Ω、出力端のインピーダンスは５０Ωであり、電気特性は入力２５Ω、出力５０Ωで正規化されている。１９２０〜１９８０ＭＨｚで挿入損失が０．６３ｄＢ、アイソレーションが９．６ｄＢである。フェライト１０のサイズなどは第１実施例と同様である。

特に、本第９実施例では、入力端と出力端のインピーダンスが異なっており、インピーダンス変換機能を有する。この点での効果は前記第４実施例と同様である。さらに、第２ポートＰ２のインピーダンスが５０Ωであるため、出力側にインピーダンス変換回路は不要である。

（第１０実施例〜第１５実施例、図３２参照）
第１０実施例である磁気共鳴型アイソレータ１Ｊは、図３２（Ａ）に示すように、副線路の端部（第３開口Ｐ３）に接続するリアクタンス素子としてインダクタＬ１を用い、主線路の一端（第１開口Ｐ１）と入力端との間にグランドに落とされたコンデンサＣ１を接続し、主線路の他端（第２開口Ｐ２）と出力端との間にコンデンサＣ２を直列に接続し、かつ、出力端にグランドに落とされたインダクタＬ３を接続したものである。その作用効果は前記第８実施例と基本的に同様である。

第１１実施例である磁気共鳴型アイソレータ１Ｋは、図３２（Ｂ）に示すように、副線路の端部（第３開口Ｐ３）に接続するリアクタンス素子としてインダクタＬ１を用い、主線路の一端（第１開口Ｐ１）と入力端との間にコンデンサＣ１を直列に接続し、主線路の他端（第２開口Ｐ２）と出力端との間にインダクタＬ３を直列に接続し、かつ、出力端にグランドに落とされたコンデンサＣ２を接続したものである。その作用効果は前記第８実施例と基本的に同様である。

第１２実施例である磁気共鳴型アイソレータ１Ｌは、図３２（Ｃ）に示すように、副線路の端部（第３開口Ｐ３）に接続するリアクタンス素子としてインダクタＬ１を用い、主線路の一端（第１開口Ｐ１）と入力端との間にコンデンサＣ１を直列に接続し、主線路の他端（第２開口Ｐ２）と出力端との間にコンデンサＣ２を直列に接続し、かつ、出力端にグランドに落とされたインダクタＬ３を接続したものである。その作用効果は前記第８実施例と基本的に同様である。

第１３実施例である磁気共鳴型アイソレータ１Ｍは、図３２（Ｄ）に示すように、副線路の端部（第３開口Ｐ３）に接続するリアクタンス素子としてコンデンサＣ３を用い、主線路の一端（第１開口Ｐ１）と入力端との間にグランドに落とされたインダクタＬ２を接続し、主線路の他端（第２開口Ｐ２）と出力端との間にインダクタＬ３を直列に接続し、かつ、出力端にグランドに落とされたコンデンサＣ２を接続したものである。その作用効果は前記第９実施例と基本的に同様である。

第１４実施例である磁気共鳴型アイソレータ１Ｎは、図３２（Ｅ）に示すように、副線路の端部（第３開口Ｐ３）に接続するリアクタンス素子としてコンデンサＣ３を用い、主線路の一端（第１開口Ｐ１）と入力端との間にインダクタＬ２を直列に接続し、主線路の他端（第２開口Ｐ２）と出力端との間にコンデンサＣ２を直列に接続し、かつ、出力端にグランドに落とされたインダクタＬ３を接続したものである。その作用効果は前記第９実施例と基本的に同様である。

第１５実施例である磁気共鳴型アイソレータ１Ｏは、図３２（Ｆ）に示すように、副線路の端部（第３開口Ｐ３）に接続するリアクタンス素子としてコンデンサＣ３を用い、主線路の一端（第１開口Ｐ１）と入力端との間にインダクタＬ２を直列に接続し、主線路の他端（第２開口Ｐ２）と出力端との間にインダクタＬ３を直列に接続し、かつ、出力端にグランドに落とされたコンデンサＣ２を接続したものである。その作用効果は前記第９実施例と基本的に同様である。

（他の実施例）
なお、本発明に係る磁気共鳴型アイソレータは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更できる。

例えば、接合導体は必ずしも逆Ｔ字形状である必要はなく、交点が９０°より若干大きいあるいは小さい角度を有していてもよい。また、実装用基板にあってはその大きさ、形状、構造などは任意である。

以上のように、本発明は、磁気共鳴型アイソレータに有用であり、特に、小型化、低インピーダンスを達成できる点で優れている。

１Ａ〜１Ｏ…磁気共鳴型アイソレータ
１０…フェライト
１１，１２…主面
１５…接合導体
１７…対向導体
２０…永久磁石
Ｌ１〜Ｌ３…インダクタ
Ｃ１〜Ｃ３…コンデンサ
Ｐ１…第１開口
Ｐ２…第２開口
Ｐ３…第３開口

Claims (8)

1. 互いに対向する第１主面及び第２主面を有するフェライトと、
   前記フェライトの第１主面に配置された、第１開口、第２開口及び第３開口を有する接合導体と、
   前記フェライトに直流磁界を印加する永久磁石と、
   を備え、
   前記接合導体の第１開口と第２開口との間に配置された主線路は共振することがなく、
   前記主線路から分岐した副線路は前記第２主面側に前記主線路と直交する方向に延在された対向導体とされ、該対向導体の端部を第３開口とし、第３開口にリアクタンス素子を接続し、該リアクタンス素子はグランドに接続され、
   第１開口及び第２開口にそれぞれインピーダンス整合回路が接続されていること、
   を特徴とする磁気共鳴型アイソレータ。
2. 前記リアクタンス素子はインダクタンス素子であり、第１開口及び第２開口には容量素子が接続されていること、を特徴とする請求項１に記載の磁気共鳴型アイソレータ。
3. 前記リアクタンス素子は容量素子であり、第１開口及び第２開口にはインダクタンス素子が接続されていること、を特徴とする請求項１に記載の磁気共鳴型アイソレータ。
4. 前記リアクタンス素子はインダクタンス素子であり、第１開口と入力端との間には容量素子が直列に接続され、第２開口と出力端との間にはグランドに落とされた容量素子が接続されていること、を特徴とする請求項１に記載の磁気共鳴型アイソレータ。
5. 前記リアクタンス素子は容量素子であり、第１開口と入力端との間にはインダクタンス素子が直列に接続され、第２開口と出力端との間にはグランドに落とされたインダクタンス素子が接続されていること、を特徴とする請求項１に記載の磁気共鳴型アイソレータ。
6. 前記リアクタンス素子はインダクタンス素子であり、第１開口と入力端との間には容量素子が接続され、第２開口と出力端との間にはインダクタンス素子と容量素子とからなる整合回路が接続されていること、を特徴とする請求項１に記載の磁気共鳴型アイソレータ。
7. 前記リアクタンス素子は容量素子であり、第１開口と入力端との間にはインダクタンス素子が接続され、第２開口と出力端との間にはインダクタンス素子と容量素子とからなる整合回路が接続されていること、を特徴とする請求項１に記載の磁気共鳴型アイソレータ。
8. 前記永久磁石は前記フェライトの第１主面上にのみ搭載されていること、を特徴とする請求項１ないし請求項７のいずれかに記載の磁気共鳴型アイソレータ。

Images