JP5907267B2 - 送信モジュール - Google Patents
送信モジュール Download PDFInfo
- Publication number
- JP5907267B2 JP5907267B2 JP2014525773A JP2014525773A JP5907267B2 JP 5907267 B2 JP5907267 B2 JP 5907267B2 JP 2014525773 A JP2014525773 A JP 2014525773A JP 2014525773 A JP2014525773 A JP 2014525773A JP 5907267 B2 JP5907267 B2 JP 5907267B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- capacitor
- transmission module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/36—Isolators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/52—One-way transmission networks, i.e. unilines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
- Non-Reversible Transmitting Devices (AREA)
Description
本発明は、増幅回路と、非可逆回路と、増幅回路の出力端と非可逆回路の入力端との間に接続される段間用整合回路とを備える送信モジュールに関する。
近年、携帯電話や携帯情報端末等の携帯通信端末において、使用される周波数帯域や変調方式が異なる複数の通信方式に対応するマルチバンド化、マルチモード化が要求されている。したがって、この種の携帯通信端末の送信部分に搭載される送信モジュールには、図8に示すように、周波数帯域が異なる複数の高周波信号に対応して広帯域なアイソレーション特性を有する非可逆回路300が設けられている(例えば特許文献1)。図8に示す非可逆回路300は、アイソレータ130と、アイソレータ130に並列に接続された広帯域化回路4と、アイソレータ130の後段に直列に接続された出力用整合用回路5とを備えている。アイソレータ130は、一対の対向する主面を有するマイクロ波用のフェライト31を備え、フェライト31には、一端が入力ポートに接続され、他端が出力ポートに接続された第1の中心電極(インダクタL1)と、両主面上で第1の中心電極と絶縁された状態で、一端が出力ポートに接続され、他端が接地された第2の中心電極(インダクタL2)とが設けられている。そして、第1の中心電極(インダクタL1)および第2の中心電極(インダクタL2)の交差部分に永久磁石により直流磁界が印加される。
また、広帯域化回路4は、インダクタL1(第1の中心電極)に並列に接続されたキャパシタC1と、インダクタL1に並列に接続された終端抵抗RおよびLC直列共振回路(インダクタL3、キャパシタC3)の直列回路とを備えている。また、出力用整合回路5は、アイソレータ130の出力ポートに直列に接続されたキャパシタCS2と、インダクタL2に並列にアイソレータ130の出力ポートに接続されたキャパシタC2とを備えている。また、非可逆回路300の入力端には整合用のキャパシタCS1を備える入力用整合回路6が接続されている。
したがって、図8に示す非可逆回路300においては、入力端に入力用整合回路6を介して高周波電流が入力されると、第2の中心電極(インダクタL2)に大きな高周波電流が流れ、第1の中心電極(インダクタL1)にはほとんど高周波電流が流れず、挿入損失が小さく、広帯域で動作する。このとき、終端抵抗RやLC直列共振回路(インダクタL3、キャパシタC3)にも高周波電流はほとんど流れない。一方、非可逆回路300の出力端に高周波電流が入力されると、終端抵抗RとインダクタL3、キャパシタC3で構成されたLC直列共振回路とのインピーダンス特性によって広帯域に整合されるので、非可逆回路300のアイソレーション特性が向上する。なお、非可逆回路300の中心周波数は、インダクタL1(第1の中心電極)と、広帯域化回路4のキャパシタC1、C3およびインダクタL3とにより形成される並列共振回路により決定される。
図8に示す広帯域化が図られた非可逆回路300が設けられた送信モジュールでは、非可逆回路300に増幅回路(パワーアンプ)の出力が入力される。そして、増幅回路の高効率化を図るために、増幅回路の出力端と非可逆回路300の入力端との間に設けられた段間用整合回路により、増幅回路の出力インピーダンスと非可逆回路300の入力インピーダンスとが整合されている。
ところで、特許文献1では、非可逆回路の通過帯域が広帯域であるため、例えば、スミスチャート上の非可逆回路300の入力端におけるインピーダンス曲線(反射係数S11)の長さが長くなる。このため、増幅回路が使用される所定の周波数帯域において、非可逆回路300の入力インピーダンスの範囲が増幅回路側にとって望ましいインピーダンス領域内に収まりきらずはみ出してしまうことがある。そして、非可逆回路300の入力端のインピーダンス曲線が前記インピーダンス領域からはみ出した部分の周波数帯域では、増幅回路の出力特性が劣化する。したがって、非可逆回路300の入力端におけるインピーダンス曲線の長さが長いと、非可逆回路300が広帯域にアイソレーション特性を有する一方で、増幅回路の出力インピーダンスおよび非可逆回路300の入力インピーダンスの段間用整合回路による広帯域での整合が困難となり、増幅回路の高効率を維持した状態での送信モジュール3の送信周波数の広帯域化が困難となる。しかしながら、この点についてはこれまで適切な改善がなされてこなかった。
この発明は、上記した課題に鑑みてなされたものであり、増幅回路の効率の劣化が抑制された状態で広帯域化が図られた送信モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の送信モジュールは、増幅回路と、非可逆回路と、前記増幅回路の出力端と前記非可逆回路の入力端との間に設けられた段間用整合回路とを備える送信モジュールにおいて、前記非可逆回路は、入力ポートと出力ポートとを備えたアイソレータと、前記アイソレータの入力ポートと出力ポートとの間に配置され、前記アイソレータと並列に接続された広帯域化回路と、前記アイソレータの出力ポートに直列に接続された出力用整合回路とを備え、前記アイソレータは、マイクロ波用磁性体と、前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第1の中心電極および第2の中心電極と、前記第1の中心電極および前記第2の中心電極の交差部分に直流磁界を印加する永久磁石とを備え、前記第1の中心電極の一端が前記非可逆回路の入力端に接続され、他端が前記出力用整合回路の入力端に接続され、前記第2の中心電極の一端が前記非可逆回路の入力端に接続され、他端が接地され、前記広帯域化回路は、前記第1の中心電極に並列に接続された第1のキャパシタと、前記第1の中心電極に並列に接続された終端抵抗とLC直列共振回路との直列回路とを備え、前記非可逆回路に第2のキャパシタが並列に接続されていることを特徴としている。
また、前記第1のキャパシタと前記直列回路とが並列に接続されているとよい。
このように構成された発明では、アイソレータの第1の中心電極に並列に接続された第1のキャパシタと、アイソレータの第1の中心電極に並列に接続された終端抵抗とLC直列共振回路との直列回路とを備える広帯域化回路の外側に、非可逆回路に並列に第2のキャパシタが接続されることにより、増幅回路が使用される所定の周波数帯域において、非可逆回路の入力インピーダンスを調整して、スミスチャートでの非可逆回路の入力端におけるインピーダンス曲線(反射係数S11)の長さを短くすることができる。したがって、増幅回路が使用される所定の周波数帯域において、非可逆回路の入力端におけるインピーダンス曲線を、増幅回路(段間用整合回路)側にとって望ましいインピーダンス領域内に収めることができ、増幅回路の出力端と非可逆回路の入力端との間に設けられた段間用整合回路により、増幅回路の出力インピーダンスおよび非可逆回路の入力インピーダンスを広帯域に整合することができるので、増幅回路の効率の劣化が抑制された状態で広帯域化が図られた送信モジュールを提供することができる。
また、前記出力用整合回路は、一端が前記第1の中心電極の他端に接続され、他端が前記非可逆回路の出力端に接続された第3のキャパシタにより形成されているとよい。
このように構成すると、アイソレータに直列に接続された第3のキャパシタにより、容易に非可逆回路の出力インピーダンスを調整することができる。
また、前記出力用整合回路は、一端が前記第3のキャパシタの一端に接続され、他端が接地された第4のキャパシタをさらに備えるとよい。
このように構成すると、アイソレータに並列に接続された第4のキャパシタにより、容易に非可逆回路の出力インピーダンスを調整することができる。
また、前記増幅回路の出力端と前記非可逆回路の入力端との間に設けられた段間用整合回路をさらに備え、前記非可逆回路の入力端と前記段間用整合回路の出力端の間に入力用整合回路が接続されているとよい。
このとき、前記入力用整合回路は、一端が前記非可逆回路の入力端に接続され、他端が前記段間用整合回路の出力端に接続された第5のキャパシタにより形成されているとよい。
このように構成すると、非可逆回路の入力端に直列に接続された第5のキャパシタにより、容易に段間用整合回路の出力インピーダンスと非可逆回路の入力インピーダンスとを調整することができる。
また、前記入力用整合回路は、一端が前記非可逆回路の入力端に接続され、他端が接地された第6のキャパシタをさらに備えるとよい。
このように構成すると、非可逆回路の入力端に並列に接続された第4のキャパシタにより、容易に段間用整合回路の出力インピーダンスと非可逆回路の入力インピーダンスとを調整することができる。
本発明によれば、非可逆回路に並列に第2のキャパシタが接続されることにより、増幅回路が使用される所定の周波数帯域において、非可逆回路の入力端におけるインピーダンス曲線(反射係数S11)の長さを短くすることができる。さらに、増幅回路の出力端と非可逆回路の入力端との間に設けられた段間用整合回路により、増幅回路の出力インピーダンスおよび非可逆回路の入力インピーダンスを広帯域に整合することができるので、増幅回路の効率の劣化が抑制された状態で広帯域化が図られた送信モジュールを提供することができる。
<第1実施形態>
本発明の送信モジュールの第1実施形態について、図1〜図4を参照して説明する。図1は本発明の送信モジュールの第1実施形態を示す回路結線図、図2は非可逆回路を形成するアイソレータを構成するフェライト・磁石素子を示す分解斜視図、図3は非可逆回路の入力インピーダンス特性を説明するためのスミスチャートであり、(a)は図1の送信モジュールが備える非可逆回路の入力インピーダンス特性を示し、(b)は従来の非可逆回路の入力インピーダンス特性を示す。図4は図1の送信モジュールが備えるパワーアンプの特性を示す図である。なお、図8に示す従来の送信モジュールに設けられた非可逆回路が備える構成と同様の構成については同一符号が付されている。
本発明の送信モジュールの第1実施形態について、図1〜図4を参照して説明する。図1は本発明の送信モジュールの第1実施形態を示す回路結線図、図2は非可逆回路を形成するアイソレータを構成するフェライト・磁石素子を示す分解斜視図、図3は非可逆回路の入力インピーダンス特性を説明するためのスミスチャートであり、(a)は図1の送信モジュールが備える非可逆回路の入力インピーダンス特性を示し、(b)は従来の非可逆回路の入力インピーダンス特性を示す。図4は図1の送信モジュールが備えるパワーアンプの特性を示す図である。なお、図8に示す従来の送信モジュールに設けられた非可逆回路が備える構成と同様の構成については同一符号が付されている。
図1に示す送信モジュール1は、樹脂やセラミックなどにより形成された基板に、入力端子PIに入力された送信信号(高周波信号)を増幅するパワーアンプ2(本発明の「増幅回路」に相当)、予め定められた特定方向にのみ信号を伝送する特性を有するアイソレータ30を有する非可逆回路3、増幅回路2の出力端子P1と非可逆回路3の入力端子P2との間に設けられた段間用整合回路7および入力用整合回路6などが設けられて形成される電力増幅モジュールであって、携帯電話や携帯情報端末等の携帯通信端末(通信システム)の送信回路部において使用される。また、入力端子PIに入力されて送信モジュール1において増幅されて出力端子POから出力された送信信号は、図示省略されたデュプレクサ等の分波回路を経由してアンテナ素子ANTに出力される。
具体的には、マルチバンド化、マルチモード化された送信モジュール1において、例えば、W−CDMA方式のバンド1(1920MHz〜1980MHz)、バンド2(1850MHz〜1910MHz)、バンド3(1710MHz〜1785MHz)、GSM(登録商標)(Global System for Mobile Communications)1800方式(1710MHz〜1785MHz)、GSM1900方式(1850MHz〜1910MHz)、あるいは、LTE(Long Term Evolution)方式とW−CDMA方式のバンド1(1920MHz〜1980MHz)、バンド2(1850MHz〜1910MHz)、バンド3(1710MHz〜1785MHz)による第1の送信周波数帯域を用いた通信に共通して使用されたり、例えば、W−CDMA方式のバンド5(824MHz〜849MHz)、バンド8(880MHz〜915MHz)、GSM800方式(806MHz〜821MHz、824MHz〜849MHz)、GSM900方式(870.4MHz〜915MHz)による第2の送信周波数帯域を用いた通信に共通して使用される。なお、上記した第1の送信周波数帯域を用いた通信用の送信モジュール1と、第2の送信周波数帯域を用いた通信用の送信モジュール1とを並設して一体化することにより、2つの送信周波数帯域の両方に対応した送信モジュールを構成してもよい。
パワーアンプ2は、例えばエミッタ接地回路を構成するGaAsHBT(ヘテロ接合バイポーラトランジスタ)により形成された増幅素子20としてのNPNトランジスタを有し、当該増幅素子20はパワーアンプ2の出力段に配置され、入力端子PIに入力された送信信号を増幅する。なお、図1においては、パワーアンプ2の出力段の増幅素子20のみが図示されており、パワーアンプ2を構成する他の増幅素子や、増幅素子間に配置される段間用整合回路などは、説明を簡易なものとするため図示省略されている。また、ヘテロ接合バイポーラトランジスタのかわりにソースが接地された電界効果トランジスタを増幅素子に用いてもよい。
なお、図1に示すように、この実施形態では、パワーアンプ2の出力インピーダンスは約5Ωに設定されている。
非可逆回路3は、アイソレータ30と、アイソレータ30に並列に接続された広帯域化回路4と、アイソレータ30の後段に直列に接続された出力用整合回路5とを備えている。アイソレータ30は、図2に示すように、一対の対向する主面を有するマイクロ波用のフェライト31(本発明の「磁性体」に相当)と、一対の永久磁石32とを備え、一方の永久磁石32の一の磁極と他方の永久磁石32の反対の磁極との間にフェライト31が配置されて形成されている。具体的には、フェライト31および永久磁石32は直方体状に形成されており、永久磁石32の直流磁界が、フェライト31の主面に対してほぼ垂直方向に印加されるように、フェライト31および永久磁石32が、例えばエポキシ系の接着剤38を介して接合される。
また、フェライト31の両主面に直交する側面のうちの一つには、入力ポート35、出力ポート36および接地ポート37が設けられている。また、フェライト31には、一端が入力ポート35に接続され、他端が出力ポート36に接続された第1の中心電極33(インダクタL1)と、両主面上で第1の中心電極33と絶縁された状態で、一端が入力ポート35に接続され、他端が接地ポート37に接続された第2の中心電極34(インダクタL2)とが設けられている。そして、第1の中心電極33および第2の中心電極34の交差部分に永久磁石32により直流磁界が印加される。
また、第1の中心電極33は、フェライト31に導体膜により形成されており、フェライト31の一方の主面の右下の出力ポート36から立ち上がり、2本に分岐した状態で左上方に比較的小さな角度で傾斜して延伸されている。そして、第1の中心電極33は、左上方に立ち上がり、上端面に設けられた中継用電極を介して他方の主面に回り込んでいる。さらに、第1の中心電極33は、他方の主面において、一方の主面から見て、当該主面に形成された第1の中心電極33とほぼ重なるように左上方から右下方に向かって形成されて出力入力ポート35と接続される。
また、第2の中心電極34は、フェライト31の両主面上で第1の中心電極33と絶縁された状態で導体膜によりフェライト31に形成されており、フェライト31の一方の主面の右下の入力ポート35から、フェライト31の長辺に対して比較的大きな角度で傾斜した状態で第1の中心電極33と交差しつつフェライト31を巻回するように形成されて接地ポート37と接続される。
また、フェライト31は、例えばYIGフェライトにより形成することができ、第1、第2の中心電極33,34および各ポート35〜37は、銀や銀合金の厚膜または薄膜として印刷、転写、フォトリソグラフィなどの工法によりで形成することができる。また、第1、第2の中心電極33,34を絶縁する絶縁膜は、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いて、印刷、転写、フォトリソグラフィなどの工法で形成することができる。
なお、フェライト31は、絶縁膜および各種電極を含めて磁性体材料にて一体的に焼成することができ、この場合、各種電極を高温焼成に耐えるPd、Agまたはこれらの合金により形成するとよい。
また、永久磁石32の材質としては、残留磁束密度、保磁力といった磁気特性に優れ、高周波帯における絶縁性、低損失性にも優れているストロンチウム系フェライトマグネットや、残留磁束密度、保磁力といった磁気特性に優れており、小型化に適し、高周波帯における絶縁性を考慮しても使用可能なランタン・コバルト系フェライトマグネットなど、どのような材質のものを採用してもよい。
広帯域化回路4は、第1の中心電極33(インダクタL1)に並列に接続されたキャパシタC1(第1のキャパシタ)と、第1の中心電極33に並列に接続された終端抵抗RとインダクタL3、キャパシタC3,C4で構成されたLC直列共振回路41との直列回路とを備えている。アイソレータ30の出力ポート36に直列接続された出力用整合回路5は、一端が第1の中心電極33の他端(出力ポート36)に接続され、他端が非可逆回路3の出力端子P3に接続されたインピーダンス調整用のキャパシタCS2(第3のキャパシタ)を備えている。
また、広帯域化回路4の外側に、非可逆回路3の入力インピーダンスの帯域調整用のキャパシタCj(第2のキャパシタ)が非可逆回路3に並列に接続されている。なお、この実施形態では、LC直列共振回路41は、インダクタL3が2つのキャパシタC3,C4に挟まれて直列接続されて構成されているが、単にインダクタおよびキャパシタが直列接続された回路構成や、キャパシタを2つのインダクタにより挟んだ回路構成によりLC直列共振回路41を構成してもよい。
また、非可逆回路3の入力端子P2には、入力用整合回路6が接続されており、入力用整合回路6は、一端が段間用整合回路7の出力端に接続され、他端が非可逆回路3の入力端子P2に接続されたインピーダンス調整用のキャパシタCS1(第5のキャパシタ)を備えている。
このように構成された非可逆回路3では、インダクタL2(第2の中心電極34)のインダクタンスがインダクタL1(第1の中心電極33)のインダクタンスよりも大きく設定されることにより、非可逆回路3の入力端子P2から高周波信号が入力されると、インダクタL2や終端抵抗Rにはほとんど電流が流れず、インダクタL1に電流が流れて非可逆回路3の出力端子P3に入力された高周波信号が出力される。また、非可逆回路3の出力端子P3から高周波信号が逆方向に入力されると、インダクタL1およびキャパシタC1により形成される並列共振回路と、終端抵抗Rとによって電流が減衰(アイソレーション)される。
このとき、インダクタL2のインダクタンスがインダクタL1のインダクタンスよりも相対的に大きく設定されることによって、この実施形態では、図1に示すように、非可逆回路3の入力端子P2に接続されている入力用整合回路6の入力インピーダンスの実部が約25Ωに低下し、入出力インピーダンスの実部が共に50Ωに設定されている従来の非可逆回路の構成と比較すると、入力インピーダンスの実部の大きさを従来の半分程度に低くすることができる。
なお、第1、第2の中心電極33,34の交差角など、第1、第2の中心電極33,34のフェライト31に対する巻回状態が適宜調整されることで、非可逆回路3の入力インピーダンスや挿入損失などの電気的特性が調整される。すなわち、インダクタンス比(L2/L1:第1、第2の中心電極33,34のフェライト31への巻数比)の増大に伴い、非可逆回路3の入力インピーダンスから出力インピーダンスへのインピーダンス変換量は実部、虚部共に増大し、第1、第2の中心電極33,34の巻数を適切に設定することによりインピーダンス変換量を調整することができる。なお、インピーダンスの虚部に関しては、インピーダンス調整用のキャパシタCS1,CS2により任意の値から0Ωに調整されるように構成されている。
また、アイソレータ30の入力ポート35と出力ポート36との間に、終端抵抗Rに直列接続されたLC直列共振回路41がインダクタL1(第1の中心電極33)に並列に接続されている。したがって、非可逆回路3の出力端子P3に高周波信号が逆方向に入力されると、終端抵抗RおよびLC直列共振回路41のインピーダンス特性によって広帯域に整合される。このため、広い周波数帯域に渡って、非可逆回路3のアイソレーション特性が向上すると共に、送信モジュールの非可逆回路3の挿入損失を低減することができる。
具体的には、例えば、W−CDMA方式のバンド5,8の送信周波数帯域(824MHz〜915MHz)を利用した通信において送信モジュール1が使用された場合に、非可逆回路3の出力端子P3に高周波信号が入力されたときに約−10dBのアイソレーション特性を確保できるように帯域が拡大される。また、非可逆回路3の挿入損失が、通信に使用される周波数帯域、すなわちパワーアンプ2により信号が増幅される周波数帯域内において最大約−0.64dBに抑制されている。
段間用整合回路7は、図1に示すように、インダクタL11およびキャパシタC11から成る1段のローパスフィルタ型に形成されている。この実施形態では、図1に示すように、段間用整合回路7により、パワーアンプ2の出力インピーダンス5Ωから非可逆回路3(入力用整合回路6)の入力インピーダンス25Ωにインピーダンスが変換されている。
次に、非可逆回路3に並列にキャパシタCjが接続されることによる作用について説明する。
図3(a)に示すスミスチャートように、非可逆回路3に並列にキャパシタCjが接続されることにより、通信に使用される周波数帯域、すなわちパワーアンプ2により信号が増幅される周波数帯域において、非可逆回路3の入力インピーダンスを調整して、非可逆回路3の入力端子P2におけるインピーダンス曲線(反射係数S11)の長さを短くすることができる。すなわち、通信に使用される周波数帯域内における非可逆回路3の入力端子P2におけるインピーダンスの変化量を小さくすることができる。一方、非可逆回路3に並列にキャパシタCjが接続されていなければ、図3(b)に示すように、通信に使用される周波数帯域、すなわちパワーアンプ2により信号が増幅される周波数帯域において、非可逆回路3の入力端子P2におけるインピーダンス曲線の長さが長くなる。
したがって、パワーアンプ2が使用される所定の周波数帯域において、非可逆回路3に並列にキャパシタCjが接続されることにより、非可逆回路3の入力端子P2におけるインピーダンス曲線を、図3(a),(b)中に点線で囲んで示す、パワーアンプ2(段間用整合回路7)側にとって望ましいインピーダンス領域(25Ω付近)内に収めることができ、パワーアンプ2の出力端子P1と非可逆回路3の入力端子P2との間に設けられた段間用整合回路7および入力用整合回路6により、パワーアンプ2の出力インピーダンスおよび非可逆回路3の入力インピーダンスを広帯域に整合することができる。
なお、ここでパワーアンプ2にとって望ましいインピーダンス領域とは、パワーアンプ2が所定の出力を増幅できるインピーダンスの範囲であり、この領域に非可逆回路3の入力インピーダンスを整合させることで、広帯域で効率よくパワーアンプ2からの増幅信号を増幅できる。
また、例えば、上記した第1の送信周波数帯域において、図4に示すように、非可逆回路3に並列にキャパシタCjが接続されている場合(図4中に□で示す)と、非可逆回路3に並列にキャパシタCjが接続されていない場合(図4中に◇で示す)とを比較すると、広帯域に渡ってパワーアンプ2の効率が向上していることがわかる。また、例えば、上記した第1の送信周波数帯域において、図4に示すように、非可逆回路3に並列にキャパシタCjが接続されている場合(図4中に示す)と、非可逆回路3に並列にキャパシタCjが接続されていない場合(図4中に◆で示す)とを比較すると、通信に使用される広帯域に渡ってパワーアンプ2の歪み特性が改善される。なお、上記した第2の送信周波数帯域においても同様の効果を奏することができる。
以上のように、上記した実施形態によれば、アイソレータ30の第1の中心電極33に並列に接続されたキャパシタC1と、アイソレータ30の第1の中心電極33に並列に接続された終端抵抗RとLC直列共振回路41との直列回路とを備える広帯域化回路4の外側に、非可逆回路3に並列にキャパシタCjが接続されることにより、パワーアンプ2が使用される、すなわち、通信に使用される所定の周波数帯域において、非可逆回路3の入力インピーダンスを調整して非可逆回路3の入力端子P2におけるインピーダンス曲線(反射係数S11)の長さを短くすることができる。したがって、パワーアンプ2が使用される所定の周波数帯域において、非可逆回路3の入力端子P2におけるインピーダンス曲線を、パワーアンプ2(段間用整合回路7)側にとって望ましいインピーダンス領域内に収めることができ、パワーアンプ2の出力端子P1と非可逆回路3の入力端子P2との間に設けられた段間用整合回路7および入力用整合回路6により、パワーアンプ2の出力インピーダンスおよび非可逆回路3の入力インピーダンスを広帯域に整合することができるので、パワーアンプ2の効率の劣化が抑制された状態で広帯域化が図られた送信モジュール1を提供することができる。
また、アイソレータ30に直列に接続された出力用整合回路5が備えるキャパシタCS2により、容易に非可逆回路3の出力インピーダンスを調整することができる。
また、非可逆回路3の入力インピーダンスが従来よりも低減されているので、パワーアンプ2の出力端子P1から非可逆回路3の入力端子P2までのインピーダンスの変換比を相対的に小さくすることができるので、段間用整合回路7の構成を簡素なものとすることができる。これにより、段間用整合回路7の挿入損失が低減され、送信モジュール1の高効率化を図ることができる。また、段間用整合回路7の簡素化を図ることができるので、送信モジュール1の製造コストの低減を図ることができる。また、段間用整合回路7の簡素化を図ることができるので、インダクタL11およびキャパシタC11から成る簡素で実用的な構成の1段のローパスフィルタ型の段間用整合回路7を構成することができる。
また、パワーアンプ2の出力インピーダンスを、予め設定された非可逆回路3の出力インピーダンス(例えば50Ω)まで変換するのに、段間用整合回路7の構成と、非可逆回路3が備える各受動素子やアイソレータ30の構成とを変更することにより、2段階でインピーダンスの変換を行うことができるので、送信モジュール1の設計の自由度を高めることができる。
また、段間用整合回路7を簡素化することができるので、非可逆回路3を備えているにも関わらず、非可逆回路3が設けられていない送信モジュールと同様の挿入損失に送信モジュール1を構成することができ、非可逆回路3を備えることにより、従来よりも負荷変動に対する耐性が大きく、しかも、挿入損失が従来と同等、もしくは、より低損失の送信モジュール1を提供することができる。
また、送信モジュール1において、複数の周波数帯域、または異なる通信システムの送信信号を低損失で効率よく増幅することができる。したがって、各周波数帯域ごと、または異なる通信システムごとに送信モジュール1を個別に設けなくともよく、各周波数帯域の送信信号を共通の送信モジュール1で増幅して送信することができるので非常に効率がよく、送信モジュール1が搭載される装置の部品構成の簡素化を図ることができる。
具体的には、上記したように、広帯域に優れた損失特性とアイソレーション特性を有する送信モジュール1は、W−CDMA方式のバンド1,2,3、GSM1800方式、GSM1900方式それぞれに対応して無線通信を行う通信システムや、W−CDMA方式のバンド5,8、GSM800方式、GSM900方式それぞれに対応して無線通信を行う通信システム、W−CDMA方式のバンド1,2,3とLTE方式のバンド1,2,3それぞれに対応して無線通信を行う通信システムなど、マルチバンド、マルチモードに対応した通信システムにおいて好適に使用することができる。
<第2実施形態>
本発明の送信モジュールの第2実施形態について、図5を参照して説明する。図5は本発明の送信モジュールの第2実施形態を示す回路結線図である。この実施形態が上記した第1実施形態と異なるのは、図5に示すように、出力用整合回路5が、一端がキャパシタCS2の一端(出力ポート36)に接続され、他端が接地されたキャパシタC2(第4のキャパシタ)をさらに備え、入力用整合回路6が、一端が非可逆回路3の入力端子P2に接続され、他端が接地されたキャパシタC5(第6のキャパシタ)を備えている点である。その他の構成は上記した第1実施形態と同様であるため、同様の構成については同一符号を付すことによりその構成および動作の説明を省略する。
本発明の送信モジュールの第2実施形態について、図5を参照して説明する。図5は本発明の送信モジュールの第2実施形態を示す回路結線図である。この実施形態が上記した第1実施形態と異なるのは、図5に示すように、出力用整合回路5が、一端がキャパシタCS2の一端(出力ポート36)に接続され、他端が接地されたキャパシタC2(第4のキャパシタ)をさらに備え、入力用整合回路6が、一端が非可逆回路3の入力端子P2に接続され、他端が接地されたキャパシタC5(第6のキャパシタ)を備えている点である。その他の構成は上記した第1実施形態と同様であるため、同様の構成については同一符号を付すことによりその構成および動作の説明を省略する。
このように構成すると、上記した第1実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、アイソレータ30に並列に接続されたキャパシタC2により、出力インピーダンスの調整範囲を広げることができる。
<第3実施形態>
本発明の送信モジュールの第3実施形態について、図6を参照して説明する。図6は本発明の送信モジュールの第3実施形態を示す回路結線図である。この実施形態が上記した第1実施形態と異なるのは、図6に示すように、アイソレータ130が、図8に示す従来のアイソレータと同様の構成を備えている点である。すなわち、第1の中心電極33(インダクタL1)の一端が入力ポート35に接続され、他端が出力ポート36に接続され、第2の中心電極34(インダクタL2)の一端が出力ポート36に接続され、他端が接地ポート37に接続されている。その他の構成は上記した第1実施形態と同様であるため、同様の構成については同一符号を付すことによりその構成および動作の説明を省略する。
本発明の送信モジュールの第3実施形態について、図6を参照して説明する。図6は本発明の送信モジュールの第3実施形態を示す回路結線図である。この実施形態が上記した第1実施形態と異なるのは、図6に示すように、アイソレータ130が、図8に示す従来のアイソレータと同様の構成を備えている点である。すなわち、第1の中心電極33(インダクタL1)の一端が入力ポート35に接続され、他端が出力ポート36に接続され、第2の中心電極34(インダクタL2)の一端が出力ポート36に接続され、他端が接地ポート37に接続されている。その他の構成は上記した第1実施形態と同様であるため、同様の構成については同一符号を付すことによりその構成および動作の説明を省略する。
このように構成すると、上記した第1実施形態と同様の効果を奏することができる。なお、この実施形態では、非可逆回路3の入力端子P2に接続された入力用整合回路6の入力インピーダンスが約50Ωに構成されている。
<第4実施形態>
本発明の送信モジュールの第4実施形態について、図7を参照して説明する。図7は本発明の送信モジュールの第4実施形態を示す回路結線図である。この実施形態が上記した第2実施形態と異なるのは、図7に示すように、アイソレータ130が、図8に示す従来のアイソレータと同様の構成を備えている点である。すなわち、第1の中心電極33(インダクタL1)の一端が入力ポート35に接続され、他端が出力ポート36に接続され、第2の中心電極34(インダクタL2)の一端が出力ポート36に接続され、他端が接地ポート37に接続されている。その他の構成は上記した第1および第2実施形態と同様であるため、同様の構成については同一符号を付すことによりその構成および動作の説明を省略する。
本発明の送信モジュールの第4実施形態について、図7を参照して説明する。図7は本発明の送信モジュールの第4実施形態を示す回路結線図である。この実施形態が上記した第2実施形態と異なるのは、図7に示すように、アイソレータ130が、図8に示す従来のアイソレータと同様の構成を備えている点である。すなわち、第1の中心電極33(インダクタL1)の一端が入力ポート35に接続され、他端が出力ポート36に接続され、第2の中心電極34(インダクタL2)の一端が出力ポート36に接続され、他端が接地ポート37に接続されている。その他の構成は上記した第1および第2実施形態と同様であるため、同様の構成については同一符号を付すことによりその構成および動作の説明を省略する。
このように構成すると、上記した第1および第2実施形態と同様の効果を奏することができる。なお、この実施形態では、非可逆回路3の入力端子P2に接続された入力用整合回路6の入力インピーダンスが約50Ωに構成されている。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、上記した送信モジュール1の特性は全て一例であって、送信モジュール1が使用される無線通信機器や携帯通信端末の構成や使用周波数帯域に応じて、パワーアンプ2、非可逆回路3および整合回路4の構成を、適宜、上記したように適切に設計すればよい。
アイソレータ30,130の構成は上記した例に限るものではなく、例えば、中心電極を、一対の永久磁石32のフェライト31の両主面との対向面にそれぞれ形成すると共に、一対の永久磁石32とフェライト31とが接合された状態で、各永久磁石32に形成された中心電極どうしが、フェライト31の上端面および下端面に形成された中継用の電極を介して電気的に接続されるようにしてもよい。
また、送信モジュール1が備える基板上に配設される電子部品としては上記した例に限られるものではなく、送信モジュール1の使用目的や設計に応じて、適宜、最適な電子部品を選択して基板に実装すればよい。例えば、送信モジュール1に、段間フィルタ(SAWフィルタ)や電力検出器がさらに搭載されていてもよいし、スイッチ、ダイプレクサなどのマルチプレクサ、カプラなどがさらに搭載されていてもよい。また、上記した各インダクタL3,L11やキャパシタC1〜C5,C11,Cj、終端抵抗Rなどの受動素子は、基板上に実装されるチップ部品により構成してもよいし、チップ部品に代えて、基板内に内蔵されるものや、基板内の配線パターンにより形成されたものであってもよい。また、増幅素子20のトランジスタを、上記したGaAsHBTに代えて、FET等の周知の増幅素子により構成してもよい。
また、上記した各実施形態では、段間用整合回路7が1段のローパスフィルタ型に形成されているが、段間用整合回路7の構成としては、2段もしくは3段以上のローパスフィルタ型や、ハイパスフィルタ型など、どのような構成であってもよく、必要に応じて、段間用整合回路7を周知の回路構成により形成すればよい。
ところで、送信モジュール1は、図1、図5〜図7に示すように、一般的に、その出力インピーダンスは入力インピーダンスが50Ωのデバイスが接続される前提で設計されているが、アンテナ素子ANT等の負荷変動によってVSWR(Voltage Standing Wave Ratio:電圧定在波比)が変動する。したがって、アンテナ素子ANT等の負荷変動に伴いVSWRが変動するため、パワーアンプ2の増幅素子20のトランジスタのコレクタ電流が増大し、パワーアンプ2が破損するおそれがある。この現象を防止するために、当該トランジスタのエミッタサイズが、その許容範囲がVSWRの変動に伴うコレクタ電流の増大に対して十分に大きなサイズに設定されている。
例えば、非可逆回路3が設けられていない場合、送信モジュール1のパワーアンプ2の出力段の増幅素子20のトランジスタのエミッタサイズは、VSWRが最大想定される値の10倍に変動したときのコレクタ電流値が許容範囲内となるように設定されている。具体的には、アンテナ素子ANT等の負荷変動が無く出力インピーダンスが50Ωで安定しているときにパワーアンプ2の出力電流(コレクタ電流)の最大値が約1.3Aである場合に、例えば、アンテナ素子ANT等の負荷変動に伴いVSWRが10倍に変動すると、パワーアンプ2の出力電流の最大値は約2倍の約2.6Aに増大する。したがって、パワーアンプ2の出力段の増幅素子20のトランジスタのエミッタサイズは、約2.6Aのコレクタ電流が許容範囲となるサイズに設定される。
しかしながら、図1,図5〜図7に示す送信モジュール1では、非可逆回路3を経由してパワーアンプ2の出力信号がアンテナ素子ANTに出力されているため、上記したようにアンテナ素子ANT等の負荷変動に伴い送信モジュール1の出力端子POにおいて観測されるVSWRが変動しても、パワーアンプ2の出力端子P1から見た負荷変動は抑制される。具体的には、例えば、非可逆回路3が−15dBのアイソレーション特性を有する場合には、アンテナ素子ANT等の負荷変動に伴い送信モジュール1の出力端子POにおいて観測されるVSWRが10倍に変動しても、パワーアンプ2の出力電流(コレクタ電流)の最大値は約1.5Aに抑制される。
したがって、パワーアンプ2の出力段の増幅素子20のトランジスタのエミッタサイズを、非可逆回路3のアイソレーション特性に基づいて予め決定される、すなわち、アンテナ素子ANT等の負荷変動によるパワーアンプ2の出力電流の変動時の最大値(例えば1.5A)が予め規定された許容範囲となるように設定してもよい。このように構成すると、上記したように、VSWRの変動に伴うパワーアンプ2の出力電流(コレクタ電流)の最大値が非可逆回路3により約2.6A→約1.5Aに抑制される場合には、増幅素子20のトランジスタのエミッタサイズを約40%削減することができる。また、このように増幅素子20のトランジスタのエミッタサイズが従来よりも小さく設定されることにより、従来、5Ω程度であったパワーアンプ2の出力インピーダンスを、例えば約6.5Ω程度に増大することができる。
このように、パワーアンプ2の負荷変動は非可逆回路3のアイソレーション特性に基づいて予め決定されるが、当該負荷変動によるパワーアンプ2の出力電流の変動時の最大値は、送信モジュール1に非可逆回路3が設けられていない場合と比較すると非常に小さくなる。したがって、パワーアンプ2の出力段の増幅素子20のトランジスタのエミッタサイズを、当該負荷変動によるパワーアンプ2の出力電流の変動値の最大値が予め規定された許容範囲となるように設定することによって、増幅素子20のトランジスタのエミッタサイズの低減を図ることができる。
また、増幅素子20のトランジスタのエミッタサイズが低減されることにより、パワーアンプ2の出力インピーダンスが増大するので、パワーアンプ2の出力端子P1から非可逆回路3の入力端子P2までのインピーダンスの変換比を相対的に小さくすることができる。したがって、パワーアンプ2の出力端子P1と非可逆回路3の入力端子P2との間に接続される段間用整合回路7の簡素化を図ることができる。また、段間用整合回路7の簡素化を図ることにより、段間用整合回路7の挿入損失の低減を図ることができるので、送信モジュール1の高効率化を図ることができる。
また、パワーアンプ2の出力段の増幅素子20のトランジスタのエミッタサイズが低減されることにより、パワーアンプ2の小型化を図ることができるので、送信モジュール1の小型化を図ることができる。また、バイポーラトランジスタにより形成される増幅素子20のトランジスタのエミッタサイズを、非可逆回路3のアイソレーション特性に基づいて適正に設定することにより、パワーアンプ2の出力インピーダンスを高く設定することができる。
また、上記した実施形態では、非可逆回路3の入力端子P2に入力用整合回路6が接続されているが、入力用整合回路6は必ずしも必要ない。したがって、入力用整合回路6を設けない場合には、パワーアンプ2の出力インピーダンスと非可逆回路3の入力インピーダンスとを段間用整合回路7により整合するように構成すればよい。
そして、増幅回路と、非可逆回路と、増幅回路の出力端と非可逆回路の入力端との間に設けられた段間用整合回路とを備える送信モジュールに本発明を広く適用することができる。
1 送信モジュール
2 パワーアンプ(増幅回路)
3 非可逆回路
30,130 アイソレータ
31 フェライト(磁性体)
33 第1の中心電極
34 第2の中心電極
35 入力ポート
36 出力ポート
4 広帯域化回路
41 LC直列共振回路
5 出力用整合回路
6 入力用整合回路
7 段間整用合回路
C1 キャパシタ(第1のキャパシタ)
C2 キャパシタ(第4のキャパシタ)
C5 キャパシタ(第6のキャパシタ)
Cj キャパシタ(第2のキャパシタ)
CS1 キャパシタ(第5のキャパシタ)
CS2 キャパシタ(第3のキャパシタ)
R 終端抵抗
2 パワーアンプ(増幅回路)
3 非可逆回路
30,130 アイソレータ
31 フェライト(磁性体)
33 第1の中心電極
34 第2の中心電極
35 入力ポート
36 出力ポート
4 広帯域化回路
41 LC直列共振回路
5 出力用整合回路
6 入力用整合回路
7 段間整用合回路
C1 キャパシタ(第1のキャパシタ)
C2 キャパシタ(第4のキャパシタ)
C5 キャパシタ(第6のキャパシタ)
Cj キャパシタ(第2のキャパシタ)
CS1 キャパシタ(第5のキャパシタ)
CS2 キャパシタ(第3のキャパシタ)
R 終端抵抗
Claims (7)
- 増幅回路と、非可逆回路とを備える送信モジュールにおいて、
前記非可逆回路は、
入力ポートと出力ポートとを備えたアイソレータと、
前記アイソレータの入力ポートと出力ポートとの間に配置され、前記アイソレータと並列に接続された広帯域化回路と、
前記アイソレータの出力ポートに直列に接続された出力用整合回路とを備え、
前記アイソレータは、
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第1の中心電極および第2の中心電極と、
前記第1の中心電極および前記第2の中心電極の交差部分に直流磁界を印加する永久磁石とを備え、
前記第1の中心電極の一端が前記非可逆回路の入力端に接続され、他端が前記出力用整合回路の入力端に接続され、
前記第2の中心電極の一端が前記非可逆回路の入力端に接続され、他端が接地され、
前記広帯域化回路は、
前記第1の中心電極に並列に接続された第1のキャパシタと、
前記第1の中心電極に並列に接続された終端抵抗とLC直列共振回路との直列回路とを備え、
前記非可逆回路に第2のキャパシタが並列に接続されている
ことを特徴とする送信モジュール。 - 前記第1のキャパシタと前記直列回路とが並列に接続されていることを特徴とする請求項1に記載の送信モジュール。
- 前記出力用整合回路は、一端が前記第1の中心電極の他端に接続され、他端が前記非可逆回路の出力端に接続された第3のキャパシタにより形成されていることを特徴とする請求項1または2に記載の送信モジュール。
- 前記出力用整合回路は、一端が前記第3のキャパシタの一端に接続され、他端が接地された第4のキャパシタをさらに備えることを特徴とする請求項3に記載の送信モジュール。
- 前記増幅回路の出力端と前記非可逆回路の入力端との間に設けられた段間用整合回路をさらに備え、前記非可逆回路の入力端と前記段間用整合回路の出力端の間に入力用整合回路が接続されている請求項1ないし4のいずれかに記載の送信モジュール。
- 前記入力用整合回路は、一端が前記非可逆回路の入力端に接続され、他端が前記段間用整合回路の出力端に接続された第5のキャパシタにより形成されていることを特徴とする請求項5に記載の送信モジュール。
- 前記入力用整合回路は、一端が前記非可逆回路の入力端に接続され、他端が接地された第6のキャパシタを備えることを特徴とする請求項6に記載の送信モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160777 | 2012-07-19 | ||
JP2012160777 | 2012-07-19 | ||
PCT/JP2013/068217 WO2014013868A1 (ja) | 2012-07-19 | 2013-07-03 | 送信モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5907267B2 true JP5907267B2 (ja) | 2016-04-26 |
JPWO2014013868A1 JPWO2014013868A1 (ja) | 2016-06-30 |
Family
ID=49948699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014525773A Active JP5907267B2 (ja) | 2012-07-19 | 2013-07-03 | 送信モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US9148110B2 (ja) |
JP (1) | JP5907267B2 (ja) |
CN (1) | CN104541404B (ja) |
WO (1) | WO2014013868A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10418951B2 (en) | 2015-03-24 | 2019-09-17 | Skyworks Solutions, Inc. | Combined output matching network and filter for power amplifier with concurrent functionality |
JP6616241B2 (ja) * | 2015-05-22 | 2019-12-04 | スカイワークス ソリューションズ,インコーポレイテッド | 電力増幅器用の並列機能を有する出力整合ネットワーク及びフィルタの結合体 |
US11817832B2 (en) | 2020-01-03 | 2023-11-14 | Skyworks Solutions, Inc. | Power amplifier output matching |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006080172A1 (ja) * | 2005-01-28 | 2006-08-03 | Murata Manufacturing Co., Ltd. | 2ポート型非可逆回路素子及び通信装置 |
WO2009028112A1 (ja) * | 2007-08-31 | 2009-03-05 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
JP2012114547A (ja) * | 2010-11-22 | 2012-06-14 | Murata Mfg Co Ltd | 送信回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5045564B2 (ja) * | 2008-06-11 | 2012-10-10 | 株式会社村田製作所 | 非可逆回路素子 |
JP5672014B2 (ja) * | 2011-01-05 | 2015-02-18 | 株式会社村田製作所 | 非可逆位相器 |
CN103608968B (zh) * | 2011-06-16 | 2015-08-05 | 株式会社村田制作所 | 不可逆电路元件 |
-
2013
- 2013-07-03 CN CN201380038367.6A patent/CN104541404B/zh active Active
- 2013-07-03 JP JP2014525773A patent/JP5907267B2/ja active Active
- 2013-07-03 WO PCT/JP2013/068217 patent/WO2014013868A1/ja active Application Filing
-
2014
- 2014-12-05 US US14/561,342 patent/US9148110B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006080172A1 (ja) * | 2005-01-28 | 2006-08-03 | Murata Manufacturing Co., Ltd. | 2ポート型非可逆回路素子及び通信装置 |
WO2009028112A1 (ja) * | 2007-08-31 | 2009-03-05 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
JP2012114547A (ja) * | 2010-11-22 | 2012-06-14 | Murata Mfg Co Ltd | 送信回路 |
Also Published As
Publication number | Publication date |
---|---|
CN104541404B (zh) | 2016-08-24 |
US20150091666A1 (en) | 2015-04-02 |
CN104541404A (zh) | 2015-04-22 |
JPWO2014013868A1 (ja) | 2016-06-30 |
US9148110B2 (en) | 2015-09-29 |
WO2014013868A1 (ja) | 2014-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8704593B2 (en) | Metamaterial power amplifier systems | |
US9705172B2 (en) | Non-reciprocal circuit element | |
US8248179B2 (en) | Circuit module | |
JP5907267B2 (ja) | 送信モジュール | |
US7432777B2 (en) | Non-reciprocal circuit element, composite electronic component, and communication apparatus | |
US20130309985A1 (en) | Transmission module | |
JP5983859B2 (ja) | 非可逆回路素子及びモジュール | |
JP2001053505A (ja) | 非可逆回路素子、複合電子部品及び通信機装置 | |
US9088064B2 (en) | Non-reciprocal circuit element | |
JP5743033B2 (ja) | 回路モジュール | |
JP2013207768A (ja) | 送信モジュール | |
US9406989B2 (en) | Two-port non-reciprocal circuit element | |
US8279017B2 (en) | Magnetic resonance type isolator | |
US8319575B2 (en) | Magnetic resonance type isolator | |
US7429901B2 (en) | Non-reciprocal circuit element, composite electronic component, and communication apparatus | |
JP2003258509A (ja) | 非可逆回路素子および通信装置 | |
JP4644968B2 (ja) | 半導体スイッチ回路および半導体装置 | |
US8581673B2 (en) | Circuit module | |
JP2001217611A (ja) | アイソレータ内蔵高周波複合回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5907267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |