JP3975952B2 - 非可逆回路素子、複合電子部品および通信装置 - Google Patents
非可逆回路素子、複合電子部品および通信装置 Download PDFInfo
- Publication number
- JP3975952B2 JP3975952B2 JP2003076366A JP2003076366A JP3975952B2 JP 3975952 B2 JP3975952 B2 JP 3975952B2 JP 2003076366 A JP2003076366 A JP 2003076366A JP 2003076366 A JP2003076366 A JP 2003076366A JP 3975952 B2 JP3975952 B2 JP 3975952B2
- Authority
- JP
- Japan
- Prior art keywords
- electrically connected
- electronic component
- composite electronic
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【発明の属する技術分野】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子、複合電子部品および通信装置に関する。
【0002】
【従来の技術】
アイソレータと電力増幅器を組み合わせた複合電子部品として、特許文献1に記載された複合電子部品が知られている。図15に示すように、この複合電子部品200は、概略、インピーダンス整合回路211,213,215,219、電力増幅素子212,214、直流バイアス回路216,217、アイソレータ218とで構成されている。インピーダンス整合回路211,215,219と直流バイアス回路216,217は、インダクタL201〜L207およびコンデンサC201〜C212にて構成されている。
【0003】
直流バイアス回路216,217は、電力増幅素子212,214を動作させるための直流バイアスを印加し、かつ、増幅電力を外部に漏洩させるのを防ぐ。従って、直流バイアス回路216,217のインダクタL203,L204には、電気長がλ/4に相当するインピーダンスをもつRFチョーク素子(λ/4共振素子、λ/4コイル素子)やRFショートスタブなどが用いられる。
【0004】
終段電力増幅素子214の出力側に接続されたインピーダンス整合回路215は、インダクタL205およびコンデンサC206のL型回路と、インダクタL206およびコンデンサC207,C208のπ型回路と、直流阻止用コンデンサC209とを備えている。直流阻止用コンデンサC209は、アイソレータ218の入力側中心電極が終段電力増幅素子214の電源電圧と短絡するのを防止している。
【0005】
一般に、マイクロ波帯でなおかつ直線増幅を必要とする変復調方式で用いられる移動通信器用の電力増幅器は、出力の歪みが少ないこと(高直線性すなわち低隣接チャンネル漏洩電力であり、かつ低スプリアス出力であること)、および高電力効率であることが求められている。そのうち、高電力効率化をするための大きな課題の1つは、終段電力増幅素子214へ電源電流を供給するインダクタL204を、低損失なものにすることである。従来、この対策の一つとして、インダクタL204の導体幅を太くしたり、導体厚を厚くしたりして、直列抵抗を減少させる第1の方法があった。これにより、電源端子Vddから供給される電源電圧の低下を抑えることができる。
【0006】
また、別の対策として、インダクタL204の導体幅を細くしたり、導体と隣接アース面との間隔を広くしたりして、高特性インピーダンスにする第2の方法があった。これにより、インダクタL204を線路としてみたときの特性インピーダンスが低いことによるインピーダンス整合回路215への悪影響を抑えることができる。終段電力増幅素子214の出力端子には、インピーダンス整合回路215と直流バイアス回路217が接続されている。従って、インピーダンス整合回路215と直流バイアス回路217は互いに影響し合わないように設計する必要がある。具体的には、終段電力増幅素子214の出力インピーダンスや電力増幅器の負荷である次段回路(通常、アンテナスイッチやアンテナ共用器など)の入力インピーダンスと比較して高インピーダンスをもつインダクタL204を、インピーダンス整合回路215の信号ラインと電源端子Vdd間に接続する。これにより、インピーダンス整合回路215への悪影響を防止する。
【0007】
ところで、通信機、特に、振幅変調成分を含むQPSK等の送信回路部や、高信頼性や高効率が要求される送信回路部では、送信信号は電力増幅器で増幅された後、アイソレータとアンテナ切換装置(又はアンテナ共用装置)などを経てアンテナに送られる。アイソレータを経由しないと、アンテナやアンテナ切換装置などからの反射が電力増幅器に戻り、電力増幅器から見た負荷インピーダンスを変化させてしまう。そして、負荷インピーダンスが変化すると、送信信号の波形歪みが大きくなったり、電力増幅器の消費電流が増加したり、電力増幅器の動作が不安定になって発振したりするという不具合が発生する。
【0008】
なお、図16は特許文献1の記載に基づいて構成した複合電子部品の電気回路図であり、本発明に係る第1実施形態の複合電子部品50(後述)と比較するために記載したものである。図16において、複合電子部品50と同一の部品および同一の部分には同じ符号を付し、その詳細な説明は省略する。符号L50はRFチョーク素子、C50は直流阻止用コンデンサである。
【0009】
【特許文献1】
特開2001−339260号公報
【0010】
【発明が解決しようとする課題】
しかし、複合電子部品200を高電力効率化するため、前記第1の方法を採用すれば、インピーダンス整合回路215へ悪影響を及ぼし、前記第2の方法を採用すれば、電源端子Vddから供給される電源電圧が低下することになる。つまり、第1の方法と第2の方法は二律背反性を有しており、両方法を妥協して採用するしかない。当然のことながら、インダクタL204を使用する限り、複合電子部品200の高電力効率化を期待することは困難である。
【0011】
また、第2の方法において、インダクタL204の導体と隣接アース面との間隔を広くすると、インダクタL204が形成されている誘電体基板の板厚が厚くなり、複合電子部品200の厚みが増す原因となる。特に、電力増幅器とアイソレータの複合電子部品200において、誘電体基板が厚くなることは、この誘電体基板を挟んでアイソレータを構成する場合、誘電体基板が磁気回路内のギャップを大きくする。このギャップの磁気抵抗を補うために強力な永久磁石が必要となって永久磁石の厚さが厚くなり、複合電子部品200の厚みが増すことになる。
【0012】
さらに、インダクタL204を配設しているスペース分だけ誘電体基板のサイズが大きくなり、複合電子部品200の小型化を妨げる要因の一つであった。
【0013】
そこで、本発明の目的は、電力効率が高く、かつ、製品の小型化を妨げない非可逆回路素子、複合電子部品および通信装置を提供することにある。
【0014】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る非可逆回路素子は、
(a)永久磁石と、
(b)永久磁石により直流磁界が印加されるフェライトと、
(c)フェライトの表面もしくは内部に電気的絶縁状態で交差して配置されている複数の中心電極と、
(d)複数の中心電極のそれぞれのホットエンドに電気的に接続されている入力端子および出力端子と、
(e)入力端子に電気的に接続された中心電極のコールドエンドに電気的に接続された直流電源供給端子と、
(f)入力端子に電気的に接続された中心電極のコールドエンドとアースとの間に電気的に接続されたバイパス用コンデンサとを備え、
(g)入力端子に電気的に接続された中心電極が、直流電源供給端子から供給された直流電流の流路となっていること、
を特徴とする。
【0015】
以上の構成により、直流電源供給端子から供給された直流電流は、入力側中心電極を流れ、入力側中心電極に接続された電力増幅器の能動素子などに供給される。バイパス用コンデンサの静電容量が15pF以上であれば、約700MHz以上のマイクロ波帯において、非可逆回路素子は所望の動作をする。
【0016】
また、本発明に係る非可逆回路素子は、
(h)複数の中心電極の互いに電気的に接続されているコールドエンドに電気的に接続された直流電源供給端子と、
(i)複数の中心電極の互いに電気的に接続されているコールドエンドとアースとの間に電気的に接続されたバイパス用コンデンサとを備え、
(j)入力端子に電気的に接続された中心電極が、直流電源供給端子から供給された直流電流の流路となっていること、
を特徴とする。
【0017】
以上の構成により、中心電極のそれぞれのコールドエンドが互いに電気的に接続されているため、直流的には中心電極相互間に電位差が発生しない。従って、中心電極相互間でエレクトロマイグレーションが発生しにくくなる。
【0018】
さらに、複数の中心電極の互いに電気的に接続されているコールドエンドと、複数の中心電極のそれぞれのホットエンドとの間を整合用コンデンサで電気的に接続している。これにより、各整合用コンデンサのコールド側コンデンサ電極とホット側コンデンサ電極の間には、直流的に電位差が発生しない。従って、コールド側コンデンサ電極とホット側コンデンサ電極との間でエレクトロマイグレーションが発生しにくくなる。
【0019】
また、本発明に係る非可逆回路素子は、入力端子に電気的に接続された中心電極が、互いに略平行に配置された第1線路導体および第2線路導体にて構成され、第1線路導体のホットエンドと第2線路導体のコールドエンドが対向しかつ第1線路導体のコールドエンドと第2線路導体のホットエンドが対向するように電磁結合し、第1線路導体のホットエンドと第2線路導体のホットエンドの間に形成されるポートが平衡型入力ポートであることを特徴とする。
【0020】
以上の構成からなる非可逆回路素子は、平衡−不平衡変換器を介さないで、平衡回路に接続可能である。
【0021】
また、本発明に係る複合電子部品は、前述の特徴を有する非可逆回路素子と電力増幅器を配設した誘電体基板を備え、バイパス用コンデンサおよび整合用コンデンサの少なくともいずれか一つが誘電体基板に内蔵されていることを特徴とする。誘電体基板はアルミナとガラスを主成分とする低温焼結多層基板であることが好ましい。
【0022】
整合用コンデンサやバイパス用コンデンサが誘電体基板に内蔵されているので、複合電子部品が小型かつ低価格になる。また、部品点数が少なくなって接続箇所が減るため、信頼性が向上する。
【0023】
また、本発明に係る通信装置は、前述の特徴を有する非可逆回路素子や複合電子部品を備えることにより、高効率化および低背化が可能となる。
【0024】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子、複合電子部品および通信装置の実施の形態について添付の図面を参照して説明する。
【0025】
[第1実施形態、図1および図2]
図1は、アイソレータ1と電力増幅器30にて構成された複合電子部品50の電気回路図である。図2は複合電子部品50の分解斜視図である。
【0026】
アイソレータ1は3ポート集中定数型アイソレータであり、概略、金属製下側ケース4と、誘電体多層基板6と、中心電極組立体13と、金属製上側ケース8と、永久磁石9と、終端抵抗R1と、整合用コンデンサC1〜C3と、バイパス用コンデンサC10を備えている。
【0027】
金属製下側ケース4および金属製上側ケース8は磁気回路を形成するため、例えば軟鉄などの強磁性体からなる材料で形成されている。その表面にはAgやCuをめっきして、挿入損失特性の改善を図っている。
【0028】
中心電極組立体13は、円板状のマイクロ波フェライト20の上面に3組の中心電極21〜23を、絶縁層(図示せず)を介在させて略120度ごとに交差するように配置している。本第1実施形態では、中心電極21〜23をそれぞれ二つのラインで構成した。中心電極21〜23は銅、金または銀などの金属板を用いてフェライト20に巻き付けたものである。
【0029】
誘電体多層基板6は、アルミナとガラスを主成分とする低温焼結多層基板であり、その詳細な製造方法は第3実施形態の誘電体多層基板6の製造方法と同様であるので、そちらで説明する。誘電体多層基板6には整合用コンデンサC1〜C3が内蔵されている。バイパス用コンデンサC10も誘電体多層基板6に内蔵してよい。
【0030】
整合用コンデンサC1〜C3やバイパス用コンデンサC10を誘電体多層基板6に内蔵することにより、複合電子部品50が小型化、低価格化する。また、部品点数が少なくなって接続箇所が減るので信頼性が向上する。また、整合用コンデンサC1〜C3やバイパス用コンデンサC10等に対して、切削機やレーザ加工機を用いて内部(2層目)のコンデンサ電極(図7の81,82,83を参照)を表層の誘電体とともにトリミング(削除)し、その静電容量を例えば±0.5%の高精度で得ることができる。この結果、アイソレータ1の挿入損失やアイソレーション特性などを容易に改善できる。さらに、電力増幅器30の出力端47から見た負荷インピーダンス(言い換えると、アイソレータ1の入力インピーダンス)が、複合電子部品50毎にばらつきにくくなる。
【0031】
この負荷インピーダンスは、電力増幅器30の歪特性(隣接チャンネル漏洩電力特性、高調波スプリアス特性)と電力付加効率特性の重要な決定要素(パラメータ)である。従って、これらの歪特性および効率特性を各複合電子部品50で良好、かつ、ばらつかない状態に安定させることができる。
【0032】
なお、バイパス用コンデンサC10として30pFを越える大容量のものが必要とされる場合には、本第1実施形態のようにバイパス用コンデンサC10にチップ部品を採用することが好ましい。なぜなら、大容量のチップ部品は、誘電体多層基板6内に形成されたコンデンサと比較して、占有面積が小さくてすむからである。この場合、副次的に誘電体多層基板6の内部に発生する静電容量が、チップ部品(チップコンデンサ)の静電容量に付加されていてもよい。通常、誘電体多層基板6の内部に副次的に発生する静電容量は、チップコンデンサの静電容量の約1/10以下である。
【0033】
これらの構成部品は以下のようにして組み立てられる。すなわち、図2に示すように、永久磁石9は金属製上側ケース8の天井に配置される。誘電体多層基板6上には、チップ型終端抵抗R1とチップ型バイパス用コンデンサC10と中心電極組立体13が実装される。
【0034】
そして、金属製下側ケース4の側部4bと金属製上側ケース8の側部8bをはんだ等で接合することにより金属ケースとなり、電磁シールド、アース端子およびヨークとしても機能する。つまり、この金属ケースは、永久磁石9と中心電極組立体13を囲む磁路を形成する。また、永久磁石9はフェライト20に直流磁界を印加する。
【0035】
図1に示すように、こうして得られたアイソレータ1は、中心電極21のホットエンドがアイソレータ1の入力端46に電気的に接続し、中心電極22のホットエンドが出力端子47に電気的に接続している。中心電極23のホットエンドとアースとの間には、整合用コンデンサC3と終端抵抗R1の並列回路が電気的に接続している。中心電極21,22のホットエンドとアースとの間には、それぞれ整合用コンデンサC1,C2が電気的に接続している。また、中心電極21のコールドエンドはバイパス用コンデンサC10を介してアースに電気的に接続するとともに、コールドエンドとコンデンサC10の接続点には終段トランジスタTr2(後述)の直流ドレイン電源端子48が電気的に接続している。バイパス用コンデンサC10は約700MHz以上のマイクロ波帯においては、15pF以上の静電容量を有するものが用いられる。中心電極22,23のコールドエンドはアースに電気的に接続している。
【0036】
一方、電力増幅器30は、図1に示すように、増幅素子である電界効果型トランジスタTr1,Tr2を2段接続したものである。増幅素子としては、バイポーラトランジスタなどを用いてもよい。初段トランジスタTr1は段間整合回路32を介して終段トランジスタTr2に電気的に接続している。初段トランジスタTr1のソースには、抵抗R13とコンデンサC13からなるバイアス回路が電気的に接続している。終段トランジスタTr2のソースはアースに電気的に接続している。
【0037】
段間整合回路32は、初段トランジスタTr1のドレインと終段トランジスタTr2のゲートの間に電気的に直列に接続されたインダクタL14およびコンデンサC15と、初段トランジスタTr1のドレインとアースの間に電気的に接続されたインダクタL13およびコンデンサC14と、終段トランジスタTr2のゲートとアースの間に電気的に接続されたインダクタL15およびコンデンサC16と、分圧抵抗R14,R15とで構成されている。符号43は初段トランジスタTr1のドレイン電源端子であり、符号44は終段トランジスタTr2のゲートバイアス電源端子である。
【0038】
初段トランジスタTr1は入力整合回路31を介して入力端子41に電気的に接続している。入力整合回路31は、初段トランジスタTr1のゲートと入力端子41の間に電気的に直列に接続されたインダクタL12およびコンデンサC11と、インダクタL12とコンデンサC11の接続点に電気的に接続されたインダクタL11およびコンデンサC12と、分圧抵抗R11,R12とで構成されている。符号42は初段トランジスタTr1のゲートバイアス電源端子である。
【0039】
終段トランジスタTr2は出力整合回路33およびカップラ回路34を介して、電力増幅器30の出力端(言い換えると、アイソレータ1の入力端)46に電気的に接続している。出力整合回路33は、終段トランジスタTr2のドレインと電力増幅器30の出力端46との間に電気的に直列に接続されたインダクタL16と、終段トランジスタTr2のドレインとアースとの間に電気的に接続されたコンデンサC17とで構成されている。カップラ回路34は、インダクタL16に対してシャント接続されたカップリングコンデンサC18にて構成されている。符号45はカップラ出力端子である。
【0040】
本第1実施形態の場合、コンデンサC11〜C17、インダクタL11〜L16、抵抗R11〜R15およびトランジスタTr1,Tr2はチップ型電子部品とされ、誘電体多層基板6上に実装されている。ただし、カップリングコンデンサC18は誘電体多層基板6に内蔵されている。
【0041】
以上の構成からなる複合電子部品50は、入力側中心電極21のコールドエンドがバイパス用コンデンサC10を介してアースに接続されている。一端がアースに電気的に接続されたコンデンサC10は、高周波域(交流域)においてはアースとして機能し、直流域においては直流電流阻止コンデンサとして機能する。従って、終段トランジスタTr2のドレイン電源端子48から供給された直流電流は、中心電極21を流れてインダクタL16を通り、終段トランジスタTr2のドレインに到る。これにより、電力増幅器30は、アイソレータ1経由で電源電流が供給され、正常に動作する。一方、高周波信号はアースとして機能するバイパス用コンデンサC10に流れるので、このような構成にしてもアイソレータ1の本来の機能に悪影響を与えることはなく、アイソレータ1は正常に動作する。
【0042】
この複合電子部品50は、電力増幅器30の終段トランジスタTr2への電源電流を、アイソレータ1の入力側中心電極21を経由して供給するようにしたので、従来のRFチョーク素子(λ/4共振素子やインダクタンス素子など)やRFショートスタブを省略することができる。具体的には、電力増幅器30の出力端46と終段トランジスタTr2のドレインとの間に、直列コンデンサのような直流電流を阻止する素子(図16におけるC50)や、アースとの間にシャント接続されたRFチョーク素子(図16におけるL50)やRFショートスタブ(ただし、直流を阻止するコンデンサは含まない)のような、アースとの間を直流的に短絡する素子を接続しない構成を採用している。この結果、低損失で広帯域化が可能である小型の複合電子部品50を得ることができる。
【0043】
特に、RFチョーク素子を誘電体多層基板に内蔵した従来の複合電子部品と比較すると、本第1実施形態の複合電子部品50は、RFチョーク素子を内蔵しない分だけ誘電体多層基板6を薄くできる。誘電体多層基板6が薄くなることは、上側ケース8から永久磁石9、中心電極組立体13、誘電体多層基板6を通って金属製下側ケース4に到る磁気回路のギャップが小さくなり、磁気抵抗が減少する。従って、永久磁石9の磁力を小さくしても、言い換えると厚みを薄くしても、フェライト20には十分な強さの直流磁界が印加される。この結果、複合電子部品50の高さ寸法をより一層小さくできる。
【0044】
また、中心電極21に要求される高周波インダクタとしてのQの高さは、ライン幅と厚みを十分大きくすることによって確保される。しかも、ドレイン電源端子48からの直流電流が流れる素子としての低直流抵抗性も、ライン幅と厚みを十分大きくすることによって得られるため、好都合である。
【0045】
[第2実施形態、図3および図4]
図3は、アイソレータ1Aと電力増幅器30にて構成された複合電子部品50Aの電気回路図である。図4は複合電子部品50Aの分解斜視図である。
【0046】
アイソレータ1Aは3ポート集中定数型アイソレータであり、概略、金属製下側ケース4と、誘電体多層基板6と、中心電極組立体13と、金属製上側ケース8と、永久磁石9と、終端抵抗R1と、整合用コンデンサC1〜C3と、バイパス用コンデンサC10と、直流阻止用コンデンサC21,C22を備えている。
【0047】
図3に示すように、アイソレータ1Aは、中心電極21のホットエンドがアイソレータ1Aの入力端46に電気的に接続し、中心電極22のホットエンドが直流阻止用コンデンサC22を介して出力端子47に電気的に接続している。中心電極23のホットエンドとアースとの間には、整合用コンデンサC3と終端抵抗R1の並列回路が電気的に接続している。終端抵抗R1に直列に直流阻止用コンデンサC21が電気的に接続している。
【0048】
中心電極21,22のホットエンドとアースとの間には、それぞれ整合用コンデンサC1,C2が電気的に接続している。また、中心電極21,22,23のコールドエンドは互いに電気的に接続されている。以下、この互いに電気的に接続されたコールドエンドを共通エンド51と称する。共通エンド51はバイパス用コンデンサC10を介してアースに電気的に接続するとともに、共通エンド51とコンデンサC10の接続点には終段トランジスタTr2のドレイン電源端子48が電気的に接続している。
【0049】
バイパス用コンデンサC10は、約700MHz以上のマイクロ波帯においては、15pF以上の静電容量を有するものが用いられる。本第2実施形態の場合、バイパス用コンデンサC10としては、アイソレータ1Aの動作周波数においてアースとして機能、または、十分低いインピーダンス(例えば5Ω以下)として機能するように、十分大きな静電容量(例えば1000pF)のものが用いられる。あるいは、バイパス用コンデンサC10として、アイソレータ1Aは広帯域動作をすることができるような静電容量値のものを用いてもよい。この場合、ドレイン電源端子48と、該ドレイン電源端子48に電気的に接続される直流電源回路との間に、直流電源回路がアイソレータ1Aの広帯域動作に影響を与えないようにするための緩衝回路を挿入するとよい。
【0050】
また、出力側中心電極22にも、ドレイン電源端子48を介して直流電源回路からの電源電圧が印加されるので、必要に応じて例えば50〜10000pFの静電容量の直流阻止コンデンサC22を中心電極22に対して電気的に直列に接続する。
【0051】
一方、電力増幅器30は前記第1実施形態と同様のものであり、その詳細な説明は省略する。
【0052】
以上の構成からなる複合電子部品50Aにおいて、終段トランジスタTr2のドレイン電源端子48から供給された直流電流は、中心電極21を流れてインダクタL16を通り、終段トランジスタTr2のドレインに到る。これにより、電力増幅器30には、アイソレータ1A経由で電源電流が供給され、正常に動作する。この複合電子部品50Aは、前記第1実施形態の複合電子部品50と同様の作用効果を奏する。
【0053】
さらに、中心電極21〜23のそれぞれのコールドエンドが共通エンド51に電気的に接続されているので、直流的には中心電極21〜23相互間に電位差が発生しない。このため、複合電子部品50Aを高湿度環境下で動作させても、中心電極21〜23間でエレクトロマイグレーションが発生するおそれがなく、信頼性の高い部品を提供することができる。
【0054】
また、エレクトロマイグレーションを防止するために中心電極21〜23の間隔を広くする必要がなく、高周波動作条件が最良となる設計ができ、アイソレータ1Aの挿入損失やアイソレーション特性を改善することができる。
【0055】
また、中心電極21〜23そのものや中心電極21〜23の表面にめっきなどする材料として、エレクトロマイグレーションを起こしやすい材料、例えば銀のような材料を選ぶことが可能となる。銀は抵抗率が低く、アイソレータ1Aの挿入損失を小さくすることができ、しかも、電力増幅器30に供給する電源電圧の低下も最小限に抑えることができるため、電力増幅器30が高効率になる。
【0056】
[第3実施形態、図5〜図7]
図5は、アイソレータ1Bと電力増幅器30にて構成された複合電子部品50Bの電気回路図である。図6は複合電子部品50Bの分解斜視図である。
【0057】
アイソレータ1Bは3ポート集中定数型アイソレータであり、概略、金属製下側ケース4と、誘電体多層基板6と、中心電極組立体13Aと、金属製上側ケース8と、永久磁石9と、終端抵抗R1と、整合用コンデンサC1〜C3と、バイパス用コンデンサC10と、直流阻止用コンデンサC22を備えている。
【0058】
誘電体多層基板6は例えば以下のようにして作製される。すなわち、誘電体多層基板6は、図7に示すように、電極が設けられていない収縮抑制シート67と、電極P1〜P3,71〜73,81〜85とビアホール75等が設けられている誘電体シート61〜63と、金属ケース接続用アース電極85とビアホール86が設けられている収縮抑制シート67とを積層してなるものである。ただし、図7に示されている誘電体多層基板6には、アイソレータ1Bの構成要素である整合用コンデンサC1〜C3や終端抵抗R1などしか表示されていない。電力増幅器30の構成要素であるチップ部品間を接続している導体パターンやビアホールは省略されている。
【0059】
誘電体シート61〜63はアルミナ、アルミナ粉とガラス粉の混合材(低温焼結誘電体基板)などからなる。本第3実施形態の場合、誘電体シート61〜63は、Al2O3を主成分とし、SiO2,SrO,CaO,PbO,Na2O,K2O,MgO,BaO,CeO2,B2O3のうちの1種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【0060】
さらに、誘電体多層基板6の焼成条件(特に焼成温度1000℃以下)では焼成せず、誘電体多層基板6の基板平面方向(X−Y方向)の焼成収縮を抑制する収縮抑制シート67を作製する。この収縮抑制シート67の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。
【0061】
電極P1〜P3,71〜73,81〜85は、パターン印刷等の方法によりシート61〜63,67に形成されている。電極P1〜P3等の材料としては、抵抗率が低く、誘電体シート61〜63と同時焼成可能なAg,Cu,Ag−Pdなどが用いられる。
【0062】
終端抵抗R1は、パターン印刷等の方法により誘電体シート62の表面に形成されている。終端抵抗R1の材料としては、サーメット、カーボン、ルテニウムなどが使用される。
【0063】
ビアホール75,86は、シート61〜63,67にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。一般に、導電ペーストの材料としては、電極P1〜P3と同一の電極材料(Ag,Cu,Ag−Pdなど)が用いられる。
【0064】
コンデンサ電極81,82,83はそれぞれ、誘電体シート62を間に挟んで共通電極84に対向して整合用コンデンサC1,C2,C3を構成する。これら整合用コンデンサC1〜C3や終端抵抗R1は、電極P1〜P3,71〜73や信号用ビアホール75とともに、誘電体多層基板6の内部に電気回路を構成する。共通電極84は、中心電極21〜23の共通エンド51(図5参照)としても機能する。
【0065】
以上の誘電体シート61〜63は積層され、さらに、その上下に収縮抑制シート67が積層された後、焼成される。シート67の縁部に形成されたビアホール86は、積層、焼成されることにより、シート67の積み重ね方向に連接されてそれぞれ一体的になり、誘電体多層基板6の底面に配設される外部接続用端子電極86となる。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図6に示すような誘電体多層基板6とする。誘電体多層基板6の底面には、端子電極86が突出して配設されている。
【0066】
こうして得られた誘電体多層基板6は、焼成の前後での基板平面方向(X−Y方向)の寸法変化が5%未満にできる。従って、誘電体多層基板6に内蔵された電極が所望の形状および寸法に仕上がるので、電力増幅器30のカップリングコンデンサC18やアイソレータ1Bの整合用コンデンサC1〜C3の静電容量を所望の値にできる。
【0067】
中心電極組立体13Aは、矩形板状のマイクロ波フェライト20の上面に3組の中心電極21〜23を、絶縁層(図示せず)を介在させて略120度ごとに交差するように配置している。中心電極21〜23や絶縁層は、スクリーン印刷やスタンピングやインクジェットなどの手法を用いる厚膜印刷方法、薄膜のエッチング方法、あるいは、フォトリソグラフィによる感光および現像の手法で電極厚膜の不要部分を除去した後焼成する方法で形成される。これにより、中心電極21〜23が寸法精度良く形成されるので、安定した電気特性が得られる。
【0068】
以上の構成からなる中心電極組立体13Aは、前記第1実施形態の金属板からなる中心電極21〜23をフェライト20に巻き付けた中心電極組立体13と比較して薄型にできるため、複合電子部品50Bを低背化できる。さらに、フェライト20の上面と中心電極21〜23間の距離が、前記第1実施形態の場合より短くなるので、中心電極21〜23とフェライト20の電磁的結合が強くなり、アイソレータ1Bの動作帯域幅や挿入損失などが改善する。
【0069】
また、中心電極21〜23や絶縁層はフェライト20の上面に堅固に密着しており、複合電子部品50Bを組み立てる際に中心電極21〜23の交差角が変化したり、中心電極21〜23がフェライト20の上面から浮いてフェライト20からの距離が変化したりする心配がない。従って、複合電子部品50Bの電気特性がばらつきにくい。中心電極21〜23の間に配置されている絶縁層もずれないので、中心電極21〜23相互が短絡する心配もない。
【0070】
図5に示すように、アイソレータ1Bは、中心電極21のホットエンドがアイソレータ1Bの入力端46に電気的に接続し、中心電極22のホットエンドが直流阻止用コンデンサC22を介して出力端子に電気的に接続している。中心電極21,22,23のコールドエンドは共通エンド51に電気的に接続されている。共通エンド51はバイパス用コンデンサC10を介してアースに電気的に接続するとともに、共通エンド51とコンデンサC10の接続点には終段トランジスタTr2のドレイン電源端子48が電気的に接続している。
【0071】
中心電極23のホットエンドと共通エンド51との間には、整合用コンデンサC3と終端抵抗R1の並列回路が電気的に接続している。中心電極21,22のホットエンドと共通エンド51との間には、それぞれ整合用コンデンサC1,C2が電気的に接続している。
【0072】
また、出力側中心電極22にも、ドレイン電源端子48を介して直流電源回路からの電源電圧が印加されるので、必要に応じて中心電極22のコールドエンドとアースとの間にバイパス(直流阻止)コンデンサを電気的に接続する。なお、アイソレータ1Bの後段に接続される回路、例えば、アンテナスイッチ、デュプレクサ、ダイプレクサまたはスイッチプレクサなどの回路が電源電圧を必要としている場合には、直流阻止コンデンサC22を接続しない。これにより、直流電源回路からの電源電圧を出力側中心電極22を通して、アイソレータ1Bの後段に接続される回路に供給することができる。また、アイソレータ1Bの後段に接続される回路が直流阻止コンデンサをもっている場合には、その直流阻止コンデンサを利用してもよい。
【0073】
以上の構成からなる複合電子部品50Bは、アイソレータ1B経由で電力増幅器30に電源電流が供給され、正常に動作する。従って、この複合電子部品50Bは、前記第2実施形態の複合電子部品50Aと同様の作用効果を奏する。
【0074】
さらに、各整合用コンデンサC1〜C3の共通電極(コールド側コンデンサ電極)84とホット側コンデンサ電極81,82,83の間には、直流的に電位差が発生しない。このため、複合電子部品50Bを高湿度環境下で動作させても、各整合用コンデンサC1〜C3のコンデンサ電極間でエレクトロマイグレーションが発生するおそれがなく、信頼性の高い部品を提供することができる。
【0075】
また、エレクトロマイグレーションを防止するために、共通電極84とホット側コンデンサ電極81,82,83との間隔を広くする必要がなく、耐電圧上必要な寸法に設計でき、薄型の整合用コンデンサC1〜C3を実現できる。
【0076】
また、整合用コンデンサC1〜C3のコンデンサ電極そのものやコンデンサ電極の表面にめっきなどする材料として、エレクトロマイグレーションを起こしやすい材料、例えば銀のような材料を選ぶことが可能となる。銀は抵抗率が低く、アイソレータ1Bの挿入損失を小さくすることができるうえ、エレクトロマイグレーションを起こしにくいパラジウムなどの材料と比較して安価である。また、銅と比較すると、空気(有酸素)雰囲気中で厚膜電極の焼成ができるため、誘電体多層基板6内での同時焼成が可能で、誘電体多層基板6を安価に製造する際の内部電極として最適である。コンデンサ電極部分を誘電体で覆ってエレクトロマイグレーションを起こしにくいようにさせている場合でも、誘電体層を破ってコンデンサ電極サイズをトリミングする場合、エレクトロマイグレーションが懸念されるが、本第3実施形態の回路構成であれば問題ない。
【0077】
[第4〜第6実施形態、図8〜図10]
図8は、第4実施形態の複合電子部品を示す電気回路図であり、この複合電子部品50Cは平衡入力端子をもつアイソレータ1Cと平衡型電力増幅器30Aとで構成されている。図8において、符号R11,R13は抵抗、L12〜L16はインダクタ、C13〜C16はコンデンサ、Tr1は初段トランジスタ、Tr2は終段トランジスタである。さらに、符号41a,41bは平衡型入力端子、43は初段トランジスタTr1のドレイン電源端子、44は終段トランジスタTr2のゲートバイアス電源端子、45はカップラ出力端子、47は不平衡型出力端子、48は終段トランジスタTr2のドレイン電源端子である。
【0078】
アイソレータ1Cは3ポート集中定数型アイソレータである。入力側中心電極21は、互いに略平行に配置された第1線路導体21aおよび第2線路導体21bにて構成されている。第1線路導体21aのホットエンド21ahと第2線路導体21bのコールドエンド21bcは対向し、かつ、第1線路導体21aのコールドエンド21acと第2線路導体21bのホットエンド21bhは対向しており、第1線路導体21aと第2線路導体21bは電磁結合している。第1線路導体21aのホットエンド21ahと第2線路導体21bのホットエンド21bhはそれぞれ、アイソレータ1Cの平衡入力端46a,46bに電気的に接続されている。この複合電子部品50Cは、平衡入力端子をもつアイソレータ1Cを、平衡−不平衡変換器を介さないで平衡型電力増幅器30Aに接続している。
【0079】
第1線路導体21aおよび第2線路導体21bのホットエンド21ah,21bhとアースとの間には、それぞれ整合用コンデンサC1a,C1bが電気的に接続している。線路導体21a,21bのコールドエンド21ac,21bcとアースとの間には、それぞれバイパス用コンデンサC10a,C10bが電気的に接続されている。コールドエンド21acとコンデンサC10aの接続点、並びに、コールドエンド21bcとコンデンサC10bの接続点には、終段トランジスタTr2のドレイン電源端子48が電気的に接続している。
【0080】
以上の構成からなる複合電子部品50Cは、アイソレータ1C経由で出力増幅器30Aに電源電流が供給され、正常に動作する。従って、この複合電子部品50Cは、前記第1実施形態の複合電子部品50と同様の作用効果を奏する。
【0081】
また、入力側中心電極21に電力増幅器30Aの直流電源電流が流れると、その電流による直流磁界が、中心電極21を中心にして同心円状に発生する。この直流磁界の方向は、フェライト20内において、フェライト20の主面に対して略平行な方向である。従って、中心電極21に電力増幅器30Aの直流電源電流が流れると、永久磁石9によってフェライト20の主面に対して垂直な方向に印加される直流磁界と前述の直流磁界とのベクトル和である、フェライト20の主面に対して斜めの方向の直流磁界が生じてしまう。
【0082】
この結果、フェライト20は本来の働きをすることができず、挿入損失やアイソレーション特性が悪くなる。電力増幅器30Aの直流電源電流が小さい場合、この影響は無視できる。しかし、電力増幅器30Aが大電力のものや、低電圧動作型で直流電源電流が大きいものであった場合、この影響は無視できない。また、アイソレータ1Cを小型化するために中心電極21〜23をフェライト20の周囲に2回以上巻回している場合、直流磁界が強くなり、この影響は相対的に大きくなる。
【0083】
ところが、本第4実施形態では、入力側中心電極21の二つの線路導体21a,21bを180度逆方向に直流電源電流が流れる。このため、これらの線路導体21a,21bをそれぞれ流れる直流電源電流によって発生した直流磁界成分は互いに打ち消しあう。この結果、中心電極21を経由して電力増幅器30Aに大きな電源電流を供給しても、アイソレータ1Cの動作には全く影響を与えない。
【0084】
図9は第5実施形態の複合電子部品を示す電気回路図であり、この複合電子部品50Dは、平衡入力端子と平衡出力端子をもつアイソレータ1Dと平衡型電力増幅器30Aとで構成されている。出力側中心電極22は、互いに略平行に配置された第1線路導体22aおよび第2線路導体22bにて構成されている。第1線路導体22aのホットエンドと第2線路導体22bのホットエンドはそれぞれ、整合用コンデンサC2a,C2bを経由してアイソレータ1Dの平衡出力端子47a,47bに電気的に接続している。以上の構成からなる複合電子部品50Dは、前記第4実施形態の複合電子部品50Cと同様の作用効果を奏する。
【0085】
図10は第6実施形態の複合電子部品を示す電気回路図であり、この複合電子部品50Eは、2ポート型アイソレータ1Eと平衡型電力増幅器30Aとで構成されている。中心電極21,22は、それぞれ互いに略平行に配置された第1線路導体21a,22aおよび第2線路導体21b,22bにて構成されている。
【0086】
中心電極21の第1線路導体21aのホットエンドおよび第2線路導体21bのホットエンドは、それぞれ平衡入力端46a,46bに電気的に接続されている。中心電極22の第1線路導体22aのホットエンドおよび第2線路導体22bのホットエンドは、それぞれ平衡出力端子47a,47bに電気的に接続されている。
【0087】
平衡入力端46aと平衡出力端子47aの間、並びに、平衡入力端46bと平衡出力端子47bの間には、それぞれ抵抗R1,R2が電気的に接続されている。線路導体21a,21b,22a,22bのホットエンドとアースとの間には整合用コンデンサC1a,C1b,C2a,C2bが電気的に接続されている。線路導体21a,21b,22a,22bのコールドエンドとアースとの間には、それぞれバイパス用コンデンサC10a,C10b,C10c,C10dが電気的に接続されている。線路導体21aのコールドエンドとコンデンサC10aの接続点、並びに、線路導体22bのコールドエンドとコンデンサC10dの接続点には、終段トランジスタTr2のドレイン電源端子48が電気的に接続している。
【0088】
平衡入力端46a,46b間に平衡信号(差動信号)が入力されると、中心電極21に電流が流れ、フェライト20に高周波磁界が発生する。この高周波磁界によって、中心電極21に磁気的に結合している中心電極22に電流が流れる。このとき、中心電極21に流れる電流と中心電極22に流れる電流とが同相になるように、中心電極21と22の交差角や形状、永久磁石9の直流バイアス磁界および整合用コンデンサC1a〜C2bの静電容量値が調整されている。抵抗R1,R2の両端は同電位となり、抵抗R1,R2に電流が流れない。これにより、平衡信号は、平衡入力端46a,46bから平衡出力端子47a,47bに伝送される。抵抗R1,R2に電流が流れないので、電力損失は非常に小さい。
【0089】
逆に、平衡出力端子47a,47b間に平衡信号(差動信号)が入力されると、中心電極22に電流が流れ、フェライト20に高周波磁界が発生する。この高周波磁界によって、中心電極22に磁気的に結合している中心電極21に電流が流れる。このとき、中心電極21のホットエンドとコールドエンドにそれぞれ発生する電圧がゼロであるときに、入力した平衡信号の大部分の電力が抵抗R1,R2で消費されるように、中心電極21と22の交差角や形状、永久磁石9の直流バイアス磁界および整合用コンデンサC1a〜C2bの静電容量値が調整されている。これにより、平衡信号は、抵抗R1,R2に大部分の電力が消費され、平衡出力端子47a,47bから平衡入力端46a,46bに殆ど伝送されない。
【0090】
このとき、二つの抵抗R1とR2の抵抗値を略等しく設定することにより、アイソレータ1Eの平衡度が良好となる。すなわち、アイソレータ1Eの同相信号除去比が大きくなる。同相信号除去比が大きくなると、平衡出力端子47a,47bに同位相で入力された平衡信号が平衡入力端46a,46bに伝達される度合いが小さくなる。その結果、本来伝達されるべき平衡信号波以外の不要波がアイソレータ1Eを通り抜けにくくなり、より一層伝達されにくくなる。
【0091】
同様に、中心電極21の両端に接続されている二つの整合用コンデンサC1aとC1bの静電容量を略等しく設定するとともに、中心電極22の両端に接続されている二つの整合用コンデンサC2aとC2bの静電容量を略等しく設定することによっても、アイソレータ1Eの平衡度が良好となり、同相信号除去比が大きくなる。このアイソレータ1Eは、平衡−不平衡変換器を介さないで、平衡回路に接続することができる。従って、回路を小型かつ低コストにすることができる。また、平衡−不平衡変換器を省略できるため、挿入損失や不要輻射が少なく、かつ、使用可能な周波数帯域が広がる。
【0092】
以上の構成からなる複合電子部品50Eは、前記第5実施形態の複合電子部品50Dと同様の作用効果を奏する。
【0093】
[第7および第8実施形態、図11および図12]
図11は第7実施形態の複合電子部品を示す電気回路図であり、この複合電子部品50Fは平衡入力端子をもつアイソレータ1Fと平衡型電力増幅器30Aとで構成されている。アイソレータ1Fの入力側中心電極21は、互いに略平行に配置された第1線路導体21aおよび第2線路導体21bにて構成されている。線路導体21a,21bのホットエンドはそれぞれ、アイソレータ1Fの平衡入力端46a,46bに電気的に接続している。
【0094】
また、線路導体21a,21bのコールドエンドと中心電極22,23のコールドエンドは互いに電気的に接続され、共通エンド51とされる。共通エンド51はバイパス用コンデンサC10を介してアースに電気的に接続するとともに、共通エンド51とコンデンサC10の接続点には終段トランジスタTr2のドレイン電源端子48が電気的に接続している。
【0095】
中心電極23のホットエンドと共通エンド51との間には、整合用コンデンサC3と終端抵抗R1の並列回路が電気的に接続している。中心電極21の線路導体21a,21bのホットエンドと共通エンド51との間には、それぞれ整合用コンデンサC1a,C1bが電気的に接続している。中心電極22のホットエンドと共通エンド51との間には、整合用コンデンサC2が電気的に接続している。
【0096】
以上の構成からなる複合電子部品50Fは、前記第3実施形態の複合電子部品50Bと同様の作用効果を奏する。
【0097】
図12は第8実施形態の複合電子部品を示す電気回路図であり、この複合電子部品50Gは不平衡入出力端子をもつ2ポート型アイソレータ1Gと不平衡型電力増幅器30とで構成されている。アイソレータ1Gの中心電極21,22のホットエンドはそれぞれ、アイソレータ1Gの入力端46および出力端子47に電気的に接続している。中心電極21のホットエンドと中心電極22のホットエンドとの間には抵抗R1が電気的に接続されている。
【0098】
また、中心電極21のコールドエンドと中心電極22のコールドエンドとは互いに電気的に接続され、共通エンド51とされる。共通エンド51はバイパス用コンデンサC10を介してアースに電気的に接続するとともに、共通エンド51とコンデンサC10の接続点には終段トランジスタTr2のドレイン電源端子48が電気的に接続している。
【0099】
以上の構成からなる複合電子部品50Gは、前記第7実施形態の複合電子部品50Fと同様の作用効果を奏する。
【0100】
[第9実施形態、図13]
図13は第9実施形態の複合電子部品を示す電気回路図である。この複合電子部品100は、図15で説明した従来の複合電子部品200に本発明を適用したものと同様のものである。図13において、複合電子部品200と同一の部品および同一の部分には同じ符号を付し、その詳細な説明は省略する。
【0101】
複合電子部品100は、電源端子Vddからの電源電流が、入力側中心電極21を経由して電力増幅器214に供給されている。入力側中心電極21のコールドエンドとアースとの間にはバイパス用コンデンサC214が電気的に接続されている。従って、従来の複合電子部品200では必要であった直流バイアス回路217や直流阻止用コンデンサC209が不要となる。この結果、低損失で広帯域化が可能である小型の複合電子部品100を得ることができる。
【0102】
[第10実施形態、図14]
第10実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【0103】
図14は携帯電話220のRF部分の電気回路ブロック図である。図14において、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側電力増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側電力増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。
【0104】
ここに、複合電子部品240としては、前記第1実施形態〜第9実施形態の複合電子部品50,50A〜50G,100が用いられる。この複合電子部品240を実装することにより、電気的特性の向上した、かつ、高信頼性で小型の携帯電話220を実現することができる。
【0105】
[他の実施形態]
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、本発明に係る非可逆回路素子は、アイソレータ以外に、サーキュレータやカップラ内蔵の非可逆回路素子などであってもよい。
【0106】
【発明の効果】
以上の説明で明らかなように、本発明によれば、入力端子に電気的に接続された中心電極が、直流電源供給端子から供給された直流電流の流路となっているので、従来のRFチョーク素子やRFショートスタブを省略することができる。この結果、低損失で広帯域化が可能である小型の複合電子部品や通信装置を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る複合電子部品の一実施形態を示す電気回路図。
【図2】図1に示した複合電子部品の分解斜視図。
【図3】本発明に係る複合電子部品の別の実施形態を示す電気回路図。
【図4】図3に示した複合電子部品の分解斜視図。
【図5】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図6】図5に示した複合電子部品の分解斜視図。
【図7】図6に示した誘電体多層基板の分解斜視図。
【図8】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図9】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図10】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図11】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図12】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図13】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図14】本発明に係る通信装置の一実施形態を示す電気回路ブロック図。
【図15】従来の複合電子部品を示す電気回路図。
【図16】従来の複合電子部品を示す電気回路図。
【符号の説明】
1,1A,1B,1C,1D,1E,1F,1G…アイソレータ
4…金属製下側ケース
6…誘電体多層基板
8…金属製上側ケース
9…永久磁石
20…フェライト
21,22,23…中心電極
21a,21b,22a,22b…線路導体
30,30A…電力増幅器
50,50A,50B,50C,50D,50E,50F,50G,100…複合電子部品
220…携帯電話
231…アイソレータ
232…電力増幅器
240…複合電子部品
R1,R2…終端抵抗
C1〜C3,C1a,C1b,C2a,C2b…整合用コンデンサ
C10,C10a〜C10d,C214…バイパス用コンデンサ
Tr1,Tr2…トランジスタ
Claims (9)
- 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの表面もしくは内部に電気的絶縁状態で交差して配置されている複数の中心電極と、
前記複数の中心電極のそれぞれのホットエンドに電気的に接続されている入力端子および出力端子と、
前記入力端子に電気的に接続された中心電極のコールドエンドに電気的に接続された直流電源供給端子と、
前記入力端子に電気的に接続された中心電極のコールドエンドとアースとの間に電気的に接続されたバイパス用コンデンサとを備え、
前記入力端子に電気的に接続された中心電極が、前記直流電源供給端子から供給された直流電流の流路となっていること、
を特徴とする非可逆回路素子。 - 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの表面もしくは内部に電気的絶縁状態で交差して配置されている複数の中心電極と、
前記複数の中心電極のそれぞれのホットエンドに電気的に接続されている入力端子および出力端子と、
前記複数の中心電極の互いに電気的に接続されているコールドエンドに電気的に接続された直流電源供給端子と、
前記複数の中心電極の互いに電気的に接続されているコールドエンドとアースとの間に電気的に接続されたバイパス用コンデンサとを備え、
前記入力端子に電気的に接続された中心電極が、前記直流電源供給端子から供給された直流電流の流路となっていること、
を特徴とする非可逆回路素子。 - 前記複数の中心電極の互いに電気的に接続されているコールドエンドと、前記複数の中心電極のそれぞれのホットエンドとの間を整合用コンデンサで電気的に接続したことを特徴とする請求項2に記載の非可逆回路素子。
- 前記バイパス用コンデンサの静電容量が15pF以上であることを特徴とする請求項1〜請求項3のいずれかに記載の非可逆回路素子。
- 前記入力端子に電気的に接続された中心電極が、互いに略平行に配置された第1線路導体および第2線路導体にて構成され、前記第1線路導体のホットエンドと前記第2線路導体のコールドエンドが対向しかつ前記第1線路導体のコールドエンドと前記第2線路導体のホットエンドが対向するように電磁結合し、前記第1線路導体のホットエンドと前記第2線路導体のホットエンドの間に形成されるポートが平衡型入力ポートであることを特徴とする請求項1〜請求項4のいずれかに記載の非可逆回路素子。
- 請求項1〜請求項5のいずれか一つに記載の非可逆回路素子と、
前記非可逆回路素子に電気的に接続された電力増幅器とを備え、
前記直流電源供給端子から供給された直流電流が、前記入力端子に電気的に接続された中心電極を流れて前記電力増幅器の能動素子に供給されていること、
を特徴とする複合電子部品。 - 前記非可逆回路素子と前記電力増幅器を配設した誘電体基板を備え、前記バイパス用コンデンサおよび前記整合用コンデンサの少なくともいずれか一つが前記誘電体基板に内蔵されていることを特徴とする請求項6に記載の複合電子部品。
- 前記誘電体基板はアルミナとガラスを主成分とする低温焼結多層基板であることを特徴とする請求項6または請求項7に記載の複合電子部品。
- 請求項1〜請求項5のいずれかに記載の非可逆回路素子、および、請求項6〜請求項8のいずれかに記載の複合電子部品の少なくともいずれか一つを備えたことを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076366A JP3975952B2 (ja) | 2003-03-19 | 2003-03-19 | 非可逆回路素子、複合電子部品および通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076366A JP3975952B2 (ja) | 2003-03-19 | 2003-03-19 | 非可逆回路素子、複合電子部品および通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004289301A JP2004289301A (ja) | 2004-10-14 |
JP3975952B2 true JP3975952B2 (ja) | 2007-09-12 |
Family
ID=33291447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003076366A Expired - Fee Related JP3975952B2 (ja) | 2003-03-19 | 2003-03-19 | 非可逆回路素子、複合電子部品および通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3975952B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1916736A4 (en) | 2005-07-28 | 2009-08-12 | Murata Manufacturing Co | IRREVERSIBLE CIRCUIT ELEMENT, COMPOSITE ELECTRONIC PARTS AND COMMUNICATION DEVICE |
JP4900604B2 (ja) * | 2007-09-26 | 2012-03-21 | Tdk株式会社 | 非可逆回路素子 |
JP5234069B2 (ja) | 2010-09-03 | 2013-07-10 | 株式会社村田製作所 | 磁気共鳴型アイソレータ |
-
2003
- 2003-03-19 JP JP2003076366A patent/JP3975952B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004289301A (ja) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5082858B2 (ja) | 非可逆回路素子 | |
JP3824020B2 (ja) | 3ポート型非可逆回路素子、複合電子部品および通信装置 | |
US7443262B2 (en) | Two-port isolator, characteristic adjusting method therefor, and communication apparatus | |
JP2006050543A (ja) | 非可逆回路素子 | |
JP3840957B2 (ja) | 非可逆回路素子及び通信装置 | |
JP4788714B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
JP3885749B2 (ja) | 2ポート型非可逆回路素子、複合電子部品および通信装置 | |
JP3835437B2 (ja) | 2ポート型アイソレータおよび通信装置 | |
JP3975952B2 (ja) | 非可逆回路素子、複合電子部品および通信装置 | |
JP3858852B2 (ja) | 2ポート型アイソレータおよび通信装置 | |
US6646517B2 (en) | Nonreciprocal circuit device and communication device having only two ports | |
JP3705253B2 (ja) | 3ポート型非可逆回路素子および通信装置 | |
JP4788713B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
JP4348875B2 (ja) | 非可逆回路素子及び通信装置 | |
JP2004015430A (ja) | 2ポート型非可逆回路素子および通信装置 | |
JPH11317603A (ja) | バランス型誘電体フィルタ | |
JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
JP2003168904A (ja) | バラントランス | |
JP2007251250A (ja) | 非可逆回路素子及び通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |