JP5190189B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5190189B2
JP5190189B2 JP2006217341A JP2006217341A JP5190189B2 JP 5190189 B2 JP5190189 B2 JP 5190189B2 JP 2006217341 A JP2006217341 A JP 2006217341A JP 2006217341 A JP2006217341 A JP 2006217341A JP 5190189 B2 JP5190189 B2 JP 5190189B2
Authority
JP
Japan
Prior art keywords
type
gate electrode
type gate
impurity
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006217341A
Other languages
English (en)
Other versions
JP2008042092A (ja
Inventor
徳彦 玉置
直樹 粉谷
慎治 竹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006217341A priority Critical patent/JP5190189B2/ja
Priority to US11/808,620 priority patent/US7598574B2/en
Publication of JP2008042092A publication Critical patent/JP2008042092A/ja
Priority to US12/539,203 priority patent/US7824987B2/en
Priority to US12/886,036 priority patent/US8264045B2/en
Application granted granted Critical
Publication of JP5190189B2 publication Critical patent/JP5190189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ＳＲＡＭ部とロジック部とを有する半導体装置及びその製造方法に関するものである。
周知の通り、大規模集積回路に用いられるＣＭＩＳ（Ｃomplementary Ｍetal-Ｉnsulator-Ｓemiconductor）半導体装置の低電圧化に伴うｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタの閾値電圧の高精度化に従い、デュアルゲート構造が主流技術となっている。
デュアルゲート構造では、一般的に、ｎ型ＭＩＳトランジスタを構成するｎ型ゲート電極としてＮ型不純物が導入されたポリシリコン電極が用いられていると共に、ｐ型ＭＩＳトランジスタを構成するｐ型ゲート電極としてＰ型不純物が導入されたポリシリコン電極が用いられている。また、ｎ型ゲート電極及びｐ型ゲート電極として、互いに共通のポリシリコンパターンが用いられ、ポリシリコンパターンの表面がシリサイド化されて、一体に形成されてなるｎ型ゲート電極及びｐ型ゲート電極が採用される場合が多い。
ここで、ｎ型ゲート電極及びｐ型ゲート電極中に導電型不純物を導入する方法として、ポリシリコン膜をパターニングする前に、ポリシリコン膜中に導電型不純物を導入する方法と、ソース・ドレイン領域への導電型不純物の導入の際にｎ型ゲート電極及びｐ型ゲート電極中に導電型不純物を導入する方法とが挙げられる。いずれの方法においても、導電型不純物の導入後に行う熱処理によって、一体に形成されてなるｎ型ゲート電極及びｐ型ゲート電極中に、ｎ型ゲート電極中のＮ型不純物及びｐ型ゲート電極中のＰ型不純物の各々が相互に拡散する。
また、低消費電力化及び低コスト化に向け、半導体装置の微細化及びトランジスタ特性の向上は留まることを知らない。
例えばＳＲＡＭ部とロジック部とを有する半導体装置の場合、ＳＲＡＭ部では、半導体装置の微細化の為に、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの間を電気的に分離する素子分離領域の素子分離間隔を、素子分離特性を確保可能な限界まで、縮小化することが求められている。
一方、半導体装置の動作速度を決定するロジック部では、トランジスタ特性の向上の為に、ロジック部用各導電型ＭＩＳトランジスタを構成するゲート絶縁膜の薄膜化が求められている。
ここで、トランジスタ特性の向上を目的に、ゲート絶縁膜としてＳｉＯＮ膜を用いてゲート絶縁膜の薄膜化を図る場合、例えばＴＤＤＢ（Ｔime Ｄependent Ｄielectric Ｂreakdown）等の信頼性上の問題が発生する。
また、トランジスタ特性の向上を目的に、ゲート絶縁膜の物理的な薄膜化ではなくゲート絶縁膜の電気的な薄膜化が可能なＨｆＳｉＯＮ膜等のＨｉｇｈ−ｋ膜を用いた場合、トランジスタの閾値電圧の制御が困難であるという問題が発生する。
そこで、例えばポリシリコン電極とＳｉＯＮ膜からなるゲート絶縁膜との組合せにおいて、ゲート絶縁膜の電気的な薄膜化を行う為の手段として、ゲート電極中の不純物を増加させる手法が提案されている。
また、例えばメタルゲート電極とＳｉＯＮ膜又はＨｉｇｈ−ｋ膜からなるゲート絶縁膜との組合せにおいて、トランジスタの閾値電圧の制御を行う為の手段として、ゲート電極中の不純物を増加させる手法が提案されている。
しかしながら、ゲート絶縁膜の電気的な薄膜化、又はトランジスタの閾値電圧の制御を目的に、ゲート電極中の不純物を増加させた半導体装置では、以下に示す問題がある。従来例に係る半導体装置の問題について、図６(a) 〜(c) 並びに図７(a) 及び(b) を参照しながら説明する。図６(a) 〜(c) 並びに図７(a) 及び(b) は、従来例に係る半導体装置の製造方法について示すゲート幅方向における要部工程断面図である。
まず、図６(a) に示すように、埋め込み素子分離（ＳＴＩ）法により、ｐ型シリコンからなる半導体基板３００の上部に、トレンチ内にシリコン酸化膜が埋め込まれた素子分離領域３０１を選択的に形成する。その後、ＳＲＡＭ部での半導体基板３００におけるｐ型ＭＩＳ形成領域に、ＳＲＡＭ部用ｎ型ウエル領域３０２を形成する一方、ロジック部での半導体基板３００におけるｐ型ＭＩＳ形成領域に、ロジック部用ｎ型ウエル領域３０３を形成する。
その後、ＳＲＡＭ部での半導体基板３００上における素子分離領域３０１に囲まれた領域に、シリコン酸窒化膜（ＳｉＯＮ膜）からなる膜厚が１．７ｎｍのＳＲＡＭ部用ゲート絶縁膜３０４を形成する一方、ロジック部での半導体基板３００上における素子分離領域３０１に囲まれた領域に、ＳｉＯＮ膜からなる膜厚が１．７ｎｍのロジック部用ゲート絶縁膜３０５を形成する。その後、減圧ＣＶＤ法により、半導体基板３００の全面に、ポリシリコン膜からなる膜厚が１００ｎｍのゲート電極形成用膜３０６を形成する。
次に、図６(b) に示すように、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域、及びロジック部でのｎ型ＭＩＳ形成領域の各々に開口を有するレジストパターン３０７をマスクにして、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜３０６、及びロジック部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜３０６の各々に、例えばリン等のＮ型不純物を注入することにより、ＳＲＡＭ部用ｎ型ゲート電極形成膜３０８、及びロジック部用ｎ型ゲート電極形成膜３０９の各々を形成した後、レジストパターン３０７を除去する。
次に、図６(c) に示すように、ＳＲＡＭ部でのｐ型ＭＩＳ形成領域、及びロジック部でのｐ型ＭＩＳ形成領域の各々に開口を有するレジストパターン３１０をマスクにして、ＳＲＡＭ部でのｐ型ＭＩＳ形成領域上のゲート電極形成膜３０６、及びロジック部でのｐ型ＭＩＳ形成領域上のゲート電極形成膜３０６の各々に、例えばボロン等のＰ型不純物を注入することにより、ＳＲＡＭ部用ｐ型ゲート電極形成膜３１１、及びロジック部用ｐ型ゲート電極形成膜３１２の各々を形成した後、レジストパターン３１０を除去する。
ここで、ポリシリコン電極とＳｉＯＮからなるゲート絶縁膜との組合せにおいて、ｎ型ＭＩＳトランジスタを構成するｎ型ゲート電極中の不純物濃度を増加させると、ｎ型ＭＩＳトランジスタのトランジスタ特性を効果的に向上させることができる一方、ｐ型ＭＩＳトランジスタを構成するｐ型ゲート電極中の不純物濃度を一定濃度以上に増加させても、ｐ型ＭＩＳトランジスタのトランジスタ特性を向上させることができず、更には、ｐ型ＭＩＳトランジスタを構成するゲート絶縁膜の信頼性を低下させるおそれがある。
そこで、ｎ型ゲート電極形成膜３０８，３０９中のリン濃度が、ｐ型ゲート電極形成膜３１１，３１２中のボロン濃度と比較して２倍以上高くなるように、ｎ型ゲート電極形成膜３０８，３０９へのＮ型不純物注入工程（図６(b) 参照）の際に注入されるリンの注入条件、及びｐ型ゲート電極形成膜３１１，３１２へのＰ型不純物注入工程（図６(c) 参照）の際に注入されるボロンの注入条件を調整する。
次に、図７(a) に示すように、ＳＲＡＭ部用ｎ型ゲート電極形成膜３０８，ＳＲＡＭ部用ｐ型ゲート電極形成膜３１１，ロジック部用ｎ型ゲート電極形成膜３０９，及びロジック部用ｐ型ゲート電極形成膜３１２の各々をパターニングすることにより、ＳＲＡＭ部用ｎ型ゲート電極３０８Ａ，ＳＲＡＭ部用ｐ型ゲート電極３１１Ａ，ロジック部用ｎ型ゲート電極３０９Ａ，及びロジック部用ｐ型ゲート電極３１２Ａの各々を形成する。ここで、図７(a) に示すように、ＳＲＡＭ部用ｎ型ゲート電極３０８ＡとＳＲＡＭ部用ｐ型ゲート電極３１１Ａとは一体に形成されていると共に、ロジック部用ｎ型ゲート電極３０９Ａとロジック部用ｐ型ゲート電極３１２Ａとは一体に形成されている。
次に、図７(b) に示すように、既知の方法を用いて、各導電型ＭＩＳトランジスタを構成するエクステンション領域，サイドウォール（図示せず），及びソース・ドレイン領域の各々を自己整合的に形成する。
このとき、例えばソース・ドレイン領域への活性化アニール等の熱処理の際に、一体に形成されてなるＳＲＡＭ部用ｎ型ゲート電極３０８Ａ及びＳＲＡＭ部用ｐ型ゲート電極３１１Ａ中に、ＳＲＡＭ部用ｎ型ゲート電極３０８Ａ中のリン及びＳＲＡＭ部用ｐ型ゲート電極３１１Ａ中のボロンの各々が相互に拡散すると共に、一体に形成されてなるロジック部用ｎ型ゲート電極３０９Ａ及びロジック部用ｐ型ゲート電極３１２Ａ中に、ロジック部用ｎ型ゲート電極３０９Ａ中のリン及びロジック部用ｐ型ゲート電極３１２Ａ中のボロンの各々が相互に拡散する。
ここで、一般的に、リンの拡散速度はボロンの拡散速度と比較して速い。そのため、各ｎ型ゲート電極３０８Ａ，３０９Ａ中のリンが、各ｐ型ゲート電極３１１Ａ，３１２Ａ側の方向へ拡散される量は、各ｐ型ゲート電極３１１Ａ，３１２Ａ中のボロンが、各ｎ型ゲート電極３０８Ａ，３０９Ａ側の方向へ拡散される量よりも多い。
このため、ＳＲＡＭ部用ｎ型ゲート電極３０８ＡとＳＲＡＭ部用ｐ型ゲート電極３１１Ａとのｐｎ境界位置は、ＳＲＡＭ部用ｐ型ゲート電極３１１Ａ側の方向（図７(b) に示すＤｓ参照）へ移動すると共に、ロジック部用ｎ型ゲート電極３０９Ａとロジック部用ｐ型ゲート電極３１２Ａとのｐｎ境界位置は、ロジック部用ｐ型ゲート電極３１２Ａ側の方向（図７(b) に示すＤｌ参照）へ移動する。
このようにして、図７(b) に示すように、ＳＲＡＭ部での半導体基板３００上に、ＳＲＡＭ部用ゲート絶縁膜３０４を介して形成されたＳＲＡＭ部用ｎ型ゲート電極３０８Ｂを有するＳＲＡＭ部用ｎ型ＭＩＳトランジスタ、及びＳＲＡＭ部用ゲート絶縁膜３０４を介して形成されたＳＲＡＭ部用ｐ型ゲート電極３１１Ｂを有するＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々を形成する。一方、ロジック部での半導体基板３００上に、ロジック部用ゲート絶縁膜３０５を介して形成されたロジック部用ｎ型ゲート電極３０９Ｂを有するロジック部用ｎ型ＭＩＳトランジスタ、及びロジック部用ゲート絶縁膜３０５を介して形成されたロジック部用ｐ型ゲート電極３１２Ｂを有するロジック部用ｐ型ＭＩＳトランジスタの各々を形成する。
従来例に係る半導体装置では、図７(b) に示すように、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとの素子分離間隔が比較的狭いＳＲＡＭ部において、ＳＲＡＭ部用ｎ型ゲート電極３０８ＢとＳＲＡＭ部用ｐ型ゲート電極３１１Ｂとのｐｎ境界位置が、素子分離領域３０１上を越えて、ＳＲＡＭ部用ｎ型ウエル領域３０２上に位置するＳＲＡＭ部用ゲート絶縁膜３０４上に移動し、ＳＲＡＭ部用ｐ型ＭＩＳトランジスタのトランジスタ特性を確保することができないという問題がある。
これに対し、図７(b) に示すように、ロジック部では、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとの素子分離間隔が比較的広いため、ロジック部用ｎ型ゲート電極３０９Ｂとロジック部用ｐ型ゲート電極３１２Ｂとのｐｎ境界位置は、素子分離領域３０１上に留まる。
特に、ポリシリコン電極とＳｉＯＮからなるゲート絶縁膜との組合せの場合、ｎ型ＭＩＳトランジスタのトランジスタ特性の向上を目的に、ｎ型ゲート電極形成膜３０８，３０９中のリン濃度が高くなるように（例えばｐ型ゲート電極形成膜３１１，３１２中のボロン濃度と比較して２倍以上高くなるように）、ｎ型ゲート電極形成膜３０８，３０９を形成するため、図７(b) に示す工程において、各ｎ型ゲート電極３０８Ａ，３０９Ａ中のリンが、各ｐ型ゲート電極３１１Ａ，３１２Ａ側の方向へ拡散される量は、各ｐ型ゲート電極３１１Ａ，３１２Ａ中のボロンが、各ｎ型ゲート電極３０８Ａ，３０９Ａ側の方向へ拡散される量よりもより一層多くなるおそれがある。
そのため、従来例に係る半導体装置では、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとの素子分離間隔が比較的狭いＳＲＡＭ部において、ＳＲＡＭ部用ｎ型ゲート電極３０８ＢとＳＲＡＭ部用ｐ型ゲート電極３１１Ｂとのｐｎ境界位置がＳＲＡＭ部用ｎ型ウエル領域３０２上に位置するＳＲＡＭ部用ゲート絶縁膜３０４上に移動することがないように、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させる必要が生じる。
しかしながら、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の確保を目的に、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させると、ＳＲＡＭセル面積が増大し、半導体チップの面積が増大するという問題が発生する。
このように、従来例に係る半導体装置では、ロジック部用ｎ型ＭＩＳトランジスタ及びロジック部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることは可能であるが、これに対し、ＳＲＡＭ部用ｐ型ＭＩＳトランジスタのトランジスタ特性の向上を図ることができないだけでなく、更には、ＳＲＡＭ部用ｐ型ＭＩＳトランジスタのトランジスタ特性を確保することができないという問題がある。加えて、従来例に係る半導体装置において、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保する為には、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を拡大せざるを得ないという問題がある。
前記に鑑み、本発明の目的は、ＳＲＡＭ部とロジック部とを有する半導体装置において、ロジック部用ｎ型ＭＩＳトランジスタ及びロジック部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることに加えて、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させることなく、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保することである。
前記の目的を達成するため、本発明に係る半導体装置は、ＳＲＡＭ部とロジック部とを有する半導体装置であって、ＳＲＡＭ部での半導体基板上における第１の素子形成領域に、第１のゲート絶縁膜を介して形成された第１のｎ型ゲート電極を有する第１のｎ型ＭＩＳトランジスタと、ロジック部での半導体基板上における第２の素子形成領域に、第２のゲート絶縁膜を介して形成された第２のｎ型ゲート電極を有する第２のｎ型ＭＩＳトランジスタとを備え、第１のｎ型ゲート電極における第１のｎ型不純物の第１の不純物濃度は、第２のｎ型ゲート電極における第２のｎ型不純物の第２の不純物濃度と比較して低いことを特徴とし、ＳＲＡＭ部での半導体基板上における第３の素子形成領域に、第３のゲート絶縁膜を介して形成された第１のｐ型ゲート電極を有する第１のｐ型ＭＩＳトランジスタを更に備え、半導体基板における第１の素子形成領域と第３の素子形成領域との間には第１の素子分離領域が形成されており、第１のｎ型ゲート電極と第１のｐ型ゲート電極とは一体であることが好ましい。
本発明に係る半導体装置によると、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタを構成する第１のｎ型ゲート電極における第１のｎ型不純物の第１の不純物濃度は、ロジック部での第２のｎ型ＭＩＳトランジスタを構成する第２のｎ型ゲート電極における第２のｎ型不純物の第２の不純物濃度と比較して低い。
そのため、ＳＲＡＭ部での第１のｐ型ＭＩＳトランジスタを構成する第１のｐ型ゲート電極が第１のｎ型ゲート電極と一体に形成されたＳＲＡＭ部において、第１のｎ型ゲート電極中の第１のｎ型不純物が第１のｐ型ゲート電極側の方向へ拡散されて、第１のｎ型ゲート電極と第１のｐ型ゲート電極とのｐｎ境界位置が、第１の素子分離領域上を超えて、第３の素子形成領域の第３のゲート絶縁膜上にまで移動することを防止することができるので、第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保することができる。
このため、従来例のように、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性の確保を目的に、第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させる必要がなく、第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化することができるので、ＳＲＡＭセル面積を縮小化することができる。
本発明に係る半導体装置において、第１のｐ型ゲート電極におけるｐ型不純物の第３の不純物濃度は、第１の不純物濃度と比較して低いことが好ましい。
また、本発明に係る半導体装置において、第１のｎ型ゲート電極と第１のｐ型ゲート電極とのｐｎ境界は、第１の素子分離領域上に位置していることが好ましい。
また、本発明に係る半導体装置において、ロジック部での半導体基板上における第４の素子形成領域に、第４のゲート絶縁膜を介して形成された第２のｐ型ゲート電極を有する第２のｐ型ＭＩＳトランジスタを更に備え、半導体基板における第２の素子形成領域と第４の素子形成領域との間には第２の素子分離領域が形成されており、第２のｎ型ゲート電極と第２のｐ型ゲート電極とは一体であることが好ましい。
このようにすると、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させることなく、第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保しながら、ロジック部での第２のｎ型ＭＩＳトランジスタを構成する第２のｎ型ゲート電極中の不純物濃度、及びロジック部での第２のｐ型ＭＩＳトランジスタを構成する第２のｐ型ゲート電極中の不純物濃度の各々を高めることができる。
このため、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化しながら、ロジック部での第２のｎ型ＭＩＳトランジスタ及び第２のｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができる。
本発明に係る半導体装置において、第２のｎ型ゲート電極と第２のｐ型ゲート電極とのｐｎ境界は、第２の素子分離領域上に位置していることが好ましい。
また、本発明に係る半導体装置において、第１の素子分離領域におけるゲート幅方向の幅は、第２の素子分離領域におけるゲート幅方向の幅に比べて小さいことが好ましい。
また、本発明に係る半導体装置において、第１のｎ型ゲート電極におけるゲート幅方向の幅は、第２のｎ型ゲート電極におけるゲート幅方向の幅に比べて小さいことが好ましい。
また、本発明に係る半導体装置において、第１のゲート絶縁膜と第２のゲート絶縁膜とは、同一の絶縁膜からなることが好ましい。
また、本発明に係る半導体装置において、第１のｎ型ゲート電極及び第２のｎ型ゲート電極はポリシリコン電極であることが好ましい。
前記の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、ＳＲＡＭ部での半導体基板上における第１の素子形成領域に第１のゲート絶縁膜を形成すると共に、ロジック部での半導体基板上における第２の素子形成領域に第２のゲート絶縁膜を形成する工程（ａ）と、第１のゲート絶縁膜及び第２のゲート絶縁膜上にゲート電極形成膜を形成する工程（ｂ）と、第１の素子形成領域上のゲート電極形成膜に、第１のｎ型不純物を第１の不純物濃度で導入することにより、第１のｎ型ゲート電極形成膜を形成する工程（ｃ）と、第２の素子形成領域上のゲート電極形成膜に、第２のｎ型不純物を第２の不純物濃度で導入することにより、第２のｎ型ゲート電極形成膜を形成する工程（ｄ）と、工程（ｃ）及び工程（ｄ）の後に、第１のｎ型ゲート電極形成膜をパターニングすることにより、第１のｎ型ゲート電極を形成すると共に、第２のｎ型ゲート電極形成膜をパターニングすることにより、第２のｎ型ゲート電極を形成する工程（ｅ）と、工程（ｅ）の後に、熱処理により、第１のｎ型ゲート電極に含まれる第１のｎ型不純物を拡散させると共に、第２のｎ型ゲート電極に含まれる第２のｎ型不純物を拡散させる工程（ｆ）とを備え、第１の不純物濃度は、第２の不純物濃度と比較して低いことを特徴とする。
本発明に係る第１の半導体装置の製造方法によると、ＳＲＡＭ部での第１の素子形成領域上のゲート電極形成膜に、第１のｎ型不純物を第１の不純物濃度で導入することにより、第１のｎ型ゲート電極形成膜を形成する一方、ロジック部での第２の素子形成領域上のゲート電極形成膜に、第２のｎ型不純物を、第１の不純物濃度よりも高い第２の不純物濃度で導入することにより、第２のｎ型ゲート電極形成膜を形成する。これにより、ＳＲＡＭ部での第１のｎ型ゲート電極中の第１のｎ型不純物の不純物濃度がロジック部での第２のｎ型ゲート電極中の第２のｎ型不純物の不純物濃度と比較して低くなるように、第１のｎ型ゲート電極及び第２のｎ型ゲート電極の各々を形成することができる。
本発明に係る第１の半導体装置の製造方法において、工程（ａ）よりも前に、ＳＲＡＭ部での半導体基板に第１の素子形成領域と第３の素子形成領域とを分離する第１の素子分離領域を形成する工程（ｇ）を更に備え、工程（ａ）は、第３の素子形成領域に第３のゲート絶縁膜を形成する工程を更に含み、工程（ｂ）は、第３のゲート絶縁膜上にゲート電極形成膜を形成する工程を更に含み、工程（ｂ）よりも後であって且つ工程（ｅ）よりも前に、第３の素子形成領域上のゲート電極形成膜に、第１のｐ型不純物を第３の不純物濃度で導入することにより、第１のｐ型ゲート電極形成膜を形成する工程（ｈ）を更に備え、工程（ｅ）は、第１のｐ型ゲート電極形成膜をパターニングすることにより、第１のｐ型ゲート電極を形成する工程を更に含み、工程（ｆ）は、第１のｐ型ゲート電極に含まれる第１のｐ型不純物を拡散させる工程を更に含み、工程（ｅ）は、第１のｎ型ゲート電極と第１のｐ型ゲート電極とが一体に形成されるように、第１のｎ型ゲート電極形成膜及び第１のｐ型ゲート電極形成膜をパターニングする工程であることが好ましい。
このようにすると、前述のように、第１のｎ型ゲート電極中の第１のｎ型不純物の不純物濃度が低くなるように（具体的には、第２のｎ型ゲート電極中の第２のｎ型不純物の不純物濃度と比較して低くなるように）、第１のｎ型ゲート電極を形成することができる。
そのため、第１のｎ型ゲート電極が第１のｐ型ゲート電極と一体に形成されたＳＲＡＭ部において、熱処理の際に、第１のｎ型ゲート電極中の第１のｎ型不純物が第１のｐ型ゲート電極側の方向へ拡散されて、第１のｎ型ゲート電極と第１のｐ型ゲート電極とのｐｎ境界位置が、第１の素子分離領域上を超えて、第３の素子形成領域の第３のゲート絶縁膜上にまで移動することを防止することができるので、第１のｎ型ゲート電極を有する第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ゲート電極を有する第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保することができる。
このため、従来例のように、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性の確保を目的に、第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させる必要がなく、第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化することができるので、ＳＲＡＭセル面積を縮小化することができる。
本発明に係る第１の半導体装置の製造方法において、工程（ｆ）において、熱処理後における、第１のｎ型ゲート電極と第１のｐ型ゲート電極とのｐｎ境界は、第１の素子分離領域上に位置することが好ましい。
また、本発明に係る第１の半導体装置の製造方法において、工程（ｇ）は、ロジック部での半導体基板に第２の素子形成領域と第４の素子形成領域とを分離する第２の素子分離領域を形成する工程を更に含み、工程（ａ）は、第４の素子形成領域に第４のゲート絶縁膜を形成する工程を更に含み、工程（ｂ）は、第４のゲート絶縁膜上にゲート電極形成膜を形成する工程を更に含み、工程（ｂ）よりも後であって且つ工程（ｅ）よりも前に、第４の素子形成領域上のゲート電極形成膜に、第２のｐ型不純物を第４の不純物濃度で導入することにより、第２のｐ型ゲート電極形成膜を形成する工程（ｉ）を更に備え、工程（ｅ）は、第２のｐ型ゲート電極形成膜をパターニングすることにより、第２のｐ型ゲート電極を形成する工程を更に含み、工程（ｆ）は、第２のｐ型ゲート電極に含まれる第２のｐ型不純物を拡散させる工程を更に含み、工程（ｅ）は、第２のｎ型ゲート電極と第２のｐ型ゲート電極とが一体に形成されるように、第２のｎ型ゲート電極形成膜及び第２のｐ型ゲート電極形成膜をパターニングする工程であることが好ましい。
このようにすると、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させることなく、第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保しながら、ロジック部での第２のｎ型ＭＩＳトランジスタを構成する第２のｎ型ゲート電極中の第２のｎ型不純物の不純物濃度、及びロジック部での第２のｐ型ＭＩＳトランジスタを構成する第２のｐ型ゲート電極中の第２のｐ型不純物の不純物濃度の各々を高めることができる。
このため、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化しながら、ロジック部での第２のｎ型ＭＩＳトランジスタ及び第２のｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができる。
本発明に係る第１の半導体装置の製造方法において、工程（ｈ）と工程（ｉ）とは、同一の工程で行い、第１のｐ型不純物と第２のｐ型不純物とは、同一の不純物からなり、第３の不純物濃度と第４の不純物濃度とは、同一の不純物濃度を有することが好ましい。
また、本発明に係る第１の半導体装置の製造方法において、工程（ｆ）において、熱処理後における、第２のｎ型ゲート電極と第２のｐ型ゲート電極とのｐｎ境界は、第２の素子分離領域上に位置することが好ましい。
また、本発明に係る第１の半導体装置の製造方法において、工程（ｇ）において、第１の素子分離領域におけるゲート幅方向の幅は、第２の素子分離領域におけるゲート幅方向の幅に比べて小さいことが好ましい。
また、本発明に係る第１の半導体装置の製造方法において、工程（ｅ）において、第１のｎ型ゲート電極におけるゲート幅方向の幅は、第２のｎ型ゲート電極におけるゲート幅方向の幅に比べて小さいことが好ましい。
前記の目的を達成するため、本発明に係る第２の半導体装置の製造方法は、ＳＲＡＭ部での半導体基板上における第１の素子形成領域に第１のゲート絶縁膜を形成すると共に、ロジック部での半導体基板上における第２の素子形成領域に第２のゲート絶縁膜を形成する工程（ａ）と、第１のゲート絶縁膜及び第２のゲート絶縁膜上にゲート電極形成膜を形成する工程（ｂ）と、第１の素子形成領域上のゲート電極形成膜の一部に、第１のｎ型不純物を第１の不純物濃度で導入することにより、第１のｎ型ゲート電極形成膜を形成する工程（ｃ）と、第２の素子形成領域上のゲート電極形成膜に、第２のｎ型不純物を第２の不純物濃度で導入することにより、第２のｎ型ゲート電極形成膜を形成する工程（ｄ）と、工程（ｃ）及び工程（ｄ）の後に、第１のｎ型ゲート電極形成膜をパターニングすることにより、第１のｎ型ゲート電極を形成すると共に、第２のｎ型ゲート電極形成膜をパターニングすることにより、第２のｎ型ゲート電極を形成する工程（ｅ）と、工程（ｅ）の後に、熱処理により、第１のｎ型ゲート電極に含まれる第１のｎ型不純物を拡散させると共に、第２のｎ型ゲート電極に含まれる第２のｎ型不純物を拡散させる工程（ｆ）とを備え、工程（ｃ）は、ゲート電極形成膜における第１の素子形成領域の少なくとも一方の端部に位置する領域以外の領域に、第１のｎ型不純物を注入することにより、一方の端部に位置する不純物非注入領域と、ｎ型不純物注入領域とからなる第１のｎ型ゲート電極形成膜を形成する工程であることを特徴とする。
本発明に係る第２の半導体装置の製造方法によると、ＳＲＡＭ部での第１の素子形成領域上のゲート電極形成膜の一部にのみ、第１のｎ型不純物を第１の不純物濃度で導入することにより、第１のｎ型ゲート電極形成膜を形成する一方、ロジック部での第２の素子形成領域上のゲート電極形成膜に、第２のｎ型不純物を第２の不純物濃度で導入することにより、第２のｎ型ゲート電極形成膜を形成する。これにより、ＳＲＡＭ部での第１のｎ型ゲート電極中の第１のｎ型不純物の不純物濃度がロジック部での第２のｎ型ゲート電極中の第２のｎ型不純物の不純物濃度と比較して低くなるように、第１のｎ型ゲート電極及び第２のｎ型ゲート電極の各々を形成することができる。
本発明に係る第２の半導体装置の製造方法において、工程（ｃ）と工程（ｄ）とは、同一の工程で行い、第１のｎ型不純物と第２のｎ型不純物とは、同一の不純物からなり、第１の不純物濃度と第２の不純物濃度とは、同一の不純物濃度を有することが好ましい。
このようにすると、半導体装置の製造工程数を増加させることなく、第１のｎ型ゲート電極中の第１のｎ型不純物の不純物濃度が第２のｎ型ゲート電極中の第２のｎ型不純物の不純物濃度と比較して低くなるように、第１のｎ型ゲート電極及び第２のｎ型ゲート電極の各々を形成することができる。
本発明に係る第２の半導体装置の製造方法において、工程（ａ）よりも前に、ＳＲＡＭ部での半導体基板に第１の素子形成領域と第３の素子形成領域とを分離する第１の素子分離領域を形成する工程（ｇ）を更に備え、工程（ａ）は、第３の素子形成領域に第３のゲート絶縁膜を形成する工程を更に含み、工程（ｂ）は、第３のゲート絶縁膜上にゲート電極形成膜を形成する工程を更に含み、工程（ｂ）よりも後であって且つ工程（ｅ）よりも前に、第３の素子形成領域上のゲート電極形成膜に、第１のｐ型不純物を第３の不純物濃度で導入することにより、第１のｐ型ゲート電極形成膜を形成する工程（ｈ）を更に備え、工程（ｅ）は、第１のｐ型ゲート電極形成膜をパターニングすることにより、第１のｐ型ゲート電極を形成する工程を更に含み、工程（ｆ）は、第１のｐ型ゲート電極に含まれる第１のｐ型不純物を拡散させる工程を更に含み、工程（ｅ）は、第１のｎ型ゲート電極と第１のｐ型ゲート電極とが一体に形成されるように、不純物非注入領域とｎ型不純物注入領域とからなる第１のｎ型ゲート電極形成膜及び第１のｐ型ゲート電極形成膜をパターニングする工程であることが好ましい。
このようにすると、前述のように、第１のｎ型ゲート電極中の第１のｎ型不純物の不純物濃度が低くなるように（具体的には、第２のｎ型ゲート電極中の第２のｎ型不純物の不純物濃度と比較して低くなるように）、第１のｎ型ゲート電極を形成することができる。
そのため、第１のｎ型ゲート電極が第１のｐ型ゲート電極と一体に形成されたＳＲＡＭ部において、熱処理の際に、第１のｎ型ゲート電極中の第１のｎ型不純物が第１のｐ型ゲート電極側の方向へ拡散されて、第１のｎ型ゲート電極と第１のｐ型ゲート電極とのｐｎ境界位置が、第１の素子分離領域上を超えて、第３の素子形成領域の第３のゲート絶縁膜上にまで移動することを防止することができるので、第１のｎ型ゲート電極を有する第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ゲート電極を有する第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保することができる。
このため、従来例のように、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性の確保を目的に、第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させる必要がなく、第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化することができるので、ＳＲＡＭセル面積を縮小化することができる。
本発明に係る第２の半導体装置の製造方法において、工程（ｆ）において、熱処理後における、第１のｎ型ゲート電極と第１のｐ型ゲート電極とのｐｎ境界は、第１の素子分離領域上に位置することが好ましい。
また、本発明に係る第２の半導体装置の製造方法において、工程（ｇ）は、ロジック部での半導体基板に第２の素子形成領域と第４の素子形成領域とを分離する第２の素子分離領域を形成する工程を更に含み、工程（ａ）は、第４の素子形成領域に第４のゲート絶縁膜を形成する工程を更に含み、工程（ｂ）は、第４のゲート絶縁膜上にゲート電極形成膜を形成する工程を更に含み、工程（ｂ）よりも後であって且つ工程（ｅ）よりも前に、第４の素子形成領域上のゲート電極形成膜に、第２のｐ型不純物を第４の不純物濃度で導入することにより、第２のｐ型ゲート電極形成膜を形成する工程（ｉ）を更に備え、工程（ｅ）は、第２のｐ型ゲート電極形成膜をパターニングすることにより、第２のｐ型ゲート電極を形成する工程を更に含み、工程（ｆ）は、第２のｐ型ゲート電極に含まれる第２のｐ型不純物を拡散させる工程を更に含み、工程（ｅ）は、第２のｎ型ゲート電極と第２のｐ型ゲート電極とが一体に形成されるように、第２のｎ型ゲート電極形成膜及び第２のｐ型ゲート電極形成膜をパターニングする工程であることが好ましい。
このようにすると、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させることなく、第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保しながら、ロジック部での第２のｎ型ＭＩＳトランジスタを構成する第２のｎ型ゲート電極中の第２のｎ型不純物の不純物濃度、及びロジック部での第２のｐ型ＭＩＳトランジスタを構成する第２のｐ型ゲート電極中の第２のｐ型不純物の不純物濃度の各々を高めることができる。
このため、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化しながら、ロジック部での第２のｎ型ＭＩＳトランジスタ及び第２のｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができる。
本発明に係る半導体装置及びその製造方法によると、ＳＲＡＭ部での第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させることなく、第１のｎ型ＭＩＳトランジスタ及び第１のｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保することができるため、第１のｎ型ＭＩＳトランジスタと第１のｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化することができる。加えて、半導体装置の動作速度を決定するロジック部での第２のｎ型ＭＩＳトランジスタ及び第２のｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができる。
以下に、本発明の各実施形態について図面を参照しながら説明する。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図１(a) 〜(c) 、図２(a) 及び(b) 並びに図３(a) 及び(b) を参照しながら説明する。図１(a) 〜(c) 、図２(a) 及び(b) 並びに図３(a) 及び(b) は、本発明の第１の実施形態に係る半導体装置の製造方法について示すゲート幅方向における要部工程断面図である。
まず、図１(a) に示すように、埋め込み素子分離（ＳＴＩ）法により、ｐ型シリコンからなる半導体基板１００の上部に、トレンチ内にシリコン酸化膜が埋め込まれた素子分離領域１０１を選択的に形成する。このとき、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタの素子形成領域とＳＲＡＭ部用ｐ型ＭＩＳトランジスタの素子形成領域とを分離する素子分離領域１０１におけるゲート幅方向の幅は、ロジック部用ｎ型ＭＩＳトランジスタの素子形成領域とロジック部用ｐ型ＭＩＳトランジスタの素子形成領域とを分離する素子分離領域１０１におけるゲート幅方向の幅に比べて小さく形成する。その後、ＳＲＡＭ部での半導体基板１００におけるｐ型ＭＩＳ形成領域に、ＳＲＡＭ部用ｎ型ウエル領域１０２を形成する一方、ロジック部での半導体基板１００におけるｐ型ＭＩＳ形成領域に、ロジック部用ｎ型ウエル領域１０３を形成する。
その後、ＳＲＡＭ部での半導体基板１００上における素子分離領域１０１に囲まれた素子形成領域（活性領域）に、シリコン酸窒化膜（ＳｉＯＮ膜）からなる膜厚が１．７ｎｍのＳＲＡＭ部用ゲート絶縁膜１０４を形成する一方、ロジック部での半導体基板１００上における素子分離領域１０１に囲まれた素子形成領域（活性領域）に、ＳｉＯＮ膜からなる膜厚が１．７ｎｍのロジック部用ゲート絶縁膜１０５を形成する。その後、減圧ＣＶＤ法により、半導体基板１００上の全面に、ポリシリコン膜からなる膜厚が１００ｎｍのゲート電極形成膜１０６を形成する。
次に、図１(b) に示すように、ロジック部でのｎ型ＭＩＳ形成領域に開口を有するレジストパターン１０７ａをマスクにして、ロジック部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜１０６に、例えばリン等のＮ型不純物を注入することにより、ロジック部用ｎ型ゲート電極形成膜１０９を形成した後、レジストパターン１０７ａを除去する。ここで、ロジック部用ｎ型ゲート電極形成膜１０９へのＮ型不純物の注入（第２のＮ型不純物の注入）は、例えば注入エネルギーが１０ｋｅＶ，注入ドーズ量が８×１０15 ａｔｏｍｓ／ｃｍ2 の下で行う。
次に、図１(c) に示すように、ロジック部でのｐ型ＭＩＳ形成領域に開口を有するレジストパターン１１０ａをマスクにして、ロジック部でのｐ型ＭＩＳ形成領域上のゲート電極形成膜１０６に、例えばボロン等のＰ型不純物を注入することにより、ロジック部用ｐ型ゲート電極形成膜１１２を形成した後、レジストパターン１１０ａを除去する。ここで、ロジック部用ｐ型ゲート電極形成膜１１２へのＰ型不純物の注入（第４のＰ型不純物の注入）は、例えば注入エネルギーが５ｋｅＶ，注入ドーズ量が３×１０15 ａｔｏｍｓ／ｃｍ2 の下で行う。
次に、図２(a) に示すように、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域に開口を有するレジストパターン１０７ｂをマスクにして、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜１０６に、例えばリン等のＮ型不純物を注入することにより、ＳＲＡＭ部用ｎ型ゲート電極形成膜１０８を形成した後、レジストパターン１０７ｂを除去する。ここで、ＳＲＡＭ部用ｎ型ゲート電極形成膜１０８へのＮ型不純物の注入（第１のＮ型不純物の注入）は、例えば注入エネルギーが１０ｋｅＶ，注入ドーズ量が４×１０15 ａｔｏｍｓ／ｃｍ2 の下で行う。
次に、図２(b) に示すように、ＳＲＡＭ部でのｐ型ＭＩＳ形成領域に開口を有するレジストパターン１１０ｂをマスクにして、ＳＲＡＭ部でのｐ型ＭＩＳ形成領域上のゲート電極形成膜１０６に、例えばボロン等のＰ型不純物を注入することにより、ＳＲＡＭ部用ｐ型ゲート電極形成膜１１１を形成した後、レジストパターン１１０ｂを除去する。ここで、ＳＲＡＭ部用ｐ型ゲート電極形成膜１１１へのＰ型不純物の注入（第３のＰ型不純物の注入）は、例えば注入エネルギーが５ｋｅＶ，注入ドーズ量が２×１０15 ａｔｏｍｓ／ｃｍ2 の下で行う。
以下に、各導電型不純物の注入条件について示す。
第２のＮ型不純物の注入条件：第２の注入エネルギー＝１０ｋｅＶ
：第２の注入ドーズ量 ＝８×１０15 ａｔｏｍｓ／ｃｍ2
第４のＰ型不純物の注入条件：第４の注入エネルギー＝５ｋｅＶ
：第４の注入ドーズ量 ＝３×１０15 ａｔｏｍｓ／ｃｍ2
第１のＮ型不純物の注入条件：第１の注入エネルギー＝１０ｋｅＶ
：第１の注入ドーズ量 ＝４×１０15 ａｔｏｍｓ／ｃｍ2
第３のＰ型不純物の注入条件：第３の注入エネルギー＝５ｋｅＶ
：第３の注入ドーズ量 ＝２×１０15 ａｔｏｍｓ／ｃｍ2
次に、図３(a) に示すように、ロジック部用ｎ型ゲート電極形成膜１０９，ロジック部用ｐ型ゲート電極形成膜１１２，ＳＲＡＭ部用ｎ型ゲート電極形成膜１０８，及びＳＲＡＭ部用ｎ型ゲート電極形成膜１１１の各々をパターニングすることにより、ロジック部用ｎ型ゲート電極１０９Ａ，ロジック部用ｐ型ゲート電極１１２Ａ，ＳＲＡＭ部用ｎ型ゲート電極１０８Ａ，及びＳＲＡＭ部用ｐ型ゲート電極１１１Ａの各々を形成する。ここで、図３(a) に示すように、ロジック部用ｎ型ゲート電極１０９Ａとロジック部用ｐ型ゲート電極１１２Ａとは一体に形成されていると共に、ＳＲＡＭ部用ｎ型ゲート電極１０８ＡとＳＲＡＭ部用ｐ型ゲート電極１１１Ａとは一体に形成されている。そして、ＳＲＡＭ部用ｎ型ゲート電極１０８Ａ及びＳＲＡＭ部用ｐ型ゲート電極１１１Ａは、ロジック部用ｎ型ゲート電極１０９Ａ及びロジック部用ｐ型ゲート電極１１２Ａに比べてそれぞれゲート幅方向の幅が小さく形成されている。
次に、図３(b) に示すように、既知の方法を用いて、各導電型ＭＩＳトランジスタを構成するエクステンション領域（図示せず），サイドウォール（図示せず），及びソース・ドレイン領域（図示せず）の各々を自己整合的に形成する。
このとき、例えばソース・ドレイン領域への活性化アニール等の熱処理の際に、一体に形成されてなるロジック部用ｎ型ゲート電極１０９Ａ及びロジック部用ｐ型ゲート電極１１２Ａ中に、ロジック部用ｎ型ゲート電極１０９Ａ中のリン及びロジック部用ｐ型ゲート電極１１２Ａ中のボロンの各々が相互に拡散すると共に、一体に形成されてなるＳＲＡＭ部用ｎ型ゲート電極１０８Ａ及びＳＲＡＭ部用ｐ型ゲート電極１１１Ａ中に、ＳＲＡＭ部用ｎ型ゲート電極１０８Ａ中のリン及びＳＲＡＭ部用ｐ型ゲート電極１１１Ａ中のボロンの各々が相互に拡散する。
ここで、一般的に、リンの拡散速度はボロンの拡散速度と比較して速い。そのため、各ｎ型ゲート電極１０９Ａ，１０８Ａ中のリンが、各ｐ型ゲート電極１１２Ａ，１１１Ａ側の方向へ拡散される量は、各ｐ型ゲート電極１１２Ａ，１１１Ａ中のボロンが、各ｎ型ゲート電極１０９Ａ，１０８Ａ側の方向へ拡散される量よりも多い。
このため、ロジック部用ｎ型ゲート電極１０９Ａとロジック部用ｐ型ゲート電極１１２Ａとのｐｎ境界位置は、ロジック部用ｐ型ゲート電極１１２Ａ側の方向（図３(b) に示すＤｌ参照）へ移動すると共に、ＳＲＡＭ部用ｎ型ゲート電極１０８ＡとＳＲＡＭ部用ｐ型ゲート電極１１１Ａとのｐｎ境界位置は、ＳＲＡＭ部用ｐ型ゲート電極１１１Ａ側の方向（図３(b) に示すＤｓ参照）へ移動する。
このようにして、図３(b) に示すように、ロジック部での半導体基板１００上に、ロジック部用ゲート絶縁膜１０５を介して形成されたロジック部用ｎ型ゲート電極１０９Ｂを有するロジック部用ｎ型ＭＩＳトランジスタ、及びロジック部用ゲート絶縁膜１０５を介して形成されたロジック部用ｐ型ゲート電極１１２Ｂを有するロジック部用ｐ型ＭＩＳトランジスタの各々を形成する。一方、ＳＲＡＭ部での半導体基板１００上に、ＳＲＡＭ部用ゲート絶縁膜１０４を介して形成されたＳＲＡＭ部用ｎ型ゲート電極１０８Ｂを有するＳＲＡＭ部用ｎ型ＭＩＳトランジスタ、及びＳＲＡＭ部用ゲート絶縁膜１０４を介して形成されたＳＲＡＭ部用ｐ型ゲート電極１１１Ｂを有するＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々を形成する。このとき、ロジック部用ｎ型ゲート電極１０９Ｂとロジック部用ｐ型ゲート電極１１２Ｂとのｐｎ境界は、ロジック部用ｎ型ＭＩＳトランジスタの素子形成領域とロジック部用ｐ型ＭＩＳトランジスタの素子形成領域との間の素子分離領域１０１上に位置し、ＳＲＡＭ部用ｎ型ゲート電極１０８ＢとＳＲＡＭ部用ｐ型ゲート電極１１１Ｂとのｐｎ境界は、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタの素子形成領域とＳＲＡＭ部用ｐ型ＭＩＳトランジスタの素子形成領域との間の素子分離領域１０１上に位置する。
以上のようにして、本実施形態に係る半導体装置を製造することができる。
本実施形態では、ＳＲＡＭ部用ｎ型ゲート電極１０８Ｂ中のリン濃度が、ロジック部用ｎ型ゲート電極１０９Ｂ中のリン濃度と比較して低くなるように、ＳＲＡＭ部用ｎ型ゲート電極形成膜１０８へのリンの第１の注入ドーズ量（例えば４×１０15 ａｔｏｍｓ／ｃｍ2 ）を、ロジック部用ｎ型ゲート電極形成膜１０９へのリンの第２の注入ドーズ量（例えば８×１０15 ａｔｏｍｓ／ｃｍ2 ）と比較して少なくする。
これにより、図３(b) に示すように、ＳＲＡＭ部用ｎ型ゲート電極１０８ＢとＳＲＡＭ部用ｐ型ゲート電極１１１Ｂとのｐｎ境界位置が移動した距離（図３(b) に示すＤｓ参照）を、ロジック部用ｎ型ゲート電極１０９Ｂとロジック部用ｐ型ゲート電極１１２Ｂとのｐｎ境界位置が移動した距離（図３(b) に示すＤｌ参照）と比較して縮めることができる。
ここで、距離Ｄｓとは、ソース・ドレイン領域の活性化アニール前におけるＳＲＡＭ部用ｎ型ゲート電極１０８ＡとＳＲＡＭ部用ｐ型ゲート電極１１１Ａとのｐｎ境界位置からソース・ドレイン領域の活性化アニール後におけるＳＲＡＭ部用ｎ型ゲート電極１０８ＢとＳＲＡＭ部用ｐ型ゲート電極１１１Ｂとのｐｎ境界位置までの距離をいう。同様に、距離Ｄｌとは、ソース・ドレイン領域の活性化アニール前におけるロジック部用ｎ型ゲート電極１０９ＡとＳＲＡＭ部用ｐ型ゲート電極１１２Ａとのｐｎ境界位置からソース・ドレイン領域の活性化アニール後におけるロジック部用ｎ型ゲート電極１０９ＢとＳＲＡＭ部用ｐ型ゲート電極１１２Ｂとのｐｎ境界位置までの距離をいう。
そのため、ＳＲＡＭ部用ｎ型ゲート電極１０８Ａ中のリンが、ＳＲＡＭ部用ｐ型ゲート電極１１１Ａ側の方向へ拡散されて、ＳＲＡＭ部用ｎ型ゲート電極１０８ＢとＳＲＡＭ部用ｐ型ゲート電極１１１Ｂとのｐｎ境界位置が、素子分離領域１０１上を超えて、ＳＲＡＭ部用ｎ型ウエル領域２０２上に位置するＳＲＡＭ部用ゲート絶縁膜１０４上にまで移動することを防止することができるので、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保することができる。
このため、従来例のように、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の確保を目的に、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させる必要がなく、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化することができるので、ＳＲＡＭセル面積を縮小化することができる。
加えて、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させることなく、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保しながら、ロジック部用ｎ型ゲート電極１０９Ｂ中の不純物濃度、及びロジック部用ｐ型ゲート電極１１２Ｂ中の不純物濃度の各々を高めることができる。
このため、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化しながら、ロジック部用ｎ型ＭＩＳトランジスタ及びロジック部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができる。
以上のように、本実施形態によると、ＳＲＡＭ部用ｎ型ゲート電極形成膜１０８へのＮ型不純物の注入ドーズ量を、ロジック部用ｎ型ゲート電極形成膜１０９へのＮ型不純物の注入ドーズ量と比較して少なくすることにより、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化することができる。加えて、半導体装置の動作速度を決定するロジック部でのロジック部用ｎ型ＭＩＳトランジスタ及びロジック部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができる。
尚、第１の実施形態では、ロジック部用ｎ型ゲート電極形成膜１０９への第２のＮ型不純物注入工程（図１(b) 参照）、ロジック部用ｐ型ゲート電極形成膜１１２への第４のＰ型不純物注入工程（図１(c) 参照）、ＳＲＡＭ部用ｎ型ゲート電極形成膜１０８への第１のＮ型不純物注入工程（図２(a) 参照）、及びＳＲＡＭ部用ｐ型ゲート電極形成膜１１１への第３のＰ型不純物注入工程（図２(b) 参照）の各々を別々の工程で行う場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
例えば、半導体装置の製造工程数の削減を目的に、ロジック部用ｐ型ゲート電極形成膜１１２への第４のＰ型不純物注入工程及びＳＲＡＭ部用ｐ型ゲート電極形成膜１１１への第３のＰ型不純物注入工程を同一の工程で行っても良い。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について、図４(a) 〜(c) 並びに図５(a) 及び(b) を参照しながら説明する。図４(a) 〜(c) 並びに図５(a) 及び(b) は、本発明の第２の実施形態に係る半導体装置の製造方法について示すゲート幅方向における要部工程断面図である。
まず、図４(a) に示すように、埋め込み素子分離（ＳＴＩ）法により、ｐ型シリコンからなる半導体基板２００の上部に、トレンチ内にシリコン酸化膜が埋め込まれた素子分離領域２０１を選択的に形成する。このとき、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタの素子形成領域とＳＲＡＭ部用ｐ型ＭＩＳトランジスタの素子形成領域とを分離する素子分離領域２０１におけるゲート幅方向の幅は、ロジック部用ｎ型ＭＩＳトランジスタの素子形成領域とロジック部用ｐ型ＭＩＳトランジスタの素子形成領域とを分離する素子分離領域２０１におけるゲート幅方向の幅に比べて小さく形成する。その後、ＳＲＡＭ部での半導体基板２００におけるｐ型ＭＩＳ形成領域に、ＳＲＡＭ部用ｎ型ウエル領域２０２を形成する一方、ロジック部での半導体基板２００におけるｐ型ＭＩＳ形成領域に、ロジック部用ｎ型ウエル領域２０３を形成する。
その後、ＳＲＡＭ部での半導体基板２００上における素子分離領域２０１に囲まれた素子形成領域（活性領域）に、シリコン酸窒化膜（ＳｉＯＮ膜）からなる膜厚が１．７ｎｍのＳＲＡＭ部用ゲート絶縁膜２０４を形成する一方、ロジック部での半導体基板２００上における素子分離領域２０１に囲まれた素子形成領域（活性領域）に、ＳｉＯＮ膜からなる膜厚が１．７ｎｍのロジック部用ゲート絶縁膜２０５を形成する。その後、減圧ＣＶＤ法により、半導体基板２００上の全面に、ポリシリコン膜からなる膜厚が１００ｎｍのゲート電極形成膜２０６を形成する。
次に、図４(b) に示すように、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域の一部、及びロジック部でのｎ型ＭＩＳ形成領域の各々に開口を有するレジストパターン２０７をマスクにして、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜２０６の一部、及びロジック部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜２０６の各々に、例えばリン等のＮ型不純物を注入することにより、ＳＲＡＭ部用ｎ型ゲート電極形成膜２０８、及びロジック部用ｎ型ゲート電極形成膜２０９の各々を形成した後、レジストパターン２０７を除去する。ここで、ＳＲＡＭ部用ｎ型ゲート電極形成膜２０８へのＮ型不純物の注入（第１のＮ型不純物の注入）、及びロジック部用ｎ型ゲート電極形成膜２０９へのＮ型不純物の注入（第２のＮ型不純物の注入）は、例えば注入エネルギーが１０ｋｅＶ，注入ドーズ量が８×１０15 ａｔｏｍｓ／ｃｍ2 の注入条件の下で行う。このように、本実施形態では、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜２０６の一部にのみ、第１のＮ型不純物を注入する。
次に、図４(c) に示すように、ＳＲＡＭ部でのｐ型ＭＩＳ形成領域、及びロジック部でのｐ型ＭＩＳ形成領域の各々に開口を有するレジストパターン２１０をマスクにして、ＳＲＡＭ部でのｐ型ＭＩＳ形成領域上のゲート電極形成膜２０６、及びロジック部でのｐ型ＭＩＳ形成領域上のゲート電極形成膜２０６の各々に、例えばボロン等のＰ型不純物を注入することにより、ＳＲＡＭ部用ｐ型ゲート電極形成膜２１１、及びロジック部用ｐ型ゲート電極形成膜２１２の各々を形成した後、レジストパターン２１０を除去する。ここで、ＳＲＡＭ部用ｐ型ゲート電極形成膜２１１へのＰ型不純物の注入（第３のＰ型不純物の注入）、及びロジック部用ｐ型ゲート電極形成膜２１２へのＰ型不純物の注入（第４のＰ型不純物の注入）は、例えば注入エネルギーが５ｋｅＶ，注入ドーズ量が３×１０15 ａｔｏｍｓ／ｃｍ2 の注入条件の下で行う。
このように、本実施形態では、図４(c) に示すように、ＳＲＡＭ部用ｐ型ゲート電極形成膜２１１とＳＲＡＭ部用ｎ型ゲート電極形成膜２０８との間に、アンドープ型のＳＲＡＭ部用ゲート電極形成膜２０６ａが介在するように、図４(b) に示す工程において、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜２０６の一部にのみ、第１のＮ型不純物を注入する。
以下に、各導電型不純物の注入条件について示す。
第１のＮ型不純物の注入条件：第１の注入エネルギー＝１０ｋｅＶ
：第１の注入ドーズ量 ＝８×１０15 ａｔｏｍｓ／ｃｍ2
第２のＮ型不純物の注入条件：第２の注入エネルギー＝１０ｋｅＶ
：第２の注入ドーズ量 ＝８×１０15 ａｔｏｍｓ／ｃｍ2
第３のＰ型不純物の注入条件：第３の注入エネルギー＝５ｋｅＶ
：第３の注入ドーズ量 ＝３×１０15 ａｔｏｍｓ／ｃｍ2
第４のＰ型不純物の注入条件：第４の注入エネルギー＝５ｋｅＶ
：第４の注入ドーズ量 ＝３×１０15 ａｔｏｍｓ／ｃｍ2
次に、図５(a) に示すように、ＳＲＡＭ部用ゲート電極形成膜２０６ａ及びＳＲＡＭ部用ｎ型ゲート電極形成膜２０８，ＳＲＡＭ部用ｐ型ゲート電極形成膜２１１，ロジック部用ｎ型ゲート電極形成膜２０９，並びにロジック部用ｐ型ゲート電極形成膜２１２の各々をパターニングすることにより、ＳＲＡＭ部用ｎ型ゲート電極２０８Ａ，ＳＲＡＭ部用ｐ型ゲート電極２１１Ａ，ロジック部用ｎ型ゲート電極２０９Ａ，及びロジック部用ｐ型ゲート電極２１２Ａの各々を形成する。
ここで、図５(a) に示すように、ＳＲＡＭ部用ｎ型ゲート電極２０８Ａは、ＳＲＡＭ部用ｐ型ゲート電極２１１Ａと隣接する側の端部に位置する不純物非注入領域２０６ｂと、ｎ型不純物注入領域２０８ｂとを有している。また、ここで、図５(a) に示すように、ＳＲＡＭ部用ｎ型ゲート電極２０８ＡとＳＲＡＭ部用ｐ型ゲート電極２１１Ａとは一体に形成されていると共に、ロジック部用ｎ型ゲート電極２０９Ａとロジック部用ｐ型ゲート電極２１２Ａとは一体に形成されている。そして、ＳＲＡＭ部用ｎ型ゲート電極２０８Ａ及びＳＲＡＭ部用ｐ型ゲート電極２１１Ａは、ロジック部用ｎ型ゲート電極２０９Ａ及びロジック部用ｐ型ゲート電極２１２Ａに比べてそれぞれゲート幅方向の幅が小さく形成されている。
次に、図５(b) に示すように、既知の方法を用いて、各導電型ＭＩＳトランジスタを構成するエクステンション領域，サイドウォール（図示せず），及びソース・ドレイン領域の各々を自己整合的に形成する。
このとき、例えばソース・ドレイン領域への活性化アニール等の熱処理の際に、一体に形成されてなるＳＲＡＭ部用ｎ型ゲート電極２０８Ａ及びＳＲＡＭ部用ｐ型ゲート電極２１１Ａ中に、ＳＲＡＭ部用ｎ型ゲート電極２０８Ａを構成するｎ型不純物注入領域２０８ｂ中のリン、及びＳＲＡＭ部用ｐ型ゲート電極２１１Ａ中のボロンの各々が相互に拡散する。一方、一体に形成されてなるロジック部用ｎ型ゲート電極２０９Ａ及びロジック部用ｐ型ゲート電極２１２Ａ中に、ロジック部用ｎ型ゲート電極２０９Ａ中のリン、及びロジック部用ｐ型ゲート電極２１２Ａ中のボロンの各々が相互に拡散する。ここで、熱処理として例えばＲＴＡ処理を採用し、ＲＴＡ処理は、例えば９００℃，３０秒間の条件の下で行う。
ここで、一般的に、リンの拡散速度はボロンの拡散速度と比較して速い。そのため、各ｎ型ゲート電極２０８Ａ，２０９Ａ中のリンが、各ｐ型ゲート電極２１１Ａ，２１２Ａ側の方向へ拡散される量は、各ｐ型ゲート電極２１１Ａ，２１２Ａ中のボロンが、各ｎ型ゲート電極２０８Ａ，２０９Ａ側の方向へ拡散される量よりも多い。
このため、ＳＲＡＭ部用ｎ型ゲート電極２０８ＡとＳＲＡＭ部用ｐ型ゲート電極２１１Ａとのｐｎ境界位置は、ＳＲＡＭ部用ｐ型ゲート電極２１１Ａ側の方向（図５(b) に示すＤｓ参照）へ移動すると共に、ロジック部用ｎ型ゲート電極２０９Ａとロジック部用ｐ型ゲート電極２１２Ａとのｐｎ境界位置は、ロジック部用ｐ型ゲート電極２１２Ａ側の方向（図５(b) に示すＤｌ参照）へ移動する。
このようにして、図５(b) に示すように、ＳＲＡＭ部での半導体基板２００上に、ＳＲＡＭ部用ゲート絶縁膜２０４を介して形成されたＳＲＡＭ部用ｎ型ゲート電極２０８Ｂを有するＳＲＡＭ部用ｎ型ＭＩＳトランジスタ、及びＳＲＡＭ部用ゲート絶縁膜２０４を介して形成されたＳＲＡＭ部用ｐ型ゲート電極２１１Ｂを有するＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々を形成する。一方、ロジック部での半導体基板２００上に、ロジック部用ゲート絶縁膜２０５を介して形成されたロジック部用ｎ型ゲート電極２０９Ｂを有するロジック部用ｎ型ＭＩＳトランジスタ、及びロジック部用ゲート絶縁膜２０５を介して形成されたロジック部用ｐ型ゲート電極２１２Ｂを有するロジック部用ｐ型ＭＩＳトランジスタの各々を形成する。このとき、ロジック部用ｎ型ゲート電極２０９Ｂとロジック部用ｐ型ゲート電極２１２Ｂとのｐｎ境界は、ロジック部用ｎ型ＭＩＳトランジスタの素子形成領域とロジック部用ｐ型ＭＩＳトランジスタの素子形成領域との間の素子分離領域２０１上に位置し、ＳＲＡＭ部用ｎ型ゲート電極２０８ＢとＳＲＡＭ部用ｐ型ゲート電極２１１Ｂとのｐｎ境界は、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタの素子形成領域とＳＲＡＭ部用ｐ型ＭＩＳトランジスタの素子形成領域との間の素子分離領域２０１上に位置する。
以上のようにして、本実施形態に係る半導体装置を製造することができる。
本実施形態では、ＳＲＡＭ部用ｎ型ゲート電極２０８Ｂ中のリン濃度が、ロジック部用ｎ型ゲート電極２０９Ｂ中のリン濃度と比較して低くなるように、図４(b) に示す工程において、ロジック部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜２０６に、リンを注入するのに対し、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜２０６の一部にのみ、リンを注入する。
これにより、図５(b) に示す工程において、ＳＲＡＭ部用ｎ型ゲート電極２０８Ａを構成するｎ型不純物注入領域２０８ｂ中のリンを、不純物非注入領域２０６ｂ中に拡散させることができる。そのため、ＳＲＡＭ部用ｐ型ゲート電極２１１Ａ中に、ＳＲＡＭ部用ｎ型ゲート電極２０８Ａ中のリンが拡散されることがあっても、ＳＲＡＭ部用ｎ型ゲート電極２０８Ａ中のリンを、直接的ではなく間接的に、ＳＲＡＭ部用ｐ型ゲート電極２１１Ａ中に拡散させることができる。
そのため、ＳＲＡＭ部用ｎ型ゲート電極２０８Ａ中のリンが、ＳＲＡＭ部用ｐ型ゲート電極２１１Ａ側の方向へ拡散されて、ＳＲＡＭ部用ｎ型ゲート電極２０８ＢとＳＲＡＭ部用ｐ型ゲート電極２１１Ｂとのｐｎ境界位置が、素子分離領域２０１上を越えて、ＳＲＡＭ部用ｎ型ウエル領域２０２上に位置するＳＲＡＭ部用ゲート絶縁膜２０４上にまで移動することを防止することができるので、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保することができる。
このため、従来例のように、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の確保を目的に、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させる必要がなく、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化することができるので、ＳＲＡＭセル面積を縮小化することができる。
加えて、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を拡大させることなく、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタ及びＳＲＡＭ部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性を確保しながら、ロジック部用ｎ型ゲート電極２０９Ｂ中の不純物濃度、及びロジック部用ｐ型ゲート電極２１２Ｂ中の不純物濃度の各々を高めることができる。
このため、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化しながら、ロジック部用ｎ型ＭＩＳトランジスタ及びロジック部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができる。
以上のように、本実施形態によると、図４(b) に示す工程において、ＳＲＡＭ部でのｎ型ＭＩＳ形成領域上のゲート電極形成膜２０６の一部にのみ、Ｎ型不純物を注入することにより、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化することができる。加えて、半導体装置の動作速度を決定するロジック部でのロジック部用ｎ型ＭＩＳトランジスタ及びロジック部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができる。
尚、第１及び第２の実施形態では、各導電型ＭＩＳトランジスタを構成するゲート絶縁膜としてＳｉＯＮ膜を用いた場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えばＨｆＳｉＯＮ膜等のＨｉｇｈ−ｋ膜を用いても良い。
尚、第１及び第２の実施形態では、各導電型ＭＩＳトランジスタを構成するゲート電極として表面がシリサイド化されたポリシリコン電極を用いた場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、ゲート電極として例えば全てがシリサイド化されたＦＵＳＩ（Ｆull Ｓilicided）電極を用いても良い。
すなわち、第１及び第２の実施形態では、ポリシリコン電極とＳｉＯＮ膜との組み合わせにおいて、ロジック部用ゲート電極中の不純物を増加させることにより、ロジック部用ゲート絶縁膜の電気的な薄膜化を図ることによって、ロジック部用ＭＩＳトランジスタのトランジスタ特性の向上を図る場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えばＦＵＳＩゲート電極とＨｉｇｈ−ｋ膜又はＳｉＯＮ膜との組み合わせにおいて、ロジック部用ゲート電極中の不純物を増加させることにより、ロジック部用ＭＩＳトランジスタの閾値電圧の制御を行うことによって、ロジック部用ＭＩＳトランジスタのトランジスタ特性の向上を図っても良い。
本発明は、ＳＲＡＭ部用ｎ型ＭＩＳトランジスタとＳＲＡＭ部用ｐ型ＭＩＳトランジスタとの素子分離間隔を縮小化しながら、ロジック部用ｎ型ＭＩＳトランジスタ及びロジック部用ｐ型ＭＩＳトランジスタの各々のトランジスタ特性の向上を図ることができるので、ＳＲＡＭ部とロジック部とを有する半導体装置及びその製造方法に有用である。
(a) 〜(c) は、本発明の第１の実施形態に係る半導体装置の製造方法について示す要部工程断面図である。 (a) 及び(b) は、本発明の第１の実施形態に係る半導体装置の製造方法について示す要部工程断面図である。 (a) 及び(b) は、本発明の第１の実施形態に係る半導体装置の製造方法について示す要部工程断面図である。 (a) 〜(c) は、本発明の第２の実施形態に係る半導体装置の製造方法について示す要部工程断面図である。 (a) 及び(b) は、本発明の第２の実施形態に係る半導体装置の製造方法について示す要部工程断面図である。 (a) 〜(c) は、従来例に係る半導体装置の製造方法について示す要部工程断面図である。 (a) 及び(b) は、従来例に係る半導体装置の製造方法について示す要部工程断面図である。
符号の説明
１００，２００ 半導体基板
１０１，２０１ 素子分離領域
１０２，２０２ ＳＲＡＭ部用ｎ型ウエル領域
１０３，２０３ ロジック部用ｎ型ウエル領域
１０４，２０４ ＳＲＡＭ部用ゲート絶縁膜
１０５，２０５ ロジック部用ゲート絶縁膜
１０６，２０６ ゲート電極形成膜
１０７ａ，１０７ｂ，２０７ レジストパターン
１０８，２０８ ＳＲＡＭ部用ｎ型ゲート電極形成膜
１０９，２０９ ロジック部用ｎ型ゲート電極形成膜
２０６ａ ＳＲＡＭ部用ゲート電極形成膜
１１０ａ，１１０ｂ，２１０ レジストパターン
１１１，２１１ ＳＲＡＭ部用ｐ型ゲート電極形成膜
１１２，２１２ ロジック部用ｐ型ゲート電極形成膜
１０８Ａ，１０８Ｂ，２０８Ａ，２０８Ｂ ＳＲＡＭ部用ｎ型ゲート電極
１０９Ａ，１０９Ｂ，２０９Ａ，２０９Ｂ ロジック部用ｎ型ゲート電極
２０６ｂ 不純物非注入領域
２０８ｂ ｎ型不純物注入領域
１１１Ａ，１１１Ｂ，２１１Ａ，２１１Ｂ ＳＲＡＭ部用ｐ型ゲート電極
１１２Ａ，１１２Ｂ，２１２Ａ，２１２Ｂ ロジック部用ｐ型ゲート電極

Claims (8)

  1. ＳＲＡＭ部とロジック部とを有する半導体装置であって、
    ＳＲＡＭ部での半導体基板上における第１の素子形成領域に、第１のゲート絶縁膜を介して形成された第１のｎ型ゲート電極を有する第１のｎ型ＭＩＳトランジスタと、
    ロジック部での前記半導体基板上における第２の素子形成領域に、第２のゲート絶縁膜を介して形成された第２のｎ型ゲート電極を有する第２のｎ型ＭＩＳトランジスタと、
    前記ＳＲＡＭ部での前記半導体基板上における第３の素子形成領域に、第３のゲート絶縁膜を介して形成された第１のｐ型ゲート電極を有する第１のｐ型ＭＩＳトランジスタとを備え、
    前記半導体基板における前記第１の素子形成領域と前記第３の素子形成領域との間には第１の素子分離領域が形成されており、
    前記第１のｎ型ゲート電極と前記第１のｐ型ゲート電極とは一体であり、
    前記第１のｎ型ゲート電極における第１のｎ型不純物の第１の不純物濃度は、前記第２のｎ型ゲート電極における第２のｎ型不純物の第２の不純物濃度と比較して低く、
    前記ロジック部での前記半導体基板上における第４の素子形成領域に、第４のゲート絶縁膜を介して形成された第２のｐ型ゲート電極を有する第２のｐ型ＭＩＳトランジスタを更に備え、
    前記半導体基板における前記第２の素子形成領域と前記第４の素子形成領域との間には第２の素子分離領域が形成されており、
    前記第１の素子分離領域におけるゲート幅方向の幅は、前記第２の素子分離領域におけるゲート幅方向の幅に比べて小さく、
    前記第２のｎ型ゲート電極と前記第２のｐ型ゲート電極とは一体であり、
    前記第１のｐ型ゲート電極における第１のｐ型不純物の第３の不純物濃度と前記第２のｐ型ゲート電極における第２のｐ型不純物の第４の不純物濃度とは、同一の不純物濃度を有することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１のｎ型ゲート電極と前記第１のｐ型ゲート電極とのｐｎ境界は、前記第１の素子分離領域上に位置していることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記第２のｎ型ゲート電極と前記第２のｐ型ゲート電極とのｐｎ境界は、前記第２の素子分離領域上に位置していることを特徴とする半導体装置。
  4. 請求項１〜３のうちいずれか１項に記載の半導体装置において、
    前記第１のｐ型ゲート電極におけるｐ型不純物の第３の不純物濃度は、前記第１の不純物濃度と比較して低いことを特徴とする半導体装置。
  5. 請求項１〜４のうちいずれか１項に記載の半導体装置において、
    前記第１のｎ型ゲート電極におけるゲート幅方向の幅は、前記第２のｎ型ゲート電極におけるゲート幅方向の幅に比べて小さいことを特徴とする半導体装置。
  6. 請求項１〜５のうちいずれか１項に記載の半導体装置において、
    前記第１のゲート絶縁膜と前記第２のゲート絶縁膜とは、同一の絶縁膜からなることを特徴とする半導体装置。
  7. 請求項１〜６のうちいずれか１項に記載の半導体装置において、
    前記第１のｎ型ゲート電極及び前記第２のｎ型ゲート電極はポリシリコン電極であることを特徴とする半導体装置。
  8. ＳＲＡＭ部での半導体基板上における第１の素子形成領域及び第３の素子形成領域に第１のゲート絶縁膜及び第３のゲート絶縁膜を形成すると共に、ロジック部での前記半導体基板上における第２の素子形成領域及び第４の素子形成領域に第２のゲート絶縁膜及び第４のゲート絶縁膜を形成する工程（ａ）と、
    前記第１のゲート絶縁膜、前記第２のゲート絶縁膜、前記第３のゲート絶縁膜及び前記第４のゲート絶縁膜上にゲート電極形成膜を形成する工程（ｂ）と、
    前記第１の素子形成領域上の前記ゲート電極形成膜に、第１のｎ型不純物を第１の不純物濃度で導入することにより、第１のｎ型ゲート電極形成膜を形成する工程（ｃ）と、
    前記第２の素子形成領域上の前記ゲート電極形成膜に、第２のｎ型不純物を第２の不純物濃度で導入することにより、第２のｎ型ゲート電極形成膜を形成する工程（ｄ）と、
    前記第３の素子形成領域上の前記ゲート電極形成膜に、第１のｐ型不純物を第３の不純物濃度で導入することにより、第１のｐ型ゲート電極形成膜を形成する工程（ｅ）と、
    前記第４の素子形成領域上の前記ゲート電極形成膜に、第２のｐ型不純物を第４の不純物濃度で導入することにより、第２のｐ型ゲート電極形成膜を形成する工程（ｆ）と、
    前記工程（ｃ）、前記工程（ｄ）、前記工程（ｅ）及び前記工程（ｆ）の後に、前記第１のｎ型ゲート電極形成膜及び前記第１のｐ型ゲート電極形成膜をパターニングすることにより、第１のｎ型ゲート電極と第１のｐ型ゲート電極とを一体に形成すると共に、前記第２のｎ型ゲート電極形成膜及び前記第２のｐ型ゲート電極形成膜をパターニングすることにより、第２のｎ型ゲート電極と第２のｐ型ゲート電極とを一体に形成する工程（ｇ）と、
    前記工程（ｇ）の後に、熱処理により、前記第１のｎ型ゲート電極及び前記第１のｐ型ゲート電極に含まれる前記第１のｎ型不純物及び前記第１のｐ型不純物を拡散させると共に、前記第２のｎ型ゲート電極及び前記第２のｐ型ゲート電極に含まれる前記第２のｎ型不純物及び前記第２のｐ型不純物を拡散させる工程（ｈ）と、
    前記工程（ａ）よりも前に、前記ＳＲＡＭ部での前記半導体基板に前記第１の素子形成領域と前記第３の素子形成領域とを分離する第１の素子分離領域を形成すると共に、前記ロジック部での前記半導体基板に前記第２の素子形成領域と前記第４の素子形成領域とを分離する第２の素子分離領域を形成する工程（ｉ）とを備え、
    前記工程（ｅ）と前記工程（ｆ）とは、同一の工程で行い、前記第１のｐ型不純物と前記第２のｐ型不純物とは、同一の不純物からなり、前記第３の不純物濃度と前記第４の不純物濃度とは、同一の不純物濃度を有しており、
    前記第１の不純物濃度は、前記第２の不純物濃度と比較して低いことを特徴とする半導体装置の製造方法。
JP2006217341A 2006-08-09 2006-08-09 半導体装置及びその製造方法 Active JP5190189B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006217341A JP5190189B2 (ja) 2006-08-09 2006-08-09 半導体装置及びその製造方法
US11/808,620 US7598574B2 (en) 2006-08-09 2007-06-12 Semiconductor device including a SRAM section and a logic circuit section
US12/539,203 US7824987B2 (en) 2006-08-09 2009-08-11 Method of manufacturing a semiconductor device including a SRAM section and a logic circuit section
US12/886,036 US8264045B2 (en) 2006-08-09 2010-09-20 Semiconductor device including a SRAM section and a logic circuit section

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006217341A JP5190189B2 (ja) 2006-08-09 2006-08-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008042092A JP2008042092A (ja) 2008-02-21
JP5190189B2 true JP5190189B2 (ja) 2013-04-24

Family

ID=39049862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217341A Active JP5190189B2 (ja) 2006-08-09 2006-08-09 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US7598574B2 (ja)
JP (1) JP5190189B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5190189B2 (ja) * 2006-08-09 2013-04-24 パナソニック株式会社 半導体装置及びその製造方法
US7718496B2 (en) 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
JP5857225B2 (ja) * 2011-03-25 2016-02-10 パナソニックＩｐマネジメント株式会社 半導体装置
JP6382025B2 (ja) * 2014-08-22 2018-08-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0698026B2 (ja) * 1987-12-28 1994-12-07 東洋紡績株式会社 ポリアミンの測定法
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
US6010929A (en) * 1996-12-11 2000-01-04 Texas Instruments Incorporated Method for forming high voltage and low voltage transistors on the same substrate
JPH10242292A (ja) * 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4278202B2 (ja) * 1998-03-27 2009-06-10 株式会社ルネサステクノロジ 半導体装置の設計方法、半導体装置及び記録媒体
JPH11345887A (ja) * 1998-03-31 1999-12-14 Seiko Epson Corp 半導体装置およびその製造方法
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
EP1041641B1 (en) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
JP2001035929A (ja) * 1999-07-26 2001-02-09 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6362056B1 (en) * 2000-02-23 2002-03-26 International Business Machines Corporation Method of making alternative to dual gate oxide for MOSFETs
JP2002110817A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置の製造方法
JP4057770B2 (ja) * 2000-10-11 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP4597479B2 (ja) * 2000-11-22 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4000256B2 (ja) * 2001-12-11 2007-10-31 富士通株式会社 半導体装置及びその製造方法
JP4313986B2 (ja) * 2002-06-05 2009-08-12 パナソニック株式会社 半導体集積回路とその製造方法
JP2004079705A (ja) * 2002-08-14 2004-03-11 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP3713020B2 (ja) * 2003-02-17 2005-11-02 松下電器産業株式会社 半導体装置及びその製造方法
JP2004288951A (ja) * 2003-03-24 2004-10-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2004342682A (ja) * 2003-05-13 2004-12-02 Sharp Corp 半導体装置及びその製造方法、携帯電子機器、並びにｉｃカード
JPWO2004112139A1 (ja) * 2003-06-10 2006-09-28 富士通株式会社 半導体装置とその製造方法
JP4947931B2 (ja) * 2004-08-12 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置
JP5025140B2 (ja) * 2005-03-23 2012-09-12 ルネサスエレクトロニクス株式会社 半導体記憶装置の製造方法
JP5190189B2 (ja) * 2006-08-09 2013-04-24 パナソニック株式会社 半導体装置及びその製造方法
JP2008042059A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008042092A (ja) 2008-02-21
US20110006374A1 (en) 2011-01-13
US20080036010A1 (en) 2008-02-14
US7598574B2 (en) 2009-10-06
US8264045B2 (en) 2012-09-11
US7824987B2 (en) 2010-11-02
US20090298255A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
US7288470B2 (en) Semiconductor device comprising buried channel region and method for manufacturing the same
JP2000260987A (ja) 半導体装置とその製造方法
US6825528B2 (en) Semiconductor device, method of manufacture thereof, and information processing device
JP4676069B2 (ja) 半導体装置の製造方法
JPH08153873A (ja) 半導体装置及びその製造方法
US5913122A (en) Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions
JP3448546B2 (ja) 半導体装置とその製造方法
JPS6055665A (ja) 半導体装置の製造方法
JP5190189B2 (ja) 半導体装置及びその製造方法
KR0138234B1 (ko) 고전압 모오스 트랜지스터의 구조
JPH10125906A (ja) 半導体装置及びその製造方法
JP2924947B2 (ja) 半導体装置の製造方法
KR100292939B1 (ko) 반도체장치및그의제조방법
JP2845186B2 (ja) 半導体装置とその製造方法
US20050133831A1 (en) Body contact formation in partially depleted silicon on insulator device
KR100574357B1 (ko) 벌크 펀치쓰루우를 억제하기 위한 모스 트랜지스터
JP4159197B2 (ja) 半導体装置の製造方法
JP2741042B2 (ja) 半導体装置およびその製造方法
JPH04255233A (ja) 半導体装置及びその製造方法
JPH08213601A (ja) 半導体装置とその製造方法
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
CN118231413A (zh) Pdsoi晶体管及其制造方法
JPH08186252A (ja) 半導体装置
JPH01123474A (ja) 絶縁ゲート型半導体装置
JPH11214682A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5190189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250