JP5172748B2 - 表示パネルドライバ及びそれを用いた表示装置 - Google Patents
表示パネルドライバ及びそれを用いた表示装置 Download PDFInfo
- Publication number
- JP5172748B2 JP5172748B2 JP2009057416A JP2009057416A JP5172748B2 JP 5172748 B2 JP5172748 B2 JP 5172748B2 JP 2009057416 A JP2009057416 A JP 2009057416A JP 2009057416 A JP2009057416 A JP 2009057416A JP 5172748 B2 JP5172748 B2 JP 5172748B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- output stage
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Electronic Switches (AREA)
- Liquid Crystal (AREA)
Description
第2出力端子とを具備する。出力アンプ回路は、電源電圧と電源電圧より低い第1電圧との供給を受けて、電源電圧と接地電圧より高く電源電圧より低い中間電源電圧の間に定められた第1電圧範囲の駆動電圧を出力するように構成された第1出力段と、電源電圧と接地電圧の供給を受けて、電源電圧と接地電圧の間の駆動電圧を出力可能に構成された第2出力段とを備えている。第1出力段は、第1出力段の出力端子をプルダウンする第1プルダウン出力トランジスタを備えている。一方、第2出力段は、第2出力段の出力端子をプルダウンする第2プルダウン出力トランジスタを備えている。第1プルダウン出力トランジスタは、ディプレッション型のNMOSトランジスタであり、第2プルダウン出力トランジスタは、エンハンスメント型のNMOSトランジスタである。第1電圧が中間電源電圧に設定される第1モードに出力アンプ回路が設定されたとき、第1出力段が第1電圧範囲の第1駆動電圧を第1出力端子と第2出力端子のうちの一方の出力端子に出力する。第1電圧が接地電圧に設定される第2モードに出力アンプ回路が設定されたとき、第2出力段が第1電圧範囲の第1駆動電圧を第1出力端子と第2出力端子のうちの一方の出力端子に出力する。
VCOM<VGS1 +<VGS2 +<・・・<VGSm +<VDD,
が成り立つように決定されている。上述のように、VCOMは、共通電圧であり、VDDは、電源電圧である。
VSS<VGSm −<VGSm−1 −<・・・<VGS1 −<VCOM,
が成り立つように決定されている。ここで、VSSは、接地電圧VSS(=0V)である。
(1)出力アンプ回路14の出力段に電源電圧VDDの半分の中間電源電圧VDD/2を供給し、出力アンプ回路14を電源電圧VDD、中間電源電圧VDD/2及び接地電圧VSSで動作させる。
(2)出力アンプ回路14の正の駆動電圧を出力する出力段のNMOSトランジスタの一部について、ディプレッション型のNMOSトランジスタを使用する。
(3)出力アンプ回路14の負の駆動電圧を出力する出力段のPMOSトランジスタの一部について、ウェルが他のPMOSトランジスタから分離され、バックゲートがソースに接続されたPMOSトランジスタを使用する。
出力アンプ回路14は、出力端子16A、16Bの一方に正の駆動電圧を出力し、他方に負の駆動電圧を出力する。出力端子16A、16Bのそれぞれに出力される駆動電圧の極性は、極性信号POLに応答して所定の水平期間毎(例えば、1水平期間毎)に切り換えられる。駆動電圧の極性が1水平期間毎に切り換える場合、ドット反転駆動が行われることになる。
接続状態(A)では、入力端子30Aが差動段22Aの入力端子31A(反転入力)に接続され、差動段22Aの出力端子32A、32Bが正専用出力段24Aの入力端子33A、33Bに接続され、正専用出力段24Aの出力端子36Aが差動段22Aの非反転入力に接続される。更に、入力端子30Bが差動段22Bの入力端子31B(非反転入力)に接続され、差動段22Bの出力端子34A、34Bが負専用出力段24Bの入力端子35A、35Bに接続され、負専用出力段24Bの出力端子36Bが差動段22Bの反転入力に接続される。
一方、接続状態(B)では、入力端子30Aが差動段22Bの入力端子31B(非反転入力)に接続され、差動段22Bの出力端子34A、34Bが正専用出力段24Aの入力端子33A、33Bに接続され、正専用出力段24Aの出力端子36Aが差動段22Bの反転入力に接続される。更に、入力端子30Bが差動段22Aの入力端子31A(反転入力)に接続され、差動段22Aの出力端子32A、32Bが負専用出力段24Bの入力端子35A、35Bに接続され、負専用出力段24Bの出力端子36Bが差動段22Aの非反転入力に接続される。
ΔVAMP=(Vp+α)−(Vn+β)
=(Vp−Vn)−(α+β). ・・・(1)
ΔVAMP_A=(Vp+α)−(Vn+α)
=(Vp−Vn). ・・・(2A)
ここで、出力端子16Aからの駆動電圧の生成には差動段22Aのみが使用され、差動段22Aは使用されないことに留意されたい。
ΔVAMP_B=(Vp+β)−(Vn+β)
=(Vp−Vn). ・・・(2B)
ここで、出力端子16Aからの駆動電圧の生成には差動段22Aのみが使用され、差動段22Aは使用されないことに留意されたい。
(1)正専用出力段24Aの出力端子36Aをプルダウンする出力トランジスタであるNMOSトランジスタMN18としてディプレッション型トランジスタを使用する。
(2)正専用出力段24Aの浮遊電流源のNMOSトランジスタMN17としてディプレッション型のトランジスタを使用する。
(3)負専用出力段24Bの出力端子36Aをプルアップする出力トランジスタであるPMOSトランジスタMP28として、ウェルが他のPMOSトランジスタから分離され、バックゲートがソースに接続されたPMOSトランジスタを使用する。
(4)負専用出力段24Bの浮遊電流源のPMOSトランジスタMP27として、ウェルが他のPMOSトランジスタから分離され、バックゲートがソースに接続されたPMOSトランジスタを使用する。
(1)図7の出力アンプ回路14が正負共用出力段28を追加的に備えている。
(2)中間スイッチ回路23がスイッチSW303、SW304、SW309、SW310を追加的に備えている。
(3)フィードバック系スイッチ回路25が、スイッチSW503、SW504を追加的に備えている。
(4)出力側スイッチ回路26が、スイッチSW603、SW604を追加的に備えている。
(5)制御回路27に、正専用出力段選択信号POS_EN、負専用出力段選択信号NEG_EN、及び正負共用出力段選択信号FULL_ENが供給される。
図9に示されているように、出力アンプ回路14がフルVDDモードに設定されると、正負共用出力段28が正の駆動電圧(共通電圧VCOMより高い駆動電圧)を出力するために使用され、負専用出力段24Bが負の駆動電圧(共通電圧VCOMより低い駆動電圧)を出力するために使用される。具体的には、図10に示されているように、フルVDDモードでは、正専用出力段選択信号POS_ENがネゲートされると共に、負専用出力段選択信号NEG_EN、及び正負共用出力段選択信号FULL_ENがアサートされる。図10では、ネゲートされた状態が「OFF」として図示され、アサートされた状態が「ON」として図示されていることに留意されたい。極性信号POLに加え、正専用出力段選択信号POS_EN、負専用出力段選択信号NEG_EN、及び正負共用出力段選択信号FULL_ENに応答して、差動段22A、22B、正専用出力段24A、負専用出力段24B、及び出力端子16A、16Bの間の接続関係が制御される。
図9を再度に参照して、出力アンプ回路14がハーフVDDモードに設定された場合には、正専用出力段24Aが正の駆動電圧を出力するために使用される一方で、負の駆動電圧を出力する出力段は、駆動電圧の極性反転の有無に応じて正負共用出力段28及び負専用出力段24Bのうちから選択される。詳細には、データ線6に直前に残存している駆動電圧の極性を反転させてデータ線6を駆動する場合には正負共用出力段28が使用され、駆動電圧の極性が反転させない場合には負専用出力段24Bが使用される。
2:液晶表示パネル
3:データ線ドライバ
4:ゲート線ドライバ
5:LCDコントローラ
6:データ線
7:ゲート線
8:画素
11A、11B:ラッチ
12A、12B:レベルシフト回路
13A:正側D−Aコンバータ(正側DAC)
13B:負側D−Aコンバータ(負側DAC)
14:出力アンプ回路
15:階調電圧生成回路
16A、16B:出力端子
21:入力側スイッチ回路
22A、22B:差動段
23:中間スイッチ回路
24A:正専用出力段
24B:負専用出力段
25:フィードバック系スイッチ回路
26:出力側スイッチ回路
27:制御回路
28:正負共用出力段
30A、30B:入力端子
31A、31B:入力端子
32A、32B:出力端子
33A、33B:入力端子
34A、34B:出力端子
35A、35B:入力端子
36A、36B、36C:出力端子
37A、37B:入力端子
41:基板
42:Nウェル
43:ウェルコンタクト領域
44:ソース領域
45:ドレイン領域
46:ゲート
Claims (10)
- 出力アンプ回路と、
第1出力端子と、
第2出力端子
とを具備し、
前記出力アンプ回路が、
電源電圧と前記電源電圧より低い第1電圧との供給を受けて、前記電源電圧と接地電圧より高く前記電源電圧より低い中間電源電圧の間に定められた第1電圧範囲の駆動電圧を出力するように構成された第1出力段と、
前記電源電圧と接地電圧の供給を受けて、前記電源電圧と前記接地電圧の間の駆動電圧を出力可能に構成された第2出力段
とを備え、
前記第1出力段は、前記第1出力段の出力端子をプルダウンする第1プルダウン出力トランジスタを備え、
前記第2出力段は、前記第2出力段の出力端子をプルダウンする第2プルダウン出力トランジスタを備え、
前記第1プルダウン出力トランジスタは、ディプレッション型のNMOSトランジスタであり、
前記第2プルダウン出力トランジスタは、エンハンスメント型のNMOSトランジスタであり、
前記第1電圧が前記中間電源電圧に設定される第1モードに前記出力アンプ回路が設定されたとき、前記第1出力段が前記第1電圧範囲の第1駆動電圧を前記第1出力端子と前記第2出力端子のうちの一方の出力端子に出力し、
前記第1電圧が前記接地電圧に設定される第2モードに前記出力アンプ回路が設定されたとき、前記第2出力段が前記第1電圧範囲の第1駆動電圧を前記第1出力端子と前記第2出力端子のうちの一方の出力端子に出力する
表示パネルドライバ。 - 請求項1に記載の表示パネルドライバであって、
前記接地電圧と前記接地電圧より高い第2電圧の供給を受け、前記接地電圧と前記中間電源電圧の間に定められた第2電圧範囲の駆動電圧を出力するように構成された第3出力段を更に具備し、
前記第2電圧は、前記出力アンプ回路が前記第1モードに設定されたとき前記中間電源電圧に設定され、前記出力アンプ回路が前記第2モードに設定されたとき前記電源電圧に設定され、
前記第3出力段は、前記第3出力段の出力端子をプルアップする第1プルアップ出力トランジスタを備え、
前記第2出力段は、前記第2出力段の出力端子をプルアップする第2プルアップ出力トランジスタを備え、
前記第1プルアップ出力トランジスタは、ウェルが他のPMOSトランジスタから分離され、バックゲートがソースに接続されたPMOSトランジスタであり、
前記第2プルアップ出力トランジスタは、ソースに前記電源電圧が供給されるPMOSトランジスタであり、
前記出力アンプ回路が前記第1モードに設定されたとき、少なくとも、前記第1出力端子と前記第2出力端子のうちの他方を前記第1電圧範囲の電圧から前記第2電圧範囲の電圧に反転させる場合に、前記第2出力段が前記第2電圧範囲の第2駆動電圧を前記第1出力端子と前記第2出力端子のうちの他方の出力端子に出力し、
前記出力アンプ回路が前記第2モードに設定されたとき、前記第3出力段が前記第2電圧範囲の第2駆動電圧を前記第1出力端子と前記第2出力端子のうちの他方の出力端子に出力する
表示パネルドライバ。 - 請求項2に記載の表示パネルドライバであって、
前記出力アンプ回路が前記第1モードに設定されたとき、前記他方の出力端子が前記第2出力段によって前記第2駆動電圧に駆動された後、前記他方の出力端子を前記第2駆動電圧に維持する出力段が、前記第2出力段から前記第3出力段に切り換えられる
表示パネルドライバ。 - 請求項3に記載の表示パネルドライバであって、
前記他方の出力端子を前記第2駆動電圧に維持する出力段が、前記第2出力段から前記第3出力段に切り換えられるタイミングが、前記他方の出力端子の電圧に応じて制御される
表示パネルドライバ。 - 請求項1乃至4のいずれかに記載の表示パネルドライバであって、
前記第1出力段が、
前記第1出力段の出力端子をプルアップするPMOSトランジスタである第3プルアップ出力トランジスタと、
前記第1プルダウン出力トランジスタのゲートと前記第3プルアップ出力トランジスタのゲートの間に接続された第1浮遊電流源
とを備え、
前記第1浮遊電流源が、
第1PMOSトランジスタと、
第1NMOSトランジスタ
とを備え、
前記第1PMOSトランジスタのソースが前記第1NMOSトランジスタのドレインに接続されると共に、前記第1NMOSトランジスタのソースが前記第1PMOSトランジスタのドレインに接続され、
前記第1NMOSトランジスタが、ディプレッション型のNMOSトランジスタである
表示パネルドライバ。 - 請求項2乃至4のいずれかに記載の表示パネルドライバであって、
前記第3出力段が、
前記第1出力段の出力端子をプルダウンするNMOSトランジスタである第3プルダウン出力トランジスタと、
前記第1プルアップ出力トランジスタのゲートと前記第3プルダウン出力トランジスタのゲートの間に接続された第2浮遊電流源
とを備え、
前記第1浮遊電流源が、
第2PMOSトランジスタと、
第2NMOSトランジスタ
とを備え、
前記第2PMOSトランジスタのソースが前記第2NMOSトランジスタのドレインに接続されると共に、前記第2NMOSトランジスタのソースが前記第2PMOSトランジスタのドレインに接続され、
前記第2PMOSトランジスタが、ウェルが他のPMOSトランジスタから分離され、バックゲートがソースに接続されたPMOSトランジスタである
表示パネルドライバ。 - 出力アンプ回路と、
第1出力端子と、
第2出力端子
とを具備し、
前記出力アンプ回路が、
電源電圧と接地電圧より高く前記電源電圧より低い中間電源電圧の間の第1電圧範囲の駆動電圧を出力可能に構成された第1出力段と、
前記電源電圧と接地電圧の供給を受けて、前記電源電圧と前記接地電圧の間の駆動電圧を出力可能に構成された第2出力段と、
前記接地電圧と前記接地電圧より高い第2電圧の供給を受け、前記接地電圧と前記中間電源電圧の間の第2電圧範囲の駆動電圧を出力可能に構成された第3出力段
とを備え、
前記第3出力段は、前記第3出力段の出力端子をプルアップする第1プルアップ出力トランジスタを備え、
前記第2出力段は、前記第2出力段の出力端子をプルアップする第2プルアップ出力トランジスタを備え、
前記第1プルアップ出力トランジスタは、ウェルが他のPMOSトランジスタから分離され、バックゲートがソースに接続されたPMOSトランジスタであり、
前記第2プルアップ出力トランジスタは、ソースに前記電源電圧が供給されるPMOSトランジスタであり、
前記第2電圧が前記中間電源電圧に設定される第1モードに前記出力アンプ回路が設定されたとき、少なくとも、前記第1出力端子と前記第2出力端子の一方の出力端子を前記第1電圧範囲の電圧から前記第2電圧範囲の電圧に反転させる場合に、前記第2出力段が前記第2電圧範囲の第2駆動電圧を前記一方の出力端子に出力し、
前記第2電圧が前記電源電圧に設定される第2モードに前記出力アンプ回路が設定された場合、前記第3出力段が、前記第2電圧範囲の第2駆動電圧を前記第1出力端子と前記第2出力端子の一方の出力端子に出力する
表示パネルドライバ。 - 請求項7に記載の表示パネルドライバであって、
前記出力アンプ回路が前記第1モードに設定されたとき、前記出力端子が前記第2出力段によって前記第2駆動電圧に駆動された後、前記一方の出力端子を前記第2駆動電圧に維持する出力段が、前記第2出力段から前記第3出力段に切り換えられる
表示パネルドライバ。 - 第1データ線と第2データ線とを有する表示パネルと、
表示パネルドライバ
とを具備し、
前記表示パネルドライバが、
出力アンプ回路と、
前記第1データ線に接続される第1出力端子と、
前記第2データ線に接続される第2出力端子
とを備え、
前記出力アンプ回路が、
電源電圧と前記電源電圧より低い第1電圧との供給を受けて、前記電源電圧と接地電圧より高く前記電源電圧より低い中間電源電圧の間に定められた第1電圧範囲の駆動電圧を出力するように構成された第1出力段と、
前記電源電圧と接地電圧の供給を受けて、前記電源電圧と前記接地電圧の間の駆動電圧を出力可能に構成された第2出力段
とを備え、
前記第1出力段は、前記第1出力段の出力端子をプルダウンする第1プルダウン出力トランジスタを備え、
前記第2出力段は、前記第2出力段の出力端子をプルダウンする第2プルダウン出力トランジスタを備え、
前記第1プルダウン出力トランジスタは、ディプレッション型のNMOSトランジスタであり、
前記第2プルダウン出力トランジスタは、エンハンスメント型のNMOSトランジスタであり、
前記第1電圧が前記中間電源電圧に設定される第1モードに前記出力アンプ回路が設定されたとき、前記第1出力段が前記第1電圧範囲の第1駆動電圧を前記第1出力端子と前記第2出力端子のうちの一方の出力端子に出力し、
前記第1電圧が前記接地電圧に設定される第2モードに前記出力アンプ回路が設定されたとき、前記第2出力段が前記第1電圧範囲の第1駆動電圧を前記第1出力端子と前記第2出力端子のうちの一方の出力端子に出力する
表示装置。 - 第1データ線と第2データ線とを有する表示パネルと、
表示パネルドライバ
とを具備し、
前記表示パネルドライバが、
出力アンプ回路と、
前記第1データ線に接続される第1出力端子と、
前記第2データ線に接続される第2出力端子
とを備え、
前記出力アンプ回路が、
電源電圧と接地電圧より高く前記電源電圧より低い中間電源電圧の間の第1電圧範囲の駆動電圧を出力可能に構成された第1出力段と、
前記電源電圧と接地電圧の供給を受けて、前記電源電圧と前記接地電圧の間の駆動電圧を出力可能に構成された第2出力段と、
前記接地電圧と前記接地電圧より高い第2電圧の供給を受け、前記接地電圧と前記中間電源電圧の間の第2電圧範囲の駆動電圧を出力可能に構成された第3出力段
とを備え、
前記第3出力段は、前記第3出力段の出力端子をプルアップする第1プルアップ出力トランジスタを備え、
前記第2出力段は、前記第2出力段の出力端子をプルアップする第2プルアップ出力トランジスタを備え、
前記第1プルアップ出力トランジスタは、ウェルが他のPMOSトランジスタから分離され、バックゲートがソースに接続されたPMOSトランジスタであり、
前記第2プルアップ出力トランジスタは、ソースに前記電源電圧が供給されるPMOSトランジスタであり、
前記第2電圧が前記中間電源電圧に設定される第1モードに前記出力アンプ回路が設定されたとき、少なくとも、前記第1出力端子と前記第2出力端子の一方の出力端子を前記第1電圧範囲の電圧から前記第2電圧範囲の電圧に反転させる場合に、前記第2出力段が前記第2電圧範囲の第2駆動電圧を前記一方の出力端子に出力し、
前記第2電圧が前記電源電圧に設定される第2モードに前記出力アンプ回路が設定された場合、前記第3出力段が、前記第2電圧範囲の第2駆動電圧を前記第1出力端子と前記第2出力端子の一方の出力端子に出力する
表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009057416A JP5172748B2 (ja) | 2009-03-11 | 2009-03-11 | 表示パネルドライバ及びそれを用いた表示装置 |
US12/659,452 US8487921B2 (en) | 2009-03-11 | 2010-03-09 | Display panel driver and display apparatus using the same |
CN201010136843.6A CN101840662B (zh) | 2009-03-11 | 2010-03-11 | 显示面板驱动器以及使用其的显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009057416A JP5172748B2 (ja) | 2009-03-11 | 2009-03-11 | 表示パネルドライバ及びそれを用いた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010210978A JP2010210978A (ja) | 2010-09-24 |
JP5172748B2 true JP5172748B2 (ja) | 2013-03-27 |
Family
ID=42730302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009057416A Expired - Fee Related JP5172748B2 (ja) | 2009-03-11 | 2009-03-11 | 表示パネルドライバ及びそれを用いた表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8487921B2 (ja) |
JP (1) | JP5172748B2 (ja) |
CN (1) | CN101840662B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011008028A (ja) * | 2009-06-25 | 2011-01-13 | Sony Corp | 信号線駆動回路および表示装置、並びに電子機器 |
TW201241815A (en) * | 2011-04-01 | 2012-10-16 | Fitipower Integrated Tech Inc | Source driver of LCD panel |
TWI427922B (zh) * | 2011-04-28 | 2014-02-21 | Himax Tech Ltd | 半電源緩衝放大器 |
CN102768824A (zh) * | 2011-05-05 | 2012-11-07 | 天钰科技股份有限公司 | 液晶显示器面板的源极驱动器 |
CN102831864B (zh) * | 2011-06-15 | 2016-09-28 | 青岛海信电器股份有限公司 | 源极驱动器及具有该源极驱动器的液晶显示器 |
US9443608B2 (en) | 2012-04-25 | 2016-09-13 | Joled Inc. | Shift register having multiple output units connected in cascade as display device scan line driving circuit |
JP2015197719A (ja) * | 2014-03-31 | 2015-11-09 | シナプティクス・ディスプレイ・デバイス合同会社 | 電源回路、表示パネルドライバ及び表示装置 |
US9805681B2 (en) * | 2015-03-10 | 2017-10-31 | Apple Inc. | Fast gate driver circuit |
TWI662791B (zh) * | 2018-04-17 | 2019-06-11 | 世界先進積體電路股份有限公司 | 防浮接電路 |
KR20200078951A (ko) * | 2018-12-24 | 2020-07-02 | 주식회사 실리콘웍스 | 소스 구동 회로 |
KR102611010B1 (ko) * | 2018-12-24 | 2023-12-07 | 주식회사 엘엑스세미콘 | 소스 구동 회로 |
CN109410884B (zh) * | 2018-12-27 | 2021-05-25 | 惠科股份有限公司 | 过流保护模组及显示装置 |
CN110728960A (zh) * | 2019-10-21 | 2020-01-24 | 湖南国科微电子股份有限公司 | Lcd驱动电路和显示设备 |
CN115527505B (zh) * | 2021-06-24 | 2023-06-30 | 豪威Tddi安大略有限合伙公司 | 液晶面板公共电压控制电路 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963053A (en) * | 1997-10-09 | 1999-10-05 | Pericom Semiconductor Corp. | Self-biasing CMOS PECL receiver with wide common-mode range and multi-level-transmit to binary decoder |
JP3519355B2 (ja) * | 2000-09-29 | 2004-04-12 | シャープ株式会社 | 液晶表示装置の駆動装置および駆動方法 |
JP4744686B2 (ja) | 2000-12-06 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
JP3770377B2 (ja) * | 2001-03-28 | 2006-04-26 | シャープ株式会社 | ボルテージフォロア回路および表示装置用駆動装置 |
JP4025657B2 (ja) * | 2003-02-12 | 2007-12-26 | 日本電気株式会社 | 表示装置の駆動回路 |
JP2005352497A (ja) * | 2005-06-17 | 2005-12-22 | Rohm Co Ltd | 表示装置の駆動用電源装置、及び表示装置 |
EP1952375B8 (en) * | 2005-11-18 | 2012-12-05 | Entropic Communications, Inc. | Apparatus for driving an lcd display with reduced power consumption |
JP4502212B2 (ja) * | 2006-01-06 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 差動増幅器とデータドライバ及び表示装置 |
KR100790977B1 (ko) * | 2006-01-13 | 2008-01-03 | 삼성전자주식회사 | 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버 |
JP4637077B2 (ja) * | 2006-10-17 | 2011-02-23 | パナソニック株式会社 | 駆動電圧出力回路、表示装置 |
US7551030B2 (en) * | 2007-02-08 | 2009-06-23 | Samsung Electronics Co., Ltd. | Two-stage operational amplifier with class AB output stage |
KR100866968B1 (ko) * | 2007-05-25 | 2008-11-05 | 삼성전자주식회사 | 액정 표시 장치의 소스 드라이버, 소스 드라이버에 포함된출력 버퍼, 및 출력 버퍼의 동작 방법 |
JP2009042428A (ja) * | 2007-08-08 | 2009-02-26 | Nec Electronics Corp | 増幅回路および表示装置 |
KR100930400B1 (ko) * | 2007-08-13 | 2009-12-08 | 주식회사 하이닉스반도체 | 차동 증폭기 및 이를 이용한 입력 회로 |
JP4466735B2 (ja) * | 2007-12-28 | 2010-05-26 | ソニー株式会社 | 信号線駆動回路および表示装置、並びに電子機器 |
JP2009168841A (ja) * | 2008-01-10 | 2009-07-30 | Nec Electronics Corp | 演算増幅器及び駆動回路、液晶表示装置の駆動方法 |
JP2009194485A (ja) * | 2008-02-12 | 2009-08-27 | Nec Electronics Corp | 演算増幅器回路、及び表示装置 |
JP4526581B2 (ja) * | 2008-08-06 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 液晶表示パネル駆動用ドライバ、及び液晶表示装置 |
JP5236434B2 (ja) * | 2008-11-21 | 2013-07-17 | ラピスセミコンダクタ株式会社 | 表示パネルの駆動電圧出力回路 |
JP5208882B2 (ja) * | 2009-08-10 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 表示装置用電源回路 |
US8310280B2 (en) * | 2009-11-30 | 2012-11-13 | Himax Technologies Limited | Half-power buffer amplifier |
-
2009
- 2009-03-11 JP JP2009057416A patent/JP5172748B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-09 US US12/659,452 patent/US8487921B2/en active Active
- 2010-03-11 CN CN201010136843.6A patent/CN101840662B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101840662A (zh) | 2010-09-22 |
CN101840662B (zh) | 2014-07-23 |
JP2010210978A (ja) | 2010-09-24 |
US8487921B2 (en) | 2013-07-16 |
US20100231569A1 (en) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5172748B2 (ja) | 表示パネルドライバ及びそれを用いた表示装置 | |
US6995741B2 (en) | Driving circuit and driving method | |
JP5328461B2 (ja) | 演算増幅器 | |
JP3934551B2 (ja) | 半導体集積回路、液晶駆動装置および液晶表示システム | |
JP2008185915A (ja) | 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法 | |
US20020180720A1 (en) | Operational amplifier circuit, driving circuit and driving method | |
JPH11305735A (ja) | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 | |
WO2010050543A1 (ja) | レベルシフタ回路、負荷駆動装置、液晶表示装置 | |
KR102051846B1 (ko) | 디스플레이 구동 회로 및 그것을 포함하는 표시 장치 | |
JP2007156235A (ja) | 表示装置駆動回路及び増幅器 | |
JP2002062852A (ja) | 液晶表示装置の駆動装置および駆動方法 | |
JP2009015286A (ja) | 画像表示装置及び駆動回路 | |
US7116171B2 (en) | Operational amplifier and driver circuit using the same | |
KR20220088020A (ko) | 출력 버퍼 및 그를 갖는 데이터 드라이버 회로 | |
JP5236434B2 (ja) | 表示パネルの駆動電圧出力回路 | |
KR20100060611A (ko) | 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로 | |
JP5236435B2 (ja) | 表示パネルの駆動電圧出力回路 | |
JP2007312385A (ja) | レベルシフタ | |
JP4337447B2 (ja) | フラットディスプレイ装置及び集積回路 | |
JP4599912B2 (ja) | 液晶表示装置 | |
JP2009124689A (ja) | レベルシフタ、表示画面駆動回路及び映像表示系統 | |
JP2012042757A (ja) | 表示パネルドライバ及びそれを用いた表示装置 | |
JP4602364B2 (ja) | 液晶駆動装置および液晶表示システム | |
TWI428880B (zh) | 動態偏壓驅動裝置及其方法 | |
JP5354899B2 (ja) | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |