JP4602364B2 - 液晶駆動装置および液晶表示システム - Google Patents
液晶駆動装置および液晶表示システム Download PDFInfo
- Publication number
- JP4602364B2 JP4602364B2 JP2007031537A JP2007031537A JP4602364B2 JP 4602364 B2 JP4602364 B2 JP 4602364B2 JP 2007031537 A JP2007031537 A JP 2007031537A JP 2007031537 A JP2007031537 A JP 2007031537A JP 4602364 B2 JP4602364 B2 JP 4602364B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- power supply
- source
- differential
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
Description
小振幅差動信号インターフェースは、例えば図5に示すように、入力された差動信号の差電圧を増幅する差動増幅段61、差動増幅段61からの出力電圧をレベルシフト回路62aにより上昇させ且つ該出力電圧に基づき出力側の信号を生成する駆動段62、並びに、出力側に接続されている負荷を駆動して所定の振幅の信号を出力する出力段63などを備えているものがある。差動増幅段61には一対の差動入力MOSFET Q62,Q63の共通ソースに接続されて定電流を供給する定電流用MOSFET Q61が設けられており、該定電流用MOSFET Q61により差動増幅段61に流れる直流電流が制御される。
I=β(W/L)(Vgs−Vth)2 ・・・・・ (1)
ここで、βは定数、Wはゲート幅、Lはゲート長、Vthはしきい値電圧である。
この式(1)からも分るように、ゲート・ソース間電圧Vgsが小さくなると、MOSFETのプロセスばらつきでしきい値電圧Vthが基準値からずれたときにこのばらつきが電流値Iに及ぼす影響が大きくなるという課題や、同じ電流を流すためにはゲート幅を大きくしなければならないといった課題が生じる。
すなわち、互いにソースが共通接続された一対の差動MOSトランジスタと該差動MOSトランジスタ対の共通ソースと電源電圧端子との間に接続された定電流用MOSトランジスタとを有し差動入力信号を増幅する差動増幅段と、該差動増幅段の一方の出力端子から出力される電圧に基づき出力信号を生成する出力段とが設けられた差動型回路を備えた半導体集積回路において、上記差動増幅段の前記電源電圧端子には上記出力段に供給される第1電源電圧よりも電圧値の高い第2電源電圧が供給される構成とした。
すなわち、本発明に従うと、小振幅差動信号インターフェースのような差動型回路において、入力差動信号の中心電圧の変動許容幅を広くとれ、且つ、消費電力の低減を図れるという効果がある。
<第1の実施例>
図1は、本発明を適用して好適な小振幅差動信号インターフェースの実施例を詳細に示す回路図である。図中、MOSFETの横にはゲート幅W(μm)とゲート長L(μm)との比 "W/L"の好適な数値例を記す。
図3と図4は、図1の小振幅差動インターフェースの特性を示すグラフであり、図3はプロセスばらつきによりMOSFETのしきい値電圧VthがPチャネル形もNチャネル形もともに高く形成された場合のもの、図4はともに低く形成された場合のものである。
プロセスばらつきによる電流値の変化量は10%未満である。例えば、チップ温度25℃、液晶駆動電圧VLCD=8V、入力差動信号の中心電圧=1.2Vの条件下では、図3のしきい値電圧Vthが高く形成されたものでは67μAの電流値が得られる一方、図4のしきい値電圧Vthが低く形成されたものでは73μAの電流値が得られ、それらの差は10%未満の値である。また、グラフから、このプロセスばらつきによる電流値の変化量は、何れのチップ温度、液晶駆動電圧VLCD、入力差動信号の中心電圧であっても同等のものであることが分る。
図2は、上記小振幅差動信号インターフェースを信号入力部に備えた液晶駆動ドライバの全体構成を示すブロック図である。
この実施例の液晶駆動装置としての液晶ドライバ100は、例えばノート型コンピュータのディスプレイとして用いられるTFT液晶パネルのデータ線を駆動するもので、特に制限されるものでないが、単結晶シリコンのような1個の半導体チップ上に形成されて構成される。
この実施例は、小振幅差動インターフェース101の差動増幅段1に供給される第2電源電圧VDD2を、液晶駆動用の電源電圧VLCDや、液晶の階調駆動のために外部から供給される階調電源V0〜V10のうち適当なもの(例えば電圧の高い方から4つなど)の中から何れかを選択できるようにしたものである。
この例は、液晶ドライバ100の実装構造として、配線フィルム51上に液晶駆動装置としての半導体チップ52を実装してなるCOF(Chip on Film)パッケージを採用したものである。この例では、液晶ドライバ100の回路を集積した半導体チップ52に第2電源電圧VDD2の接続パッドG0を設ける一方、配線フィルム51の配線を適宜選択することで、電源電圧VDD2を液晶駆動用電源電圧VLCDや階調電源V0,V1…の中から選択可能としている。
この例は、半導体チップ52の製造過程において、配線パターンにより電源電圧VDD2の選択を行うものである。図12や図13のように、配線パターンとして、例えば、第2電源電圧VDD2の電源線Lvdd2と、液晶駆動用電源電圧VLCDの入力パッドJ00または階調電源V0,V1…の入力パッドJ0〜J3の何れかが接続される配線パターンを適宜選択することで、第2電源電圧VDD2として液晶駆動用電源電圧VLCDや階調電源V0,V1…の何れかを選択することが出来る。
この例は、例えば電源電圧VDD2の電源線Lvdd2と、液晶駆動用電源電圧VLCDや階調電源V0,V1…の入力パッドとの間にヒューズ素子FSを設けておき、ウェハ段階、或いは半導体チップやパッケージの段階で不要なヒューズ素子FSを切断することで、第2電源電圧VDD2として液晶駆動用電源電圧VLCDや階調電源V0,V1…の何れかを選択することが出来る。ヒューズ素子FSは、例えば、レーザーを用いて切断したり、プローブを用いて所定の電流を流すことで切断する。
上述の実施例では、差動増幅段1に供給される第2電源電圧VDD2として、液晶駆動用電源電圧VLCDや、階調電源V0,V1…を直接用いる例を示したが、この実施例は、液晶駆動用の電源電圧VLCDを用いてそれより低い電圧を生成して第2電源電圧VDD2として供給するものである。
この第2実施例は、第1の実施例で説明した液晶ドライバ100に、差動の表示データDATAP,DATANが入力される小振幅差動インターフェース101の差動増幅段1の動作電流を不要なときに遮断するスタンバイ機能を付加したものである。すなわち、第1の実施例で説明した小振幅差動インターフェース101の差動増幅段1の電源電圧(VLCD,VDD2)は内部回路の電源電圧(VCC)より高くされるので、差動増幅段1の消費電力は無視しえない値となってしまう。さらに、液晶システムでは、第1の実施例の液晶ドライバ100をたとえば8個利用して作られるのでシステムの消費電力は大きくなると考えられる。そこで、本実施例では、第1の実施例の差動増幅段1にスタンバイ機能を付加し、消費電力を極力低下させることが可能な液晶ドライバ100について説明される。
この小振幅差動インターフェースでは、図1の小振幅差動インターフェース101からの主な変更点として、定電流用MOSFET Q1のゲート端子に印加されるバイアス電圧を、一定の動作電流を供給するための電流制御用電圧SVGPD0と、第2電源電圧VDD2とで切り換え可能にされている。また、それに付随して、差動増幅段1を非アクティブにしたときに差動増幅段1の出力ノードn4の電位を強制的にロウレベルに保持するスイッチMOSFET Q21が設けられている。
スタンバイ処理は、液晶ドライバ35に内蔵されたタイミング制御回路により、液晶表示システムの表示制御に必要な信号を用いて実行される。
この例は、スタンバイモードから復帰するための信号としてイネーブル信号EIOを用いたものである。すなわち、各液晶ドライバ35に内蔵されるタイミング制御回路により、イネーブル信号EIOの立上りが検出された場合に小振幅差動インターフェース101に供給されるスタンバイ信号STBがロウレベルにされて、スタンバイモードが解除される。スタンバイモードの開始については図19の例と同様である。
図21は、第3実施例の液晶ドライバにおいて表示データと転送クロックの入力部を示す回路図である。
第3の実施例は、第1や第2の実施例で示した液晶ドライバにおいて、表示データDATAの転送タイミングを与える転送クロックCL2の入力回路について改良したものである。
上記のような構成によれば、図22(a)に示されるように、差動アンプ12,13における立上り遅延と立下り遅延とにはずれが生じるが、差動アンプ12,13の正相入力端子と負相入力端子とが互いに逆に接続しているため、差動アンプ13通過後の信号CC3の立上りタイミングT3と、差動アンプ14通過後の信号CC4の立上りタイミングT4とは、それぞれ転送クロックCL2P(=信号CC1)の立下りタイミングT1と立上りタイミングT2から差動アンプ12,13の立上り遅延DF,DRをそれぞれ加えたタイミングとなる。
2 駆動段
3 出力段
51 配線フィルム
52 半導体チップ(液晶駆動装置)
100 液晶ドライバ
Claims (9)
- 複数のソース線と複数のゲート線とを有する液晶パネルと、
上記複数のソース線に結合され、上記液晶パネルに表示すべき表示データにもとづいて上記ソース線を選択的に駆動するための駆動信号を生成するソース線ドライバと、
上記複数のゲート線に結合され、上記ゲート線を順次走査するゲート線ドライバと、
上記液晶パネル、上記ソース線ドライバ及び上記ゲート線ドライバと結合され、上記液晶パネル、上記ソース線ドライバ及び上記ゲート線ドライバへ供給すべき駆動電源電位を供給する電源回路と、
上記ソース線ドライバと上記ゲート線ドライバに結合され、上記ソース線ドライバに上記表示データを供給すると共に、上記ソース線ドライバ及び上記ゲート線ドライバへタイミング制御信号を供給するコントローラと、
上記ソース線ドライバと上記ゲート線ドライバとへ供給される基準電位を供給するための端子と、を有し、
上記コントローラは、差動形式の上記表示データを上記ソース線ドライバへ供給し、
上記ソース線ドライバは、上記差動形式の表示データを受ける差動入力回路と、上記差動入力回路の出力をラッチするためのデータラッチ回路と、上記駆動信号を生成するための出力回路とを有し、
上記ソース線ドライバの上記差動入力回路の電源電位は、上記駆動電源電位から選択された電源電位が用いられ、
上記ソース線ドライバの上記データラッチ回路の電源電位は、上記端子から供給された基準電位が用いられ、
上記差動入力回路の電源電位は、上記データラッチ回路の電源電位より大きいことを特徴とする、液晶表示システム。 - 上記差動入力回路は、
上記差動形式の表示データのそれぞれを受けるゲートと、共通ソースとを有する一対の差動MOSトランジスタと、
上記共通ソースに結合されたドレインと上記駆動電源電位から選択された電源電位が供給されるソースとバイアス電位が供給されるゲートとを有する電流源MOSトランジスタとを有する請求項1に記載の液晶表示システム。 - 上記ソース線ドライバは、スタンバイ制御回路をさらに有し、
上記電流源MOSトランジスタの上記ゲートは、上記スタンバイ制御回路の制御に従って、選択的に上記バイアス電位を供給される請求項2に記載の液晶表示システム。 - 上記スタンバイ制御回路は、上記コントローラから供給される上記タイミング制御信号の内、上記液晶パネルの1水平期間を表す信号の活性化に基づいて、上記電流源MOSトランジスタの上記ゲートへ上記バイアス電位を供給する請求項3に記載の液晶表示システム。
- 複数のソース線と複数のゲート線とを有する液晶パネルと、
上記複数のソース線に結合され、上記液晶パネルに表示すべき表示データにもとづいて上記ソース線を選択的に駆動するための駆動信号を生成する複数のソース線ドライバと、
上記複数のゲート線に結合され、上記ゲート線を順次走査するゲート線ドライバと、
上記液晶パネル、上記複数のソース線ドライバ及び上記ゲート線ドライバと結合され、上記液晶パネル、上記複数のソース線ドライバ及び上記ゲート線ドライバへ供給すべき駆動電源電位を供給する電源回路と、
上記複数のソース線ドライバと上記ゲート線ドライバに結合され、上記複数のソース線ドライバに上記表示データを供給すると共に、上記複数のソース線ドライバ及び上記ゲート線ドライバへタイミング制御信号を供給するコントローラと、
上記複数のソース線ドライバと上記ゲート線ドライバとへ供給される基準電位を供給するための端子と、を有し、
上記コントローラは、差動形式の上記表示データを上記複数のソース線ドライバへ供給し、
上記複数のソース線ドライバの各々は、上記差動形式の表示データを受ける差動入力回路と、上記差動入力回路の出力をラッチするためのデータラッチ回路と、上記駆動信号を生成するための出力回路とを有し、
上記複数のソース線ドライバの各々の上記差動入力回路の電源電位は、上記駆動電源電位から選択された電源電位が用いられ、
上記複数のソース線ドライバの各々の上記データラッチ回路の電源電位は、上記端子から供給された基準電位が用いられ、
上記差動入力回路の電源電位は、上記データラッチ回路の電源電位より大きいことを特徴とする、液晶表示システム。 - 上記差動入力回路は、
上記差動形式の表示データをそれぞれ受けるゲートと、共通ソースとを有する一対の差動MOSトランジスタと、
上記共通ソースに結合されたドレインと上記駆動電源電位から選択された電源電位が供給されるソースとバイアス電位が供給されるゲートとを有する電流源MOSトランジスタとを有する請求項5に記載の液晶表示システム。 - 上記複数のソース線ドライバのそれぞれは、スタンバイ制御回路をさらに有し、
上記電流源MOSトランジスタの上記ゲートは、上記スタンバイ制御回路の制御に従って、選択的に上記バイアス電位を供給される請求項6に記載の液晶表示システム。 - 上記スタンバイ制御回路は、
上記コントローラから供給される上記タイミング制御信号の内、上記液晶パネルの1水平期間を表す信号の活性化に応答して、上記電流源MOSトランジスタの上記ゲートへ上記バイアス電位を供給し、
上記コントローラから供給される上記タイミング制御信号の内のイネーブル信号の活性化に応答して、上記電流源MOSトランジスタの上記ゲートへの上記バイアス電位を遮断する請求項7に記載の液晶表示システム。 - 上記スタンバイ制御回路は、
上記コントローラから供給される上記タイミング制御信号の内、対応するイネーブル信号の活性化に応答して、上記電流源MOSトランジスタの上記ゲートへ上記バイアス電位を供給し、
上記コントローラから供給される上記タイミング制御信号の内、次段のソース線ドライバに関するイネーブル信号の活性化に応答して、上記電流源MOSトランジスタの上記ゲートへの上記バイアス電位を遮断する請求項7に記載の液晶表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007031537A JP4602364B2 (ja) | 2000-12-07 | 2007-02-13 | 液晶駆動装置および液晶表示システム |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000372863 | 2000-12-07 | ||
JP2007031537A JP4602364B2 (ja) | 2000-12-07 | 2007-02-13 | 液晶駆動装置および液晶表示システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002548706A Division JP3934551B2 (ja) | 2000-12-07 | 2001-10-25 | 半導体集積回路、液晶駆動装置および液晶表示システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010170318A Division JP2011002841A (ja) | 2000-12-07 | 2010-07-29 | 液晶駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007148428A JP2007148428A (ja) | 2007-06-14 |
JP4602364B2 true JP4602364B2 (ja) | 2010-12-22 |
Family
ID=38209820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007031537A Expired - Fee Related JP4602364B2 (ja) | 2000-12-07 | 2007-02-13 | 液晶駆動装置および液晶表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4602364B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5406442B2 (ja) * | 2007-09-12 | 2014-02-05 | 富士通株式会社 | 電力増幅器 |
JP5480017B2 (ja) | 2010-05-27 | 2014-04-23 | ラピスセミコンダクタ株式会社 | フォールデッドカスコード型の差動アンプ及び半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993000739A1 (en) * | 1991-06-21 | 1993-01-07 | Citizen Watch Co., Ltd. | Capacitive load driving circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313609A (ja) * | 1992-05-13 | 1993-11-26 | Seiko Epson Corp | 液晶駆動装置 |
JPH06337655A (ja) * | 1993-05-31 | 1994-12-06 | Sanyo Electric Co Ltd | 液晶駆動回路 |
JPH08293745A (ja) * | 1995-04-24 | 1996-11-05 | Nec Corp | Cmis差動増幅回路 |
JPH09219636A (ja) * | 1996-02-09 | 1997-08-19 | Sharp Corp | 駆動回路 |
-
2007
- 2007-02-13 JP JP2007031537A patent/JP4602364B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993000739A1 (en) * | 1991-06-21 | 1993-01-07 | Citizen Watch Co., Ltd. | Capacitive load driving circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2007148428A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3934551B2 (ja) | 半導体集積回路、液晶駆動装置および液晶表示システム | |
JP3576382B2 (ja) | インターフェース回路及び液晶駆動回路 | |
US10199007B2 (en) | Output circuit and data driver of liquid crystal display device | |
US7623109B2 (en) | Display device | |
JP4576652B2 (ja) | 液晶表示装置 | |
US20120019502A1 (en) | Source driver for a liquid crystal display device and liquid crystal display device using the same | |
US20180204503A1 (en) | Level shift circuit and display driver | |
US9721526B2 (en) | Display driver with small-area level shift circuit | |
US8466908B2 (en) | Display device having a bias control unit for dynamically biasing a buffer and method thereof | |
JPH06216753A (ja) | 低振幅入力レベル変換回路 | |
US20150317943A1 (en) | Differential amplifier and control method for the same | |
JP4602364B2 (ja) | 液晶駆動装置および液晶表示システム | |
KR101936204B1 (ko) | 산화물 박막 트랜지스터 기반의 게이트 드라이버 | |
JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
TW580673B (en) | Semiconductor integrated circuit, liquid crystal drive apparatus, and liquid crystal display system | |
JP2001085988A (ja) | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 | |
US20130002644A1 (en) | Differential amplifier, method for inverting output polarity of the same, and source driver | |
KR100848090B1 (ko) | 레벨 시프터 및 이를 이용한 액정 표시 장치 | |
US6646471B2 (en) | Signal transfer circuit | |
JP2003280609A (ja) | 液晶表示装置およびその揺動電源レベルシフタic | |
JPH11266151A (ja) | 電位変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070730 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4602364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |