JP5159229B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP5159229B2 JP5159229B2 JP2007252427A JP2007252427A JP5159229B2 JP 5159229 B2 JP5159229 B2 JP 5159229B2 JP 2007252427 A JP2007252427 A JP 2007252427A JP 2007252427 A JP2007252427 A JP 2007252427A JP 5159229 B2 JP5159229 B2 JP 5159229B2
- Authority
- JP
- Japan
- Prior art keywords
- signal wiring
- signal
- wiring layer
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
配線群4が形成され、絶縁層3b,3e上には信号配線群4に対向させて広面積の基準電位配線層5が形成されており、信号配線群4の各配線はストリップ線路構造を有している。この例では、信号配線群4は複数が設けられ、その全部がストリップ線路構造である。また、基準電位配線5は、必要に応じて電源電位あるいは接地電位に任意に設定される。
導体集積回路素子や半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子等の半導体素子2が搭載される。この半導体素子2は、その裏面(絶縁基板3に対向する面)側に信号配線用や基準電位配線用の端子(図示せず)が形成され、各端子が、配線基板1の表面に形成された電極パッド7に錫−鉛(Sn−Pb)合金等の半田や金(Au)等から成る半田バンプ8を介して電気的に接続されて実装される。各電極パッド7は、配線基板1の内部に形成されている信号配線群4や基準電位配線5とそれぞれ、配線基板1の表面から内部にかけて形成されたビア導体等の貫通導体6を介して電気的に接続され、半導体素子2の各端子が、信号配線群4や基準電位配線5と電気的に接続される。
ダクタ,クロスインダクタ,チップキャパシターまたは電解キャパシター等を搭載して、電子回路モジュール等を構成してもよい。
2・・・・・・電子部品(半導体素子)
3・・・・・・絶縁基板
3a〜3e・・絶縁層
4・・・・・・信号配線
4a・・・・・第1信号配線層
4b・・・・・第2信号配線層
5・・・・・・基準電位配線
6・・・・・・貫通導体
7・・・・・・電極パッド
7’・・・・・外部接続用電極
10・・・・・支持体
11・・・・・支持体が除去された面
12・・・・・幅狭部
A・・・・・・搭載領域
Claims (1)
- 複数の絶縁層を積層して成る絶縁基板と、複数の信号配線とを備えた配線基板において、
前記信号配線は、少なくとも一つの絶縁層を介して上下に対向した第1信号配線層および第2信号配線層を有しており、
該第1信号配線層および第2信号配線層は互いに対向する側の幅が、その反対側の幅よりも大きい配線基板の製造方法であって、
対応する支持体に導体ペーストをそれぞれ塗布することにより、前記第1信号配線層または前記第2信号配線層を形成する工程と、
前記支持体上に前記第1信号配線層または前記第2信号配線層を覆うように前記絶縁層となるセラミックスラリーをそれぞれ塗布して複数の配線付セラミックグリーンシートを形成する工程と、
前記複数の配線付セラミックグリーンシートから前記支持体を除去する工程と、
前記第1信号配線層を有する前記配線付セラミックグリーンシートの前記支持体が除去された面に前記絶縁層となるセラミックグリーンシートを積層し、さらに該セラミックグリーンシートの前記第1信号配線層とは反対側の面に前記第2信号配線層を有する前記配線付セラミックグリーンシートを、前記支持体が除去された面が前記第1信号配線層と対向するように積層することにより、セラミックグリーンシート積層体を形成する工程と、
前記セラミックグリーンシート積層体を焼成する工程と
を有することを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007252427A JP5159229B2 (ja) | 2007-09-27 | 2007-09-27 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007252427A JP5159229B2 (ja) | 2007-09-27 | 2007-09-27 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009088022A JP2009088022A (ja) | 2009-04-23 |
JP5159229B2 true JP5159229B2 (ja) | 2013-03-06 |
Family
ID=40661105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007252427A Expired - Fee Related JP5159229B2 (ja) | 2007-09-27 | 2007-09-27 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5159229B2 (ja) |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645759A (ja) * | 1992-07-22 | 1994-02-18 | Fujitsu Ltd | 多層セラミック回路基板の製造方法 |
JP2814955B2 (ja) * | 1995-07-06 | 1998-10-27 | 日本電気株式会社 | Bga型半導体装置 |
JP3417808B2 (ja) * | 1997-08-25 | 2003-06-16 | 富士通株式会社 | Lsiパッケージの配線構造 |
JP3618061B2 (ja) * | 1999-06-24 | 2005-02-09 | 京セラ株式会社 | 多層配線基板 |
JP2001144440A (ja) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 配線基板及びそれを用いた電子機器装置 |
JP3675688B2 (ja) * | 2000-01-27 | 2005-07-27 | 寛治 大塚 | 配線基板及びその製造方法 |
JP2003224408A (ja) * | 2002-01-30 | 2003-08-08 | Kyocera Corp | 高周波用配線基板 |
JP2003243824A (ja) * | 2002-02-13 | 2003-08-29 | Casio Micronics Co Ltd | 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法 |
JP2004014800A (ja) * | 2002-06-06 | 2004-01-15 | Mitsubishi Electric Corp | 多層配線基板 |
JP2004193168A (ja) * | 2002-12-06 | 2004-07-08 | Kyocera Corp | 配線基板およびその製造方法 |
JP4217094B2 (ja) * | 2003-01-29 | 2009-01-28 | 京セラ株式会社 | ガラスセラミック多層配線基板の製造方法 |
JP2004247616A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | フレキシブル基板 |
JP2005159092A (ja) * | 2003-11-27 | 2005-06-16 | Kyocera Corp | 配線基板 |
JP2005243831A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板 |
JP2005243942A (ja) * | 2004-02-26 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板 |
JP4610274B2 (ja) * | 2004-09-27 | 2011-01-12 | 京セラ株式会社 | 電子部品の製造方法 |
JP4683891B2 (ja) * | 2004-09-29 | 2011-05-18 | 京セラ株式会社 | 導体形成用シートおよび導体の形成方法ならびに電子部品の製造方法 |
JP2007088917A (ja) * | 2005-09-22 | 2007-04-05 | Tdk Corp | 伝送線路、電子部品及び伝送線路の製造方法 |
JP4991158B2 (ja) * | 2006-01-27 | 2012-08-01 | 京セラ株式会社 | 電子部品の製造方法 |
JP2007214216A (ja) * | 2006-02-08 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 多層配線基板および多層配線基板の製造方法 |
-
2007
- 2007-09-27 JP JP2007252427A patent/JP5159229B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009088022A (ja) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007288180A (ja) | 配線構造、多層配線基板および電子装置 | |
JP5155582B2 (ja) | 配線基板および電子装置 | |
JP2009111132A (ja) | 多層配線基板 | |
JP5318360B2 (ja) | 配線基板および電子装置 | |
JPH11163539A (ja) | 多層配線基板 | |
JP2005243864A (ja) | 配線基板 | |
JP2008311682A (ja) | 配線基板 | |
JP5153364B2 (ja) | 積層型半導体パッケージおよび電子装置 | |
JP2009004809A (ja) | 配線基板 | |
JP5159229B2 (ja) | 配線基板の製造方法 | |
JP4373752B2 (ja) | 配線基板 | |
JP2005243970A (ja) | 複合回路基板 | |
JP4340131B2 (ja) | 配線基板 | |
JP2004289094A (ja) | 配線基板 | |
JP4349827B2 (ja) | 配線基板 | |
JP4601369B2 (ja) | 配線基板 | |
JP2017098070A (ja) | 電子装置 | |
JP4009169B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2007200971A (ja) | 多層配線基板 | |
JP4511294B2 (ja) | 配線基板 | |
JP3796104B2 (ja) | 多層配線基板 | |
JP4557768B2 (ja) | 半導体装置 | |
JP3825293B2 (ja) | 多層配線基板 | |
JP2012146940A (ja) | 電子部品および電子装置 | |
WO2024024945A1 (ja) | 回路基板、半導体装置及び電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5159229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |