JP4557768B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4557768B2 JP4557768B2 JP2005096345A JP2005096345A JP4557768B2 JP 4557768 B2 JP4557768 B2 JP 4557768B2 JP 2005096345 A JP2005096345 A JP 2005096345A JP 2005096345 A JP2005096345 A JP 2005096345A JP 4557768 B2 JP4557768 B2 JP 4557768B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ground
- layer
- signal
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
7bが形成され、配線基板31の内部には信号配線群33、接地配線層34b及び電源配線層34aのうち少なくとも一方及び信号貫通導体38、接地貫通導体39c及び電源貫通導体39aのうち少なくとも一方が形成されている。さらに実装基板310の、配線基板31が実装される主面には入出力用信号配線311と接地層312が形成されている。
る信号の波長の1/4以下の長さに相当する距離以内の位置に、複数の接地貫通導体を前記非形成部の外周に沿って前記波長の1/4以下の長さに相当するピッチで配列したことを特徴とするものである。
ることから、入出力用信号配線11と、接地配線層4b及び電源配線層4aのうち少なくとも一方とが平面透視して重なる部位で入出力用信号配線11の誘導成分の増加によりインピーダンスの低下を抑制することができる。これにより、入出力用信号配線11と、接地配線層4b及び電源配線層4aのうち少なくとも一方とが平面透視して重なる部位で入出力用信号配線11の線路構造の変化によるインピーダンスの不整合による反射損失を抑えることが可能となる。入出力用信号配線11と接地配線層4bとが平面透視して重なる部位における入出力用信号配線11の線幅は、入出力用信号配線11及び配線基板1の接地配線層4b、絶縁層2d、実装基板10の接地層12b、入出力用信号配線11と同一層の接地層12a、絶縁層2eで形成される伝送線路のインピーダンスが50オームとなるように入出力用信号配線11の線幅を狭く設定すればよい。
2・・・絶縁基板
2a〜2d・・・配線基板の絶縁層
2e,2f・・・実装基板の絶縁層
3・・・信号配線群
4a・・・電源配線層
4b・・・接地配線層
5・・・半導体素子
6・・・導体バンプ
7・・・接続用電極
7a・・・半導体素子接続用電極
8・・・信号貫通導体
9a・・・配線基板の電源貫通導体
9b・・・実装基板の接地貫通導体
9c・・・配線基板の接地貫通導体
10・・・実装基板
11・・・入出力用信号配線
12・・・接地層
12a・・・入出力用信号配線と同一面の接地層
13・・・入出力用信号配線の線幅が漸次広くなっている部位
14・・・入出力用信号配線と接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位
15・・・接地配線層及び電源配線層のうち少なくとも一方の非形成部
Claims (4)
- 内部に接地配線層及び電源配線層のうち少なくとも一方を有し、主面の外周部に接続用電極が形成されている配線基板と、該配線基板上に搭載された半導体素子と、主面に前記配線基板が実装され、前記主面に、前記接続用電極と電気的に接続される信号配線、及び該信号配線と所定の距離を隔てて同一面に配置された接地層を有した実装基板とを備えてなる半導体装置において、
前記信号配線は、平面透視して前記接地配線層及び電源配線層のうち少なくとも一方と重なる部位における線幅が他の部位における線幅に比し狭くなっており、
前記接続用電極と対向する領域並びに、前記信号配線と前記接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位に、前記接地配線層及び電源配線層のうち少なくとも一方の非形成部を形成したことを特徴とする半導体装置。 - 前記配線基板の内部で、前記接地配線層及び電源配線層のうち少なくとも一方の非形成部外周から、前記信号配線で伝送される信号の波長の1/4以下の長さに相当する距離以内の位置に、複数の接地貫通導体を前記非形成部の外周に沿って前記波長の1/4以下の長さに相当するピッチで配列したことを特徴とする請求項1に記載の半導体装置。
- 前記信号配線は、線幅を狭くした部位から、その外方に向かって前記信号配線で伝送される信号の波長の1/4以下に相当する長さ範囲内で、線幅が漸次広くなっていることを特徴とする請求項1に記載の半導体装置。
- 前記実装基板の内部で、前記信号配線の中心線から、前記信号配線で伝送される信号の波長の1/4以下の長さに相当する距離以内の位置に、前記接地層と電気的に接続される複数の接地貫通導体を、前記信号配線を取り囲むようにして前記波長の1/4以下の長さに相当するピッチで配列したことを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096345A JP4557768B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096345A JP4557768B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006278780A JP2006278780A (ja) | 2006-10-12 |
JP4557768B2 true JP4557768B2 (ja) | 2010-10-06 |
Family
ID=37213210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005096345A Expired - Fee Related JP4557768B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4557768B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5823225B2 (ja) * | 2011-09-21 | 2015-11-25 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
JP5900616B2 (ja) * | 2012-05-28 | 2016-04-06 | 株式会社村田製作所 | 複合モジュール |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100994A (ja) * | 1998-09-21 | 2000-04-07 | Sumitomo Metal Electronics Devices Inc | 高周波用パッケージ |
JP2005079762A (ja) * | 2003-08-29 | 2005-03-24 | Fujitsu Ltd | 高周波回路モジュール及び高周波回路基板 |
-
2005
- 2005-03-29 JP JP2005096345A patent/JP4557768B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100994A (ja) * | 1998-09-21 | 2000-04-07 | Sumitomo Metal Electronics Devices Inc | 高周波用パッケージ |
JP2005079762A (ja) * | 2003-08-29 | 2005-03-24 | Fujitsu Ltd | 高周波回路モジュール及び高周波回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2006278780A (ja) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009111658A (ja) | 多層配線基板 | |
JP5155582B2 (ja) | 配線基板および電子装置 | |
JP2005243864A (ja) | 配線基板 | |
JP5318360B2 (ja) | 配線基板および電子装置 | |
JP2008311682A (ja) | 配線基板 | |
JPH11163539A (ja) | 多層配線基板 | |
JP4557768B2 (ja) | 半導体装置 | |
JP2009004809A (ja) | 配線基板 | |
JP5153364B2 (ja) | 積層型半導体パッケージおよび電子装置 | |
JP4373752B2 (ja) | 配線基板 | |
JP4340131B2 (ja) | 配線基板 | |
JP4601369B2 (ja) | 配線基板 | |
JP4511294B2 (ja) | 配線基板 | |
JP4349827B2 (ja) | 配線基板 | |
JP2004289094A (ja) | 配線基板 | |
JP3798959B2 (ja) | 多層配線基板 | |
JP3825293B2 (ja) | 多層配線基板 | |
JP3792472B2 (ja) | 多層配線基板 | |
JP2004253746A (ja) | 配線基板 | |
JP3754863B2 (ja) | 多層配線基板 | |
JP3754865B2 (ja) | 多層配線基板 | |
JP2009088153A (ja) | 多層配線基板および電子装置 | |
JP3754864B2 (ja) | 多層配線基板 | |
JP3754866B2 (ja) | 多層配線基板 | |
JP2002093940A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |