JP5125569B2 - ブートストラップ回路 - Google Patents
ブートストラップ回路 Download PDFInfo
- Publication number
- JP5125569B2 JP5125569B2 JP2008028559A JP2008028559A JP5125569B2 JP 5125569 B2 JP5125569 B2 JP 5125569B2 JP 2008028559 A JP2008028559 A JP 2008028559A JP 2008028559 A JP2008028559 A JP 2008028559A JP 5125569 B2 JP5125569 B2 JP 5125569B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- source
- drain region
- bootstrap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 description 72
- 238000010586 diagram Methods 0.000 description 56
- 230000003071 parasitic effect Effects 0.000 description 47
- 239000000758 substrate Substances 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000009191 jumping Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Electronic Switches (AREA)
Description
この期間においては、入力信号IN1はローレベル、クロックCK1はローレベル、クロックCK2はハイレベルである。第1トランジスタTr1のゲート電極にはオン状態の第3トランジスタTr3を介してローレベルの入力信号IN1が印加される。従って、ノード部P1の電位はローレベルであり、第1トランジスタTr1はオフ状態である。一方、第2トランジスタTr2はオン状態である。これにより、出力部OUT1は、オン状態の第2トランジスタTr2を介して電圧Vssが印加された状態であり、ローレベルである。
この期間においては、クロックCK1はハイレベル、クロックCK2はローレベルである。第3トランジスタTr3がオフ状態となるので、ノード部P1は、[期間−T1]における電位を保った状態(即ち、ローレベルを保った状態)で、浮遊状態となる。これにより、第1トランジスタTr1はオフ状態を保つ。一方、第2トランジスタTr2はオン状態からオフ状態となる。これにより、出力部OUT1は図示せぬ容量負荷に接続された状態で浮遊状態となる。従って、出力部OUT1は、[期間−T1]における電位を保った状態(即ち、ローレベルを保った状態)で、浮遊状態となる。
この期間においては、入力信号IN1はハイレベル、クロックCK1はローレベル、クロックCK2はハイレベルである。第3トランジスタTr3はオン状態となり、ノード部P1にはハイレベル状態の入力信号IN1が印加されるので、ノード部P1の電位は上昇する。しかしながら、ノード部P1の電位が(Vdd−Vth3)に達すると、第3トランジスタTr3はオフ状態となる。ノード部P1は、電位(Vdd−Vth3)を保った状態で浮遊状態となる。第1トランジスタTr1と第2トランジスタTr2とはオン状態にある。第1トランジスタTr1の他方のソース/ドレイン領域には、ローレベル(Vss)状態のクロックCK1が印加されており、第2トランジスタTr2の他方のソース/ドレイン領域には、電圧Vssが印加されている。従って、出力部OUT1は電圧Vssが印加された状態であり、ローレベルである。
この期間においては、入力信号IN1はローレベル、クロックCK1はハイレベル、クロックCK2はローレベルである。クロックCK2はローレベルなので、第2トランジスタTr2はオフ状態となり、第3トランジスタTr3はオフ状態を保つ。ノード部P1は浮遊状態にあると共に、第1トランジスタTr1はオン状態にある。従って、クロックCK1がハイレベル状態にあると出力部OUT1の電位は上昇する。このとき、第1トランジスタTr1のゲート容量等を介したブートストラップ動作により、ノード部P1の電位はVdd以上に持ち上げられる。従って、出力部OUT1のハイレベルとしてVddを取り出すことができる。
この期間においては、入力信号IN1はローレベル、クロックCK1はローレベル、クロックCK2はハイレベルである。クロックCK2がハイレベルになると第2トランジスタTr2と第3トランジスタTr3がオン状態となる。オン状態の第2トランジスタTr2を介して、電圧Vssが出力部OUT1に印加される。これにより、出力部OUT1はローレベルにリセットされる。また、オン状態の第3トランジスタTr3を介して、ノード部P1にローレベルの入力信号IN1が印加されるので、ノード部P1もローレベルにリセットされる。
この期間においては、入力信号IN1はローレベル、クロックCK1はハイレベル、クロックCK2はローレベルである。この期間の動作は、基本的に上述した[期間−T2]と同様の動作である。第3トランジスタTr3がオフ状態となるので、ノード部P1は、ローレベルを保った状態で浮遊状態となる。これにより、第1トランジスタTr1はオフ状態を保つ。一方、第2トランジスタTr2はオン状態からオフ状態となる。これにより、出力部OUT1は、ローレベルを保った状態で浮遊状態となる。
第1トランジスタにおいては、
(A−1)一方のソース/ドレイン領域は、第2トランジスタの一方のソース/ドレイン領域に接続され、出力部を構成し、
(A−2)他方のソース/ドレイン領域には、2相のクロックのうち一方のクロックが印加され、
(A−3)ゲート電極は、第3トランジスタの一方のソース/ドレイン領域に接続されており、
第2トランジスタにおいては、
(B−1)他方のソース/ドレイン領域は、所定の電圧が印加される電圧供給線に接続されており、
第3トランジスタにおいては、
(C−1)他方のソース/ドレイン領域には、入力信号が印加され、
(C−2)ゲート電極には、2相のクロックのうち他方のクロックが印加され、
第1トランジスタのゲート電極と第3トランジスタの一方のソース/ドレイン領域とは、第3トランジスタがオフ状態になると浮遊状態となるノード部を構成するブートストラップ回路に関する。
第4トランジスタにおいては、
(D−1)一方のソース/ドレイン領域は、第1トランジスタのゲート電極に接続されており、
(D−2)他方のソース/ドレイン領域は、第3トランジスタの一方のソース/ドレイン領域に接続されており、
(D−3)ゲート電極は、所定の第2の電圧が印加される第2電圧供給線に接続されており、
容量部は、第3トランジスタの一方のソース/ドレイン領域と第4トランジスタの他方のソース/ドレイン領域とが接続された部分と、電圧供給線との間に接続されている構成とすることができる。この構成によれば、第3トランジスタがオフ状態になると浮遊状態となるノード部が、第4トランジスタによって分割される。第2の電圧の値を、ブートストラップ動作において第4トランジスタがオフ状態となるように設定することにより、ブートストラップ動作において、容量部はノード部から切り離された状態となる。これにより、ノード部と電圧供給線との間に容量部を接続しても、ブートストラップゲインが低下することはないといった利点を有する。
第4トランジスタにおいては、
(C−1)一方のソース/ドレイン領域は、反転回路の入力側に接続されると共に、該反転回路の出力側と第2トランジスタのゲート電極とが接続されており、
(C−2)他方のソース/ドレイン領域は、入力信号が印加され、
(C−3)ゲート電極には、2相のクロックのうち他方のクロックが印加される、
ことを特徴とする。所定の動作時において、反転回路の出力によって第2トランジスタのオン状態が維持されることにより、第2トランジスタの他のソース/ドレイン領域から出力部への電圧印加状態が維持される。これにより、ノード部の変動に起因して起こる第1トランジスタのリークによる出力部の電圧変動を低減することができる。ここで、第4トランジスタの一方のソース/ドレイン領域と反転回路の入力側とが接続された部分と電圧供給線との間に、容量部が接続されている構成とすることができる。容量部は、反転回路の入力側の保持容量として作用するので、反転回路の動作をより安定なものとすることができる。上述した好ましい構成を含む本発明の第3の態様に係るブートストラップ回路にあっては、第4トランジスタの一方のソース/ドレイン領域と反転回路の入力側とが接続された部分と第1トランジスタの他方のソース/ドレイン領域との間に、容量部が接続されている構成とすることもできる。
各回路部においては、
(D−1)第4トランジスタのゲート電極は、第5トランジスタの一方のソース/ドレイン領域に接続されており、
(D−2)第5トランジスタの他方のソース/ドレイン領域には、入力信号が印加され、
2相のクロックのうち一方のクロックは、直列に接続された各第4トランジスタを介して、第1トランジスタの他方のソース/ドレイン領域に印加される、
ことを特徴とする。ここで、出力部と、第4トランジスタのゲート電極と第5トランジスタの一方のソース/ドレイン領域とが接続された部分との間に、容量部が接続されている構成とすることができる。上述した好ましい構成を含む本発明の第4の態様に係るブートストラップ回路にあっては、第4トランジスタ及び第5トランジスタから成る回路部においてもブートストラップ動作が起こる。換言すれば、第4の態様に係るブートストラップ回路は、ブートストラップ動作が起こる回路部分が複数並列に接続された構成を備えている。この構成によれば、第3トランジスタがオフ状態にあるときのノード部における電位の変動が抑制され、クロックに起因するノード部の電位変化が抑制される。
(A−1)一方のソース/ドレイン領域は、第2トランジスタTr2の一方のソース/ドレイン領域に接続され、出力部OUT1を構成し、
(A−2)他方のソース/ドレイン領域には、2相のクロックCK1,CK2のうち一方のクロック(ここではCK1)が印加され、
(A−3)ゲート電極は、第3トランジスタTr3の一方のソース/ドレイン領域に接続されており、
第2トランジスタTr2においては、
(B−1)他方のソース/ドレイン領域は、所定の電圧Vss(例えば0ボルト)が印加される電圧供給線PS1に接続されており、
第3トランジスタTr3においては、
(C−1)他方のソース/ドレイン領域には、入力信号IN1が印加され、
(C−2)ゲート電極には、2相のクロックCK1,CK2のうち他方のクロック(ここではCK2)が印加され、
第1トランジスタTr1のゲート電極と第3トランジスタTr3の一方のソース/ドレイン領域とは、第3トランジスタTr3がオフ状態になると浮遊状態となるノード部P1を構成するブートストラップ回路である。
(1)走査回路101、
(2)信号出力回路102、
(3)第1の方向にN個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向)にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが発光部ELP、及び、発光部ELPを駆動するための駆動回路を備えている有機EL素子10、
(4)走査回路101に接続され、第1の方向に延びるM本の走査線SCL、
(5)信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL、
(6)電源部100、
を備えている。尚、図2においては、便宜のため3×3個の有機EL素子10を示したが、これは単なる例示に過ぎない。走査回路101、有機EL素子10、走査線SCL、データ線DTL等は、ガラス等から成る図示せぬ基板上に形成されている。
(D−1)一方のソース/ドレイン領域は、第1トランジスタTr1のゲート電極に接続されており、
(D−2)他方のソース/ドレイン領域は、第3トランジスタTr3の一方のソース/ドレイン領域に接続されており、
(D−3)ゲート電極は、所定の第2の電圧(ここでは電圧Vdd)が印加される第2電圧供給線PS2に接続されており、
容量部は、第3トランジスタTr3の一方のソース/ドレイン領域と第4トランジスタTr24の他方のソース/ドレイン領域とが接続された部分と、電圧供給線PS1との間に接続されている。以上の点を除く他、ブートストラップ回路の構成は実施例1において説明したと同様である。
(A−1)一方のソース/ドレイン領域は、第2トランジスタTr2の一方のソース/ドレイン領域に接続され、出力部OUT1を構成し、
(A−2)他方のソース/ドレイン領域には、2相のクロックCK1,CK2のうち一方のクロック(ここではCK1)が印加され、
(A−3)ゲート電極は、第3トランジスタTr3の一方のソース/ドレイン領域に接続されており、
第2トランジスタTr2においては、
(B−1)他方のソース/ドレイン領域は、所定の電圧Vss(例えば0ボルト)が印加される電圧供給線PS1に接続されており、
第3トランジスタTr3においては、
(C−1)他方のソース/ドレイン領域には、入力信号IN1が印加され、
(C−2)ゲート電極には、2相のクロックCK1,CK2のうち他方のクロック(ここではCK2)が印加され、
第1トランジスタTr1のゲート電極と第3トランジスタTr3の一方のソース/ドレイン領域とは、第3トランジスタTr3がオフ状態になると浮遊状態となるノード部P1を構成するブートストラップ回路である。
(A−1)一方のソース/ドレイン領域は、第2トランジスタTr2の一方のソース/ドレイン領域に接続され、出力部OUT1を構成し、
(A−2)他方のソース/ドレイン領域には、2相のクロックCK1,CK2のうち一方のクロック(ここではCK1)が印加され、
(A−3)ゲート電極は、第3トランジスタTr3の一方のソース/ドレイン領域に接続されており、
第2トランジスタTr2においては、
(B−1)他方のソース/ドレイン領域は、所定の電圧Vss(例えば0ボルト)が印加される電圧供給線PS1に接続されており、
第3トランジスタTr3においては、
(C−1)他方のソース/ドレイン領域には、入力信号IN1が印加され、
(C−2)ゲート電極には、2相のクロックCK1,CK2のうち他方のクロック(ここではCK2)が印加され、
第1トランジスタTr1のゲート電極と第3トランジスタTr3の一方のソース/ドレイン領域とは、第3トランジスタTr3がオフ状態になると浮遊状態となるノード部P1を構成するブートストラップ回路である。
第4トランジスタTr44においては、
(C−1)一方のソース/ドレイン領域は、反転回路B41の入力側に接続されると共に、該反転回路B41の出力側と第2トランジスタTr2のゲート電極とが接続されており、
(C−2)他方のソース/ドレイン領域は、入力信号が印加され、
(C−3)ゲート電極には、2相のクロックCK1,CK2のうち他方のクロック(ここではCK2)が印加される。
トランジスタQn_1においては、
(A−1)一方のソース/ドレイン領域は、トランジスタQn_2の一方のソース/ドレイン領域に接続され、出力部OUTを構成し、
トランジスタQn_2においては、
(B−1)他方のソース/ドレイン領域は第2電圧供給線PS2に接続されており、
(B−2)ゲート電極は、トランジスタQn_3の一方のソース/ドレイン領域に接続されており、
トランジスタQn_3においては、
(C−1)ゲート電極は他方のソース/ドレイン領域に接続されている、
インバータ回路である。
(A−1)一方のソース/ドレイン領域は、第2トランジスタTr2の一方のソース/ドレイン領域に接続され、出力部OUT1を構成し、
(A−2)他方のソース/ドレイン領域には、2相のクロックCK1,CK2のうち一方のクロック(ここではCK1)が印加され、
(A−3)ゲート電極は、第3トランジスタTr3の一方のソース/ドレイン領域に接続されており、
第2トランジスタTr2においては、
(B−1)他方のソース/ドレイン領域は、所定の電圧Vss(例えば0ボルト)が印加される電圧供給線PS1に接続されており、
第3トランジスタTr3においては、
(C−1)他方のソース/ドレイン領域には、入力信号IN1が印加され、
(C−2)ゲート電極には、2相のクロックCK1,CK2のうち他方のクロック(ここではCK2)が印加され、
第1トランジスタTr1のゲート電極と第3トランジスタTr3の一方のソース/ドレイン領域とは、第3トランジスタTr3がオフ状態になると浮遊状態となるノード部P1を構成するブートストラップ回路である。
各回路部においては、
(D−1)第4トランジスタTr74のゲート電極は、第5トランジスタTr75の一方のソース/ドレイン領域に接続されており、
(D−2)第5トランジスタTr75の他方のソース/ドレイン領域には、入力信号IN1が印加され、
2相のクロックCK1,CK2のうち一方のクロック(ここではCK1)は、直列に接続された各第4トランジスタTr74を介して、第1トランジスタTr1の他方のソース/ドレイン領域に印加される。また、出力部OUT1と、第4トランジスタのゲート電極と第5トランジスタの一方のソース/ドレイン領域とが接続された部分との間に、ブートストラップ補完容量として容量部Cbが接続されている。
Claims (1)
- 同一導電型の第1トランジスタ、第2トランジスタ、及び、第3トランジスタから構成され、
第1トランジスタにおいては、
(A−1)一方のソース/ドレイン領域は、第2トランジスタの一方のソース/ドレイン領域に接続され、出力部を構成し、
(A−2)他方のソース/ドレイン領域には、2相のクロックのうち一方のクロックが印加され、
(A−3)ゲート電極は、第3トランジスタの一方のソース/ドレイン領域に接続されており、
第2トランジスタにおいては、
(B−1)他方のソース/ドレイン領域は、所定の電圧が印加される電圧供給線に接続されており、
第3トランジスタにおいては、
(C−1)他方のソース/ドレイン領域には、入力信号が印加され、
(C−2)ゲート電極には、2相のクロックのうち他方のクロックが印加され、
第1トランジスタのゲート電極と第3トランジスタの一方のソース/ドレイン領域とは、第3トランジスタがオフ状態になると浮遊状態となるノード部を構成するブートストラップ回路であって、
第2トランジスタのゲート電極には、2相のクロックのうち他方のクロックが印加され、
ノード部と第2トランジスタのゲート電極との間に、容量部が接続されているブートストラップ回路。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008028559A JP5125569B2 (ja) | 2008-02-08 | 2008-02-08 | ブートストラップ回路 |
US12/320,611 US8008950B2 (en) | 2008-02-08 | 2009-01-30 | Bootstrap circuit that may be used in a shift register or output buffer |
TW098103714A TWI455483B (zh) | 2008-02-08 | 2009-02-05 | 自舉電路 |
CN201210175228.5A CN102664618B (zh) | 2008-02-08 | 2009-02-09 | 自举电路 |
CN2009101387256A CN101527560B (zh) | 2008-02-08 | 2009-02-09 | 自举电路 |
CN201210174191.4A CN102684672B (zh) | 2008-02-08 | 2009-02-09 | 自举电路 |
CN201210174812.9A CN102684673B (zh) | 2008-02-08 | 2009-02-09 | 自举电路 |
KR1020090010076A KR101556573B1 (ko) | 2008-02-08 | 2009-02-09 | 부트스트랩 회로 |
US12/801,819 US8040163B2 (en) | 2008-02-08 | 2010-06-28 | Bootstrap circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008028559A JP5125569B2 (ja) | 2008-02-08 | 2008-02-08 | ブートストラップ回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012201104A Division JP5397517B2 (ja) | 2012-09-13 | 2012-09-13 | ブートストラップ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188867A JP2009188867A (ja) | 2009-08-20 |
JP5125569B2 true JP5125569B2 (ja) | 2013-01-23 |
Family
ID=40938391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008028559A Expired - Fee Related JP5125569B2 (ja) | 2008-02-08 | 2008-02-08 | ブートストラップ回路 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8008950B2 (ja) |
JP (1) | JP5125569B2 (ja) |
KR (1) | KR101556573B1 (ja) |
CN (4) | CN101527560B (ja) |
TW (1) | TWI455483B (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8872751B2 (en) * | 2009-03-26 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having interconnected transistors and electronic device including the same |
US8154334B2 (en) * | 2009-07-21 | 2012-04-10 | Intersil America Inc. | System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage |
CN102024410B (zh) | 2009-09-16 | 2014-10-22 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
KR20180094132A (ko) | 2009-09-24 | 2018-08-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기 |
KR102462043B1 (ko) | 2009-10-16 | 2022-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5457826B2 (ja) * | 2009-12-28 | 2014-04-02 | 株式会社ジャパンディスプレイ | レベルシフト回路、信号駆動回路、表示装置および電子機器 |
WO2011096262A1 (en) | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101056430B1 (ko) * | 2010-05-14 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 버퍼 및 그 구동 방법 |
CN103081361B (zh) * | 2010-09-02 | 2015-11-25 | 夏普株式会社 | 信号处理电路、逆变器电路、缓冲电路、电平移位器、触发器、驱动电路、显示装置 |
WO2012029874A1 (ja) * | 2010-09-02 | 2012-03-08 | シャープ株式会社 | 信号処理回路、インバータ回路、バッファ回路、ドライバ回路、レベルシフタ、表示装置 |
US8928647B2 (en) | 2011-03-04 | 2015-01-06 | Sony Corporation | Inverter circuit and display unit |
JP5589904B2 (ja) * | 2011-03-04 | 2014-09-17 | ソニー株式会社 | インバータ回路および表示装置 |
JP5637046B2 (ja) * | 2011-03-30 | 2014-12-10 | ソニー株式会社 | インバータ回路および表示装置 |
JP2012243971A (ja) * | 2011-05-20 | 2012-12-10 | Sony Corp | ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器 |
US8878589B2 (en) * | 2011-06-30 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
KR20130003250A (ko) * | 2011-06-30 | 2013-01-09 | 삼성디스플레이 주식회사 | 스테이지 회로 및 이를 이용한 주사 구동부 |
US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101903567B1 (ko) | 2011-11-10 | 2018-11-23 | 삼성디스플레이 주식회사 | 주사 구동 장치 및 그 구동 방법 |
US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
CN102751977B (zh) * | 2012-06-27 | 2015-02-18 | 惠州三华工业有限公司 | 一种自举驱动电路 |
JP6239292B2 (ja) * | 2012-07-20 | 2017-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN103400558B (zh) * | 2013-07-31 | 2015-09-09 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
KR102187771B1 (ko) | 2014-03-13 | 2020-12-08 | 삼성디스플레이 주식회사 | 게이트 드라이버 및 이를 포함하는 표시 장치 |
CN104078017B (zh) * | 2014-06-23 | 2016-05-11 | 合肥京东方光电科技有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
US9537338B2 (en) * | 2014-09-16 | 2017-01-03 | Navitas Semiconductor Inc. | Level shift and inverter circuits for GaN devices |
JP6601667B2 (ja) * | 2014-12-03 | 2019-11-06 | Tianma Japan株式会社 | シフトレジスタ回路及びゲートドライバ並びに表示装置 |
JP2016116220A (ja) * | 2014-12-16 | 2016-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
KR102309625B1 (ko) * | 2015-01-20 | 2021-10-06 | 삼성디스플레이 주식회사 | 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치 |
CN104751816B (zh) * | 2015-03-31 | 2017-08-15 | 深圳市华星光电技术有限公司 | 移位寄存器电路 |
CN106328042A (zh) * | 2015-06-19 | 2017-01-11 | 上海和辉光电有限公司 | 移位寄存器及oled显示器驱动电路 |
CN105096836A (zh) * | 2015-09-09 | 2015-11-25 | 上海和辉光电有限公司 | 显示屏驱动装置及包括该驱动装置的amold显示屏 |
CN105185412A (zh) * | 2015-10-19 | 2015-12-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
JP6947164B2 (ja) * | 2016-03-22 | 2021-10-13 | ソニーグループ株式会社 | 電子回路、および、電子回路の制御方法 |
CN106251808B (zh) * | 2016-08-24 | 2018-07-20 | 中国科学院上海高等研究院 | 一种用于amoled列驱动电路的输出缓冲器 |
KR20180067948A (ko) * | 2016-12-13 | 2018-06-21 | 엘지디스플레이 주식회사 | 시프트 레지스터 및 이를 포함하는 게이트 구동회로 |
CN108665854A (zh) * | 2017-03-27 | 2018-10-16 | 昆山工研院新型平板显示技术中心有限公司 | 控制信号驱动电路与驱动方法以及像素电路驱动方法 |
US10522087B2 (en) | 2017-09-15 | 2019-12-31 | Apple Inc. | Display having gate driver bootstrapping circuitry with enhanced-efficiency |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4954731A (en) * | 1989-04-26 | 1990-09-04 | International Business Machines Corporation | Wordline voltage boosting circuits for complementary MOSFET dynamic memories |
JP2921510B2 (ja) | 1996-10-07 | 1999-07-19 | 日本電気株式会社 | ブートストラップ回路 |
JP3223504B2 (ja) * | 1998-03-31 | 2001-10-29 | 日本電気株式会社 | 昇圧回路 |
KR100281336B1 (ko) * | 1998-10-21 | 2001-03-02 | 구본준 | 쉬프트 레지스터 회로 |
JP3809750B2 (ja) * | 1999-12-02 | 2006-08-16 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
TW582005B (en) * | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
JP2003101394A (ja) * | 2001-05-29 | 2003-04-04 | Semiconductor Energy Lab Co Ltd | パルス出力回路、シフトレジスタ、および表示装置 |
KR100574363B1 (ko) | 2002-12-04 | 2006-04-27 | 엘지.필립스 엘시디 주식회사 | 레벨 쉬프터를 내장한 쉬프트 레지스터 |
KR20040097503A (ko) * | 2003-05-12 | 2004-11-18 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 |
KR101023726B1 (ko) * | 2004-03-31 | 2011-03-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
-
2008
- 2008-02-08 JP JP2008028559A patent/JP5125569B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-30 US US12/320,611 patent/US8008950B2/en not_active Expired - Fee Related
- 2009-02-05 TW TW098103714A patent/TWI455483B/zh not_active IP Right Cessation
- 2009-02-09 CN CN2009101387256A patent/CN101527560B/zh not_active Expired - Fee Related
- 2009-02-09 CN CN201210174191.4A patent/CN102684672B/zh active Active
- 2009-02-09 CN CN201210174812.9A patent/CN102684673B/zh active Active
- 2009-02-09 KR KR1020090010076A patent/KR101556573B1/ko active IP Right Grant
- 2009-02-09 CN CN201210175228.5A patent/CN102664618B/zh active Active
-
2010
- 2010-06-28 US US12/801,819 patent/US8040163B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI455483B (zh) | 2014-10-01 |
US8008950B2 (en) | 2011-08-30 |
CN101527560B (zh) | 2013-01-02 |
CN102684673A (zh) | 2012-09-19 |
CN102664618A (zh) | 2012-09-12 |
CN102684672A (zh) | 2012-09-19 |
US8040163B2 (en) | 2011-10-18 |
KR20090086357A (ko) | 2009-08-12 |
CN101527560A (zh) | 2009-09-09 |
CN102684673B (zh) | 2015-05-06 |
TW200950332A (en) | 2009-12-01 |
JP2009188867A (ja) | 2009-08-20 |
CN102664618B (zh) | 2014-11-12 |
CN102684672B (zh) | 2014-11-05 |
US20100271111A1 (en) | 2010-10-28 |
KR101556573B1 (ko) | 2015-10-01 |
US20090201071A1 (en) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5125569B2 (ja) | ブートストラップ回路 | |
US6970530B1 (en) | High-reliability shift register circuit | |
TWI416462B (zh) | 位準移位電路,信號驅動電路,顯示裝置及電子裝置 | |
US7221197B2 (en) | Driver circuit of display device | |
JP4902750B2 (ja) | 半導体装置及び表示装置 | |
JP3851302B2 (ja) | バッファー回路及びこれを利用したアクティブマトリックス表示装置 | |
JP2009094927A (ja) | バッファ、レベルシフト回路及び表示装置 | |
JP5078223B2 (ja) | 有機el画素回路 | |
JP5433966B2 (ja) | シフトレジスタおよびそれを用いた表示装置 | |
US11335271B2 (en) | Pixel circuit, driving method, and display device | |
KR102277128B1 (ko) | 스캔 드라이버 및 이를 포함하는 표시 장치 | |
KR20080063082A (ko) | 전압공급 회로, 표시장치, 전자기기 및 전압공급 방법 | |
KR20140139757A (ko) | 시프트 회로, 시프트 레지스터 및 표시장치 | |
JP5540430B2 (ja) | 走査線駆動回路、表示装置及び走査線駆動方法 | |
JP2010081110A (ja) | 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 | |
JP6870596B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2010238323A (ja) | シフトレジスタ及び電子機器 | |
JP5397517B2 (ja) | ブートストラップ回路 | |
JP2006106141A (ja) | 有機el画素回路 | |
JP2006221694A (ja) | シフトレジスタ及びこれを用いた平面表示装置 | |
JP2014085648A (ja) | 表示装置及び駆動回路 | |
JP6561381B2 (ja) | レジスタ回路、駆動回路および表示装置 | |
JP2009077208A (ja) | 電圧レベルシフト機能を有するインタフェース回路、半導体集積回路、表示装置 | |
JP2009017076A (ja) | バッファ回路及び表示装置 | |
JP2009089292A (ja) | レベルシフタ及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100805 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5125569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |