JP3851302B2 - バッファー回路及びこれを利用したアクティブマトリックス表示装置 - Google Patents
バッファー回路及びこれを利用したアクティブマトリックス表示装置 Download PDFInfo
- Publication number
- JP3851302B2 JP3851302B2 JP2003308477A JP2003308477A JP3851302B2 JP 3851302 B2 JP3851302 B2 JP 3851302B2 JP 2003308477 A JP2003308477 A JP 2003308477A JP 2003308477 A JP2003308477 A JP 2003308477A JP 3851302 B2 JP3851302 B2 JP 3851302B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- signal
- electrically connected
- buffer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
200 走査駆動部
210 シフトレジスタ
220 レベルシフター
230 バッファー
300 データ駆動部
400 表示パネル
C1、C2 キャパシター
CLK クロック
INV1−INV4 インバータ
M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11 トランジスタ
Vin 入力電圧
VDD ハイレベルの電圧
VSS ローレベルの電圧
Vout2、Vout3、Vout 出力
S1−Sm 走査信号
X1−Xm 走査線
Y1−Yn データ線
Claims (18)
- 第1電源線と第1ノードの間に電気的に接続される第1トランジスタと、
前記第1ノードと第2電源線の間に電気的に接続される第2トランジスタと、
前記第1電源線と第2ノードの間に電気的に接続される第3トランジスタと、
前記第2ノードと前記第2電源線の間に電気的に接続される第4トランジスタと、
前記第1電源線と出力端の間に電気的に接続される第5トランジスタと、
前記出力端と前記第2電源線の間に電気的に接続される第6トランジスタとを含み、
第1電源線には第1レベルの第1電圧が供給され、
第2電源線には第2レベルの第2電圧が供給され、
第1トランジスタのゲートに第1信号と論理的に反対の第2信号が入力され、
第2トランジスタのゲートに前記第1信号が入力され、
第3トランジスタのゲートが前記第1ノードに接続され、
第4トランジスタのゲートに前記第2信号が入力され、
第5トランジスタのゲートが前記第2ノードに接続され、
第6トランジスタのゲートは前記第1ノードに接続され、
第6トランジスタのゲートと前記出力端の間にキャパシタンス成分が形成されていることを特徴とするバッファー回路。 - 前記第1信号を受信して前記第2信号を出力し、前記第2信号が出力される第3ノードが前記第1トランジスタのゲートに電気的に接続されるインバータをさらに有することを特徴とする、請求項1に記載のバッファー回路。
- 前記インバータは、
前記第1電源線と前記第3ノードの間に電気的に接続されてゲートに前記第1信号が入力される第7トランジスタと、
ダイオード接続されていて前記第3ノードと前記第2電源線の間に電気的に接続される第8トランジスタとを有することを特徴とする、請求項2に記載のバッファー回路。 - 前記インバータは、
前記第1電源線と前記第3ノードの間に電気的に接続されてゲートに前記第1信号が入力される第7トランジスタと、
前記第3ノードと前記第2電源線の間に電気的に接続されてゲートと前記第3ノードの間にキャパシタンス成分が形成されている第8トランジスタと、
ダイオード接続されていて前記第8トランジスタのゲートと前記第2電源線の間に電気的に接続される第9トランジスタとを有することを特徴とする、請求項2に記載のバッファー回路。 - 前記出力端にゲートが接続されて前記第5トランジスタのゲートと前記第2ノードの間に電気的に接続される第7トランジスタ(M10)をさらに有することを特徴とする、請求項1に記載のバッファー回路。
- 前記出力端にゲートが接続されて前記第3トランジスタと前記第4トランジスタの間に電気的に接続される第7トランジスタ(M10)をさらに有することを特徴とする、請求項1に記載のバッファー回路。
- 前記第1電源線と前記第3トランジスタのゲートの間に電気的に接続されてゲートに前記第2信号(/Vin)が入力される第7トランジスタ(M10)と、
前記第3トランジスタのゲートと前記第2電源線の間に電気的に接続されてゲートに前記第1信号(Vin)が入力される第8トランジスタ(M11)とをさらに有することを特徴とする、請求項1に記載のバッファー回路。 - 前記第1信号(Vin)がゲートに入力されて前記第1電源線と前記第1トランジスタのゲートに電気的に接続される第7トランジスタと、
前記第2信号(/Vin)がゲートに入力されて前記第1トランジスタのゲートと前記第2電源線の間に電気的に接続される第8トランジスタとをさらに有することを特徴とする、請求項1に記載のバッファー回路。 - 前記キャパシタンス成分のうちの少なくとも一部は前記第6トランジスタの寄生キャパシタンス成分によって形成されることを特徴とする、請求項1に記載のバッファー回路。
- 前記キャパシタンス成分は前記第6トランジスタのゲートと前記出力端の間に接続されたキャパシタによって形成されることを特徴とする、請求項1に記載のバッファー回路。
- 前記第1乃至第6トランジスタはPMOSトランジスタであり、前記第1及び第2レベルは各々ハイ及びローレベルであることを特徴とする、請求項1に記載のバッファー回路。
- 前記第1乃至第6トランジスタはNMOSトランジスタであり、前記第1及び第2レベルは各々ロー及びハイレベルであることを特徴とする、請求項1に記載のバッファー回路。
- 第1レベルの第1電圧を供給する第1電源線と出力端の間に電気的に接続される第1トランジスタ(M5)と、
前記第1レベルと論理的に反対の第2レベルの第2電圧を供給する第2電源線と前記出力端の間に電気的に接続され、ゲートと前記出力端の間にキャパシタンス成分が形成されている第2トランジスタ(M6)と、
前記第2トランジスタ(M6)のゲートと前記第2電源線の間に電気的に接続されてゲートに第1信号が入力される第3トランジスタ(M2)を含み、前記第1及び第2トランジスタを駆動する駆動回路とを含み、
前記駆動回路は、
前記第1信号が前記第1レベルである場合には前記第1トランジスタ(M5)を導通させて前記第2トランジスタ(M6)を遮断させ、
前記第1信号が前記第2レベルである場合には前記第3トランジスタ(M2)を導通させて前記キャパシタンス成分に電圧を充電した後、前記第2トランジスタ(M6)がブートストラップ動作するように前記第2トランジスタ(M6)のゲートノードをフローティングさせて前記第1トランジスタ(M5)を遮断させることを特徴とするバッファー回路。 - 前記駆動回路は、
前記第1電源線と前記第1トランジスタのゲートの間に電気的に接続されて前記第1信号が前記第2レベルである場合に導通する第4トランジスタ(M3)と、
前記第1トランジスタのゲートと前記第2電源線の間に電気的に接続されて前記第1信号が前記第1レベルである場合に導通する第5トランジスタ(M4)をさらに有することを特徴とする、請求項13に記載のバッファー回路。 - 前記駆動回路は、前記第4トランジスタ(M3)、前記第1トランジスタ(M5)のゲート及び前記出力端に3つの端子が電気的に接続される第6トランジスタ(M1)をさらに有することを特徴とする、請求項14に記載のバッファー回路。
- 前記第1信号を受信して前記第1信号と論理的に反対のレベルを有する第2信号を出力し、前記第2信号が出力される第1ノードが前記第5トランジスタ(M4)のゲートに電気的に接続されるインバータをさらに有することを特徴とする、請求項14に記載のバッファー回路。
- 前記第1電源線と前記第5トランジスタ(M4)のゲートの間に電気的に接続されてゲートに前記第1信号が入力される第6トランジスタ(M7)と、
前記第5トランジスタのゲートと前記第2電源線の間に電気的に接続されてゲートに前記第1信号と論理的に反対のレベルを有する第2信号が入力される第7トランジスタ(M8)を有することを特徴とする、請求項14に記載のバッファー回路。 - 請求項1乃至17のうちのいずれかに記載された複数のバッファー回路と、
前記複数のバッファー回路に各々第1駆動信号を供給する駆動信号供給部と、
前記複数のバッファー回路を通過して出力される第1駆動信号を各々伝達する複数の第1信号線、前記第1信号線に交差して形成され第2駆動信号を伝達する複数の第2信号線、及び前記第1及び第2信号線に各々電気的に接続されて前記第1及び第2駆動信号によって駆動される画素回路を含む表示パネルと、
を有することを特徴とするアクティブマトリックス表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0011418A KR100490623B1 (ko) | 2003-02-24 | 2003-02-24 | 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004260788A JP2004260788A (ja) | 2004-09-16 |
JP3851302B2 true JP3851302B2 (ja) | 2006-11-29 |
Family
ID=36753911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003308477A Expired - Fee Related JP3851302B2 (ja) | 2003-02-24 | 2003-09-01 | バッファー回路及びこれを利用したアクティブマトリックス表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7301533B2 (ja) |
JP (1) | JP3851302B2 (ja) |
KR (1) | KR100490623B1 (ja) |
CN (1) | CN1254915C (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001325798A (ja) * | 2000-05-16 | 2001-11-22 | Sony Corp | 論理回路およびこれを用いた表示装置 |
KR100646992B1 (ko) | 2005-09-13 | 2006-11-23 | 삼성에스디아이 주식회사 | 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치 |
US7639227B2 (en) * | 2006-04-25 | 2009-12-29 | Himax Technologies Limited | Integrated circuit capable of synchronizing multiple outputs of buffers |
KR100748360B1 (ko) * | 2006-08-08 | 2007-08-09 | 삼성에스디아이 주식회사 | 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치 |
KR100748359B1 (ko) * | 2006-08-08 | 2007-08-09 | 삼성에스디아이 주식회사 | 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치 |
US20080143697A1 (en) * | 2006-12-13 | 2008-06-19 | Tomokazu Kojima | Drive voltage control device |
WO2009081619A1 (ja) * | 2007-12-20 | 2009-07-02 | Sharp Kabushiki Kaisha | バッファおよび表示装置 |
GB2459451A (en) * | 2008-04-22 | 2009-10-28 | Sharp Kk | A scan pulse shift register for an active matrix display |
KR100916906B1 (ko) | 2008-04-25 | 2009-09-09 | 삼성모바일디스플레이주식회사 | 버퍼 및 그를 이용한 유기전계발광표시장치 |
CN102024410B (zh) | 2009-09-16 | 2014-10-22 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
CN101783675B (zh) * | 2010-03-09 | 2011-11-16 | 中国电子科技集团公司第二十四研究所 | 可控双输出自举电路 |
JP5581263B2 (ja) | 2010-05-13 | 2014-08-27 | 株式会社半導体エネルギー研究所 | バッファ回路 |
KR101056430B1 (ko) | 2010-05-14 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 버퍼 및 그 구동 방법 |
JP5672910B2 (ja) * | 2010-09-29 | 2015-02-18 | 大日本印刷株式会社 | 論理否定型電子回路 |
JP5240319B2 (ja) * | 2011-05-02 | 2013-07-17 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN102456316B (zh) * | 2011-12-15 | 2013-12-04 | 北京大学深圳研究生院 | 一种数据驱动电路及其显示装置 |
KR101965724B1 (ko) * | 2012-10-18 | 2019-04-04 | 삼성디스플레이 주식회사 | 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법 |
KR102397388B1 (ko) * | 2014-07-24 | 2022-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 모듈 및 전자 기기 |
CN104361860B (zh) * | 2014-11-19 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路以及显示装置 |
CN104751816B (zh) * | 2015-03-31 | 2017-08-15 | 深圳市华星光电技术有限公司 | 移位寄存器电路 |
WO2016154909A1 (zh) * | 2015-03-31 | 2016-10-06 | 上海和辉光电有限公司 | 发射控制线驱动器及具有该驱动器的oled面板、显示装置 |
CN106251808B (zh) * | 2016-08-24 | 2018-07-20 | 中国科学院上海高等研究院 | 一种用于amoled列驱动电路的输出缓冲器 |
CN106448539B (zh) * | 2016-10-28 | 2023-09-19 | 合肥京东方光电科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
JP2021153281A (ja) * | 2020-03-25 | 2021-09-30 | キオクシア株式会社 | 半導体集積回路及び受信装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2639555C2 (de) * | 1975-09-04 | 1985-07-04 | Plessey Overseas Ltd., Ilford, Essex | Elektrische integrierte Schaltung |
JP2557871B2 (ja) | 1987-02-27 | 1996-11-27 | 沖電気工業株式会社 | 半導体装置 |
JPH0341820A (ja) | 1989-07-07 | 1991-02-22 | Nec Corp | 出力バッファ回路 |
US5155392A (en) * | 1990-11-05 | 1992-10-13 | Motorola, Inc. | Low di/dt BiCMOS output buffer with improved speed |
US5128890A (en) * | 1991-05-06 | 1992-07-07 | Motorola, Inc. | Apparatus for performing multiplications with reduced power and a method therefor |
US5694061A (en) * | 1995-03-27 | 1997-12-02 | Casio Computer Co., Ltd. | Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity |
JP3092506B2 (ja) | 1995-03-27 | 2000-09-25 | カシオ計算機株式会社 | 半導体装置およびこれを用いた表示駆動装置 |
JPH0946216A (ja) | 1995-07-28 | 1997-02-14 | Casio Comput Co Ltd | 半導体装置 |
GB9526717D0 (en) | 1995-12-29 | 1996-02-28 | Shine Thomas A | Digital frequency generator |
JP3565984B2 (ja) * | 1996-05-14 | 2004-09-15 | 三菱電機株式会社 | データ保持回路およびバッファ回路 |
TW361010B (en) * | 1996-09-30 | 1999-06-11 | Hitachi Ltd | Semiconductor device |
JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
JP4831895B2 (ja) * | 2001-08-03 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8823606B2 (en) * | 2001-09-07 | 2014-09-02 | Panasonic Corporation | EL display panel, its driving method, and EL display apparatus |
-
2003
- 2003-02-24 KR KR10-2003-0011418A patent/KR100490623B1/ko not_active IP Right Cessation
- 2003-09-01 JP JP2003308477A patent/JP3851302B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-10 US US10/776,998 patent/US7301533B2/en active Active
- 2004-02-24 CN CNB2004100066058A patent/CN1254915C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20040076087A (ko) | 2004-08-31 |
KR100490623B1 (ko) | 2005-05-17 |
US20040164978A1 (en) | 2004-08-26 |
US7301533B2 (en) | 2007-11-27 |
CN1525643A (zh) | 2004-09-01 |
CN1254915C (zh) | 2006-05-03 |
JP2004260788A (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3851302B2 (ja) | バッファー回路及びこれを利用したアクティブマトリックス表示装置 | |
US7098882B2 (en) | Bidirectional shift register shifting pulse in both forward and backward directions | |
JP3835553B2 (ja) | レベルシフタ及び平板表示装置 | |
US8816951B2 (en) | Shift register unit, gate drive circuit, and display apparatus | |
US7176741B2 (en) | Level shift circuit | |
JP5057828B2 (ja) | 表示装置 | |
JP4902750B2 (ja) | 半導体装置及び表示装置 | |
JP3974124B2 (ja) | シフトレジスタおよびそれを用いる表示装置 | |
US7800575B2 (en) | Display device | |
JP2003248470A (ja) | レベル・シフタを内蔵したシフト・レジスタ | |
JP3512763B2 (ja) | 薄膜トランジスタ液晶表示装置のゲートドライバに用いられるシングルエンド型高電圧レベルシフタ | |
JP2009015286A (ja) | 画像表示装置及び駆動回路 | |
JP4617840B2 (ja) | ブートストラップ回路及びその駆動方法並びにシフトレジスタ回路、論理演算回路、半導体装置 | |
EP1130779A2 (en) | Level conversion circuit as well as semiconductor device and display unit comprising the same | |
JP4969322B2 (ja) | 電圧発生回路およびそれを備える画像表示装置 | |
CN111429830B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板 | |
US6630930B2 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
JP4832100B2 (ja) | 表示装置 | |
KR20030051209A (ko) | 레벨 쉬프터를 갖는 쉬프트 레지스터 | |
JP3208296B2 (ja) | 多値電圧出力回路および液晶駆動回路 | |
KR100835518B1 (ko) | 레벨 쉬프트 회로 | |
JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
KR100943708B1 (ko) | 레벨 시프트 회로 | |
CN113257190B (zh) | 信号输出电路和显示装置驱动器 | |
JP2002314400A (ja) | 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060711 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060831 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |