本発明に係る実施の形態の例について説明する。なお、本発明の趣旨及び範囲から逸脱することなく実施の形態の内容を変更することは、当業者であれば容易である。よって、例えば本発明は、下記実施の形態の記載内容に限定されない。
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに適宜置き換えることができる。
また、第1、第2などの序数は、構成要素の混同を避けるために付しており、各構成要素の数は、序数に限定されない。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
(実施の形態1)
本実施の形態では、パルス出力回路の例について説明する。
図1は、本実施の形態に係るパルス出力回路の例を説明するための図である。パルス出力回路SRは、図1(A)に示すように、入力されるセット信号S、リセット信号R、及びクロック信号CKに従い、パルス信号(出力信号OUT)を生成する機能を有する。なお、パルス出力回路SRに複数種のクロック信号を入力してもよい。
さらに、図1(A)に示すパルス出力回路SRは、図1(B)に示すように、トランジスタ11乃至トランジスタ15を有する。例えば、トランジスタ11乃至トランジスタ15は、同一の導電型である。トランジスタ11乃至トランジスタ15のそれぞれは、セット信号S、リセット信号R、及びクロック信号CKの一つ又は複数に従い導通が制御される。なお、図1(A)に示すパルス出力回路SRにトランジスタ11乃至トランジスタ15以外の素子を設けてもよい。
トランジスタ11のソース及びドレインの一方の電位は、クロック信号CKに従い変化する。トランジスタ11は、パルス信号(出力信号OUT)のハイレベルの電位を制御する機能を有する。例えば、トランジスタ11は、パルス信号(出力信号OUT)を、第1のハイレベルにするか否か、及び第2のハイレベルにするか否かを制御する機能を有する。このとき、第2のハイレベルの電位は、第1のハイレベルの電位よりも小さい。
なお、「信号に従い電位が変化する」とは、「信号が直接入力されることで電位が該信号の電位に変化する場合」のみに限定されない。例えば、「信号に従いスイッチがオン状態になることにより、電位が変化する場合」や、「容量結合により、信号の変化に合わせて電位が変化する場合」なども「信号に従い電位が変化する」に含まれる。
また、「信号に応じた電位」とは、「信号の電位と同じ値の電位」のみに限定されない。例えば、電圧降下により信号の電位が変化した値も「信号に応じた電位」に含まれる。
トランジスタ12のソース及びドレインの一方は、トランジスタ11のソース及びドレインの他方に電気的に接続され、他方の電位がパルス信号(出力信号OUT)の電位となる。さらに、トランジスタ12のゲートの電位は、セット信号S及びリセット信号Rに従い変化する。トランジスタ12は、パルス信号(出力信号OUT)をハイレベルに設定するか否かを制御する機能を有する。
トランジスタ13のソース及びドレインの一方には、電位VSSが与えられ、他方は、トランジスタ12のソース及びドレインの他方に電気的に接続される。さらに、トランジスタ13のゲートの電位は、セット信号S及びリセット信号Rに従い変化する。なお、クロック信号CKとは異なるクロック信号によりトランジスタ13のゲートの電位を制御してもよい。トランジスタ13は、ゲートの電位に応じてオン状態又はオフ状態になることにより、パルス信号(出力信号OUT)をローレベルに設定するか否かを制御する機能を有する。
トランジスタ14のソース及びドレインの一方には、電位Vaが与えられ、他方は、トランジスタ11のゲートに電気的に接続される。さらに、トランジスタ14のゲートの電位は、セット信号S及びリセット信号Rに従い変化、又はクロック信号CKに従い変化する。トランジスタ14は、トランジスタ11のゲートの電位を電位Vaに応じた値に設定するか否かを制御する機能を有する。
なお、「電位に応じた値」とは、「該電位と同じ値」のみに限定されない。例えば、電圧降下により上記電位の値から変化した場合も「電位に応じた値」に含まれる。
トランジスタ15のソース及びドレインの一方の電位は、セット信号S及びリセット信号Rに従い変化し、他方は、トランジスタ11のゲートに電気的に接続される。さらに、トランジスタ15のゲートの電位は、セット信号Sに従い変化する。トランジスタ15は、トランジスタ11のゲートを浮遊状態にするか否かを制御する機能を有する。
トランジスタ11乃至トランジスタ15としては、チャネル形成領域に例えばシリコンよりもバンドギャップが広い半導体を含むトランジスタを適用できる。バンドギャップの広い半導体としては、例えば酸化物半導体を適用できる。ただし、これに限定されず、例えば14族(シリコンなどの)の元素を有する半導体を含むトランジスタをトランジスタ11乃至トランジスタ15に用いてもよい。このとき、14族の元素を有する半導体が単結晶、多結晶、又は非晶質でもよい。
上記酸化物半導体としては、例えばIn系金属酸化物、Zn系金属酸化物、In−Zn系金属酸化物、又はIn−Ga−Zn系金属酸化物などを適用できる。また、上記In−Ga−Zn系金属酸化物に含まれるGaの一部若しくは全部の代わりに他の金属元素を含む金属酸化物を用いてもよい。
以下、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、1nm以上10nm未満の大きさの微結晶(ナノ結晶ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
以上が、酸化物半導体膜の構造に関する説明である。
さらに、本実施の形態に係るパルス出力回路の構成例について図2を参照して説明する。
図2(A)に示すパルス出力回路は、セット信号Sに相当するセット信号LIN、リセット信号Rに相当するリセット信号RIN、クロック信号CK1乃至クロック信号CK3、及び初期化信号RESに従いパルス信号(出力信号OUT)を生成して出力する機能を有する。なお、必ずしも初期化信号RESを用いなくてもよい。
図2(A)に示すパルス出力回路は、トランジスタ61乃至76を有する。
トランジスタ61のソース及びドレインの一方には、電位VDDが与えられる。さらに、トランジスタ61のゲートには、セット信号LINが入力される。
トランジスタ62のソース及びドレインの一方には、電位VSSが与えられ、他方は、トランジスタ61のソース及びドレインの他方に電気的に接続される。
トランジスタ63のソース及びドレインの一方は、トランジスタ61のソース及びドレインの他方に電気的に接続される。さらに、トランジスタ63のゲートには、セット信号LINが入力される。トランジスタ63は、図1(B)に示すトランジスタ15に相当する。
トランジスタ64のソース及びドレインの一方は、トランジスタ61のソース及びドレインの他方に電気的に接続される。さらに、トランジスタ64のゲートには、電位VDDが与えられる。
なお、必ずしもトランジスタ64を設けなくてもよい。
トランジスタ65のソース及びドレインの一方には、クロック信号CK1が入力される。さらに、トランジスタ65のゲートは、トランジスタ63のソース及びドレインの他方に電気的に接続される。トランジスタ65は、図1(B)に示すトランジスタ11に相当する。
トランジスタ66のソース及びドレインの一方は、トランジスタ65のソース及びドレインの他方に電気的に接続され、他方の電位がパルス信号(出力信号OUT)の電位となる。トランジスタ66は、図1(B)に示すトランジスタ12に相当する。
さらに、トランジスタ65のゲートとトランジスタ66のソース及びドレインの他方の間に容量C1が形成される。なお、必ずしも容量C1を形成しなくてもよい。
また、トランジスタ66のゲートとトランジスタ66のソース及びドレインの他方の間に容量C2が形成される。なお、トランジスタ66のゲートと、ソース及びドレインの他方との間の寄生容量を容量C2に用いてもよい。なお、必ずしも容量C2を形成しなくてもよい。
トランジスタ67のソース及びドレインの一方には、電位VSSが与えられ、他方は、トランジスタ66のソース及びドレインの他方に電気的に接続される。トランジスタ67は、図1(B)に示すトランジスタ13に相当する。
トランジスタ68のソース及びドレインの一方には、クロック信号CK1が入力される。さらに、トランジスタ68のゲートは、トランジスタ63のソース及びドレインの他方に電気的に接続される。
トランジスタ69のソース及びドレインの一方は、トランジスタ68のソース及びドレインの他方に電気的に接続され、他方の電位がパルス信号(出力信号SROUT)の電位となる。さらに、トランジスタ69のゲートは、トランジスタ64のソース及びドレインの他方に電気的に接続される。
さらに、トランジスタ68のゲートとトランジスタ69のソース及びドレインの他方の間に容量C3が形成される。なお、必ずしも容量C3を形成しなくてもよい。
また、トランジスタ69のゲートとトランジスタ69のソース及びドレインの他方の間に容量C4が形成される。なお、トランジスタ69のゲートと、ソース及びドレインの他方との間の寄生容量を容量C4に用いてもよい。なお、必ずしも容量C4を形成しなくてもよい。
トランジスタ70のソース及びドレインの一方には、電位VSSが与えられ、他方は、トランジスタ69のソース及びドレインの他方に電気的に接続される。さらに、トランジスタ70のゲートは、トランジスタ62のゲートに電気的に接続される。
なお、必ずしもトランジスタ68乃至トランジスタ70を設けなくてもよい。
トランジスタ71のソース及びドレインの一方には、電位Vaが与えられ、他方は、トランジスタ65のゲート及びトランジスタ68のゲートに電気的に接続される。さらに、トランジスタ71のゲートの電位は、セット信号LIN、リセット信号RIN、初期化信号RES、クロック信号CK2、及びクロック信号CK3に従い変化する。トランジスタ71は、図1(B)に示すトランジスタ14に相当する。
トランジスタ72のソース及びドレインの一方には、電位VDDが与えられ、他方は、トランジスタ67のゲート及びトランジスタ70のゲートに電気的に接続される。さらに、トランジスタ72のゲートには、リセット信号RINが入力される。
トランジスタ73のソース及びドレインの一方には、電位VDDが与えられ、他方は、トランジスタ67のゲート及びトランジスタ70のゲートに電気的に接続される。さらに、トランジスタ72のゲートには、初期化信号RESが入力される。
トランジスタ74のソース及びドレインの一方には、電位VSSが与えられ、他方は、トランジスタ67のゲート及びトランジスタ70のゲートに電気的に接続される。さらに、トランジスタ74のゲートには、セット信号LINが入力される。
トランジスタ75のソース及びドレインの一方には、電位VDDが与えられる。さらに、トランジスタ75のゲートには、クロック信号CK3が入力される。
トランジスタ76のソース及びドレインの一方は、トランジスタ75のソース及びドレインの他方に電気的に接続され、他方は、トランジスタ67のゲート及びトランジスタ70のゲートに電気的に接続される。さらに、トランジスタ76のゲートには、クロック信号CK2が入力される。
容量C5の一対の電極の一方には、電位VSSが与えられ、他方は、トランジスタ71のゲートに電気的に接続される。容量C5は、保持容量としての機能を有する。なお、必ずしも容量C5を設けなくてもよい。
トランジスタ61乃至トランジスタ76としては、例えばチャネル形成領域に上記酸化物半導体を含むトランジスタを適用できる。
次に、本実施の形態に係るパルス出力回路の駆動方法例として、図2(A)に示すパルス出力回路の駆動方法例について、図2(B)のタイミングチャートを参照して説明する。ここでは、一例として、トランジスタ61乃至トランジスタ76のそれぞれがNチャネル型であり、電位VDDが正の電位であり、電位VSSが負の電位であり、電位Vaの値が(VDD+VSS)/2であるとして説明する。また、セット信号LIN、リセット信号RIN、及びクロック信号CK1乃至クロック信号CK3のハイレベルの電位は、電位VDDと同じであり、ローレベルの電位は、電位VSSと同じであるとする。また、トランジスタ65のしきい値電圧とトランジスタ68のしきい値電圧は同じとする。また、トランジスタ66のしきい値電圧とトランジスタ69のしきい値電圧は同じとする。また、電位Vaとクロック信号CK1のローレベルの電位の電位差は、トランジスタ65のしきい値電圧よりも大きいとする。また、期間T1の前に、初期化信号RESのパルスを入力し、トランジスタ73をオン状態にし、トランジスタ67、トランジスタ70、トランジスタ71をオン状態にすることにより、パルス出力回路の初期化を行ってもよい。また、トランジスタ66のゲートと他の素子との接続箇所をノードNAとし、トランジスタ67のゲートと他の素子との接続箇所をノードNBとし、トランジスタ65のゲートと他の素子との接続箇所をノードNCとし、トランジスタ65のソース及びドレインの他方とトランジスタ66のソース及びドレインの一方との接続箇所をノードNDとする。
なお本明細書において、電位VSSとは、回路を動作させるために必要な、少なくとも2つの電源電位のうち、低い方の電位である。前記2つの電源電位のうち、高い方の電位は電位VDDである。
図2(A)に示すパルス出力回路の駆動方法例では、図2(B)の期間T1において、セット信号LINがハイレベルになり、トランジスタ72、トランジスタ74がオン状態になる。また、リセット信号RINがローレベルであるため、トランジスタ72がオフ状態になる。また、クロック信号CK1乃至クロック信号CK3がローレベルであるため、トランジスタ75及びトランジスタ76がオフ状態になる。
このとき、ノードNCの電位が電位VDDと同等の値まで上昇し、トランジスタ65、トランジスタ68がオン状態になり、ノードNDの電位がクロック信号CK1のローレベルの電位に応じた値になる。さらに、トランジスタ63がオフ状態になる。さらに、ノードNAの電位が電位VDDと同等の値まで上昇し、トランジスタ66、トランジスタ69がオン状態になる。さらに、トランジスタ64がオフ状態になる。このときの出力信号OUT、出力信号SROUTは、ローレベルである。以上により、図2(A)に示すパルス出力回路は、セット状態になる。
次に、期間T2において、セット信号LINがハイレベルのままであるため、トランジスタ61及びトランジスタ74はオン状態のままである。また、クロック信号CK1がハイレベルになる。また、リセット信号RIN、クロック信号CK2、クロック信号CK3がローレベルのままであるため、トランジスタ72、トランジスタ75、トランジスタ76がオフ状態のままである。
このとき、トランジスタ62、トランジスタ67、トランジスタ70、トランジスタ71はオフ状態のままである。さらに、トランジスタ65とトランジスタ66はオン状態のままであり、容量C1と、容量C2によって生じる容量結合により、ノードNAとノードNCの電位が電位VDDとトランジスタ65のしきい値電圧(Vth65)の和よりもさらに高い値、すなわち、VDD+Vth65+Vx(Vxは任意の値)まで上昇する。これにより、出力信号OUTの電位は、クロック信号CK1のハイレベルの電位と同等の値になる。また、トランジスタ68とトランジスタ69はオン状態のままであり、出力信号SROUTの電位は、クロック信号CK1のハイレベルの電位と同等の値になる。
次に、期間T3において、セット信号LINがローレベルになり、トランジスタ61、トランジスタ72、及びトランジスタ74がオフ状態になる。また、クロック信号CK1がハイレベルのままである。また、クロック信号CK2がハイレベルになり、トランジスタ76がオン状態になる。また、リセット信号RIN、クロック信号CK3はローレベルのままであるため、トランジスタ72及びトランジスタ75はオフ状態のままである。
このとき、トランジスタ62、トランジスタ67、トランジスタ70、トランジスタ71は、オフ状態のままである。また、トランジスタ66、トランジスタ69のゲートとドレインの間の電圧がVDD+Vxに維持され、出力信号OUT、出力信号SROUTの電位は、クロック信号CK1のハイレベルの電位と同等の値のままである。よって、出力信号OUT、出力信号SROUTは、ハイレベルを維持する。
次に、期間T4において、リセット信号RINがハイレベルになり、トランジスタ72がオン状態になる。また、クロック信号CK1がローレベルになる。また、クロック信号CK2がハイレベルのままであるため、トランジスタ76はハイレベルのままである。また、クロック信号CK3がハイレベルになり、トランジスタ75がオン状態になる。また、セット信号LINがローレベルのままであるため、トランジスタ61、トランジスタ63、トランジスタ74はオフ状態のままである。
このとき、ノードNBの電位が電位VDDと同等の値になり、トランジスタ62、トランジスタ67、トランジスタ70、トランジスタ71がオン状態になる。また、ノードNCの電位が電位Vaに応じた値になり、トランジスタ65、トランジスタ68はオン状態のままである。また、ノードNAの電位が、電位VSSに応じた値になることにより、トランジスタ66、トランジスタ69がオフ状態になる。よって、ノードNDの電位がクロック信号CK1のローレベルの電位に応じた値になる。よって、出力信号OUT、出力信号SROUTの電位がクロック信号CK1のローレベルの電位に応じた値になり、出力信号OUT、出力信号SROUTがローレベルになる。これにより、図2(A)に示すパルス出力回路は、リセット状態になる。
次に、期間T5において、リセット信号RINがハイレベルのままであるため、トランジスタ72はオン状態のままである。また、クロック信号CK2がローレベルになり、トランジスタ76がオフ状態になる。また、クロック信号CK3がハイレベルのままであるため、トランジスタ75はオン状態のままである。さらに、セット信号LIN、クロック信号CK1がローレベルのままであるため、トランジスタ61、トランジスタ63、トランジスタ74はオフ状態のままである。
このとき、ノードNBの電位は電位VDDに応じた値のままであり、トランジスタ62、トランジスタ67、トランジスタ70、トランジスタ71はオン状態のままである。また、ノードNCの電位が電位Vaと同等の値のままであり、トランジスタ65、トランジスタ68はオン状態のままである。また、ノードNAの電位が電位VSSと同等の値のままであるため、トランジスタ66、トランジスタ69はオフ状態のままである。よって、ノードNDの電位がクロック信号CK1のローレベルの電位と同等の値になる。よって、出力信号OUT、出力信号SROUTの電位は、クロック信号CK1のローレベルの電位と同等の値になり、出力信号OUT、出力信号SROUTはローレベルになる。
次に、期間T6において、リセット信号RINがローレベルになり、トランジスタ72がオフ状態になる。また、クロック信号CK1がハイレベルになる。また、クロック信号CK3がローレベルになり、トランジスタ75がオフ状態になる。さらに、セット信号LIN、クロック信号CK2がローレベルのままであるため、トランジスタ61、トランジスタ63、トランジスタ74はオフ状態のままである。
このとき、ノードNBの電位が電位VDDと同等の値のままであるため、トランジスタ62、トランジスタ67、トランジスタ70、トランジスタ71はオン状態のままである。また、ノードNCの電位が電位Vaと同等の値のままであるため、トランジスタ65、トランジスタ68はオン状態のままである。また、ノードNAの電位が電位VSSと同等の値のままであるため、トランジスタ66、トランジスタ69はオフ状態のままである。また、トランジスタ65のゲートの電位は、電位VDDよりも低い電位Vaであるため、ノードNDの電位がVa−Vth65になる。これは、クロック信号CK1のローレベルの電位よりも高く、ハイレベルの電位よりも低い値である。また、出力信号OUT、出力信号SROUTの電位は、クロック信号CK1のローレベルと同等の値になる。期間T4乃至期間T6に示すように、出力信号OUT、出力信号SROUTがローレベルのとき、ノードNDの電位は、電位VSSと、クロック信号CK1のローレベルの電位よりも高く、ハイレベルの電位よりも低いVa−Vth65と、に交互に変化する。よって、トランジスタ66のドレインの電位が電位VDDと電位VSSとに交互に変化する場合と比較して、トランジスタに対するストレスを抑制できる。
以上が図2(A)に示すパルス出力回路の説明である。
なお、本実施の形態に係るパルス出力回路の構成は、上記構成に限定されず、他の構成にすることもできる。
例えば、図3(A)に示すパルス出力回路は、図2(B)に示すパルス出力回路のトランジスタ62のゲートをトランジスタ72のソース及びドレインの他方に電気的に接続する代わりに、トランジスタ62のゲートにリセット信号RINを入力する構成である。これにより、パルス出力回路をリセット状態にする際に、ノードNAの電位を電位VSSと同等の値に設定する速度を速くできる。
また、図3(B)に示すように、図2(B)に示すパルス出力回路のトランジスタ64、トランジスタ68、トランジスタ69、トランジスタ70、トランジスタ73、トランジスタ75、トランジスタ76を必ずしも設けなくてもよい。
また、図4に示すように、トランジスタ62乃至トランジスタ76のそれぞれにバックゲートを設け、バックゲートの電位を制御することによりトランジスタ62乃至トランジスタ76のしきい値電圧を制御してもよい。例えば、Nチャネル型トランジスタのバックゲートに負電位を与えると、Nチャネル型トランジスタのしきい値電圧を正方向にシフトさせることができる。図4に示すパルス出力回路において、トランジスタ61、トランジスタ64、トランジスタ72、トランジスタ73、トランジスタ75、及びトランジスタ76のバックゲートのそれぞれには、電位BG1が与えられ、トランジスタ62、トランジスタ63、トランジスタ65乃至トランジスタ71、及びトランジスタ74のバックゲートのそれぞれには、電位BG2が与えられる。なお、電位BG1及び電位BG2として負電位を用いる場合、電位BG2の値は、電位BG1よりも低いことが好ましい。電位BG1が供給されるトランジスタのしきい値電圧が高すぎると、パルス出力回路の動作不良が起こりやすいためである。
なお、図3(A)又は図3(B)に示す構成においても同様に、トランジスタにバックゲートを設けてもよい。
さらに、図2(A)に示すパルス出力回路を複数段備えるシフトレジスタの例について図5を参照して説明する。
図5(A)に示すシフトレジスタ30は、複数段のパルス出力回路(パルス出力回路31_1乃至パルス出力回路31_N(Nは2以上の自然数)を有する。図5(A)では、一例としてN=4以上の場合について示す。
パルス出力回路31_1乃至パルス出力回路31_Nのそれぞれは、図2(A)に示すパルス出力回路に相当する。パルス出力回路31_1乃至パルス出力回路31_Nは、図5(B)に示すように、セット信号LIN、リセット信号RIN、初期化信号RES、クロック信号CK1、クロック信号CK2、及びクロック信号CK3に従い、出力信号OUT、出力信号SROUTとして複数のパルス信号を生成して出力する機能を有する。
パルス出力回路31_1には、セット信号LINとしてスタートパルス信号SPが入力される。さらに、パルス出力回路31_K(Kは2以上N以下の自然数)には、セット信号LINとしてパルス出力回路31_K−1から出力されるパルス信号(出力信号SROUT)が入力される。
パルス出力回路31_M(MはN−1以下の自然数)には、リセット信号RINとしてパルス出力回路31_M+2から出力されるパルス信号(出力信号SROUT)が入力される。
さらに、パルス出力回路31_1には、クロック信号CK1としてクロック信号CLK1が入力され、クロック信号CK2としてクロック信号CLK2が入力され、クロック信号CK3としてクロック信号CLK3が入力される。さらに、パルス出力回路31_1を基準として、3つ置きのパルス出力回路毎にクロック信号CK1としてクロック信号CLK1が入力され、クロック信号CK2としてクロック信号CLK2が入力され、クロック信号CK3としてクロック信号CLK3が入力される。
さらに、パルス出力回路31_2には、クロック信号CK1としてクロック信号CLK2が入力され、クロック信号CK2としてクロック信号CLK3が入力され、クロック信号CK3としてクロック信号CLK4が入力される。さらに、パルス出力回路31_2を基準として、3つ置きのパルス出力回路毎にクロック信号CK1としてクロック信号CLK2が入力され、クロック信号CK2としてクロック信号CLK3が入力され、クロック信号CK3としてクロック信号CLK4が入力される。
さらに、パルス出力回路31_3には、クロック信号CK1としてクロック信号CLK3が入力され、クロック信号CK2としてクロック信号CLK4が入力され、クロック信号CK3としてクロック信号CLK1が入力される。さらに、パルス出力回路31_3を基準として、3つ置きのパルス出力回路毎にクロック信号CK1としてクロック信号CLK3が入力され、クロック信号CK2としてクロック信号CLK4が入力され、クロック信号CK3としてクロック信号CLK1が入力される。
パルス出力回路31_4には、クロック信号CK1としてクロック信号CLK4が入力され、クロック信号CK2としてクロック信号CLK1が入力され、クロック信号CK3としてクロック信号CLK2が入力される。さらに、パルス出力回路31_4を基準として、3つ置きのパルス出力回路毎にクロック信号CK1としてクロック信号CLK4が入力され、クロック信号CK2としてクロック信号CLK1が入力され、クロック信号CK3としてクロック信号CLK2が入力される。なお、図5(A)では、一例として、パルス出力回路31_N+2に入力されるにクロック信号CK1、クロック信号CK2、及びクロック信号CK3が、パルス出力回路31_4に入力されるクロック信号CK1、クロック信号CK2、及びクロック信号CK3と同じであるとする。
さらに、パルス出力回路31_N+1及びパルス出力回路31_N+2のそれぞれの構成は、図2(A)に示すパルス出力回路の構成のうち、トランジスタ72が無い構成である。パルス出力回路31_N+1から出力されるパルス信号(出力信号SROUT_N+1)は、リセット信号RINとしてパルス出力回路31_N−1に入力される。また、パルス出力回路31_N+2から出力されるパルス信号(出力信号SROUT_N+2)は、リセット信号RINとしてパルス出力回路31_Nに入力される。なお、パルス出力回路31_N+1、パルス出力回路31_N+2を設けずに、別途生成したパルス信号をパルス出力回路31_N−1、パルス出力回路31_Nに入力してもよい。また、必ずしも出力信号OUT_N+1及び出力信号OUT_N+2を出力しなくてもよい。
さらに、パルス出力回路31_1乃至パルス出力回路31_N+2のそれぞれには、初期化信号RESとして、初期化信号INI_RESが入力される。
次に、図5(A)に示すシフトレジスタ30の駆動方法例について、図5(C)のタイミングチャートを参照して説明する。ここでは、一例として、電位VDDが正の電位であり、電位VSSが負の電位であり、電位Vaが(VDD+VSS)/2であるとして説明する。また、一例として、セット信号LIN、リセット信号RIN、及びクロック信号CLK1乃至クロック信号CLK4のハイレベルの電位は、電位VDDと同じであり、ローレベルの電位は、電位VSSと同じであるとする。また、一例として、クロック信号CLK1乃至クロック信号CLK4のデューティ比が50%であるとする。また、一例として、クロック信号CLK2がクロック信号CLK1よりも1/4周期分遅れているとし、クロック信号CLK3がクロック信号CLK2よりも1/4周期分遅れているとし、クロック信号CLK4がクロック信号CLK3よりも1/4周期分遅れているとする。また、一例として、スタートパルス信号SPのパルスの幅がクロック信号CLK1乃至クロック信号CLK4のパルスの幅と同じであるとする。また、各パルス出力回路がセット状態になる前に、初期化信号INI_RESのパルスを入力し、パルス出力回路の初期化を行うとする。
図5(C)に示すように、図5(A)に示すシフトレジスタ30は、時刻T11にスタートパルス信号SPがハイレベルになることにより、時刻T12にクロック信号CLK1がハイレベルになる。さらに、シフトレジスタ30は、クロック信号CLK1乃至クロック信号CLK4に従い、出力信号SROUT_1乃至出力信号SROUT_Nのパルスを順次出力し、出力信号OUT_1乃至出力信号OUT_Nのパルスを順次出力する。
以上が図5(A)に示すシフトレジスタ30の駆動方法例の説明である。
なお、図5(A)に示すシフトレジスタ30に保護回路を設けてもよい。例えば、図6(A)に示すシフトレジスタ30は、図5(A)に示すシフトレジスタにおいて、初期化信号INI_RES、クロック信号CLK1乃至クロック信号CLK4、スタートパルス信号SPを入力するための配線に保護回路32が電気的に接続された構成である。
また、図6(B)に示すシフトレジスタ30は、図6(A)に示すシフトレジスタ30から出力信号OUT_1乃至出力信号OUT_Nを出力するための配線に保護回路33が電気的に接続された構成である。
また、図5(A)に示すシフトレジスタ30に図6(A)に示す保護回路32と、図6(B)に示す保護回路33を設けてもよい。
保護回路32及び保護回路33は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の電源線とを導通状態にする回路である。保護回路32及び保護回路33は、例えばダイオードなどを用いて構成される。
図6に示すように、保護回路を設けることにより、シフトレジスタにおいて、静電気放電(ESDともいう)などにより発生する過電圧の電気耐性を高めることができる。
図1乃至図6を参照して説明したように、本実施の形態に係るパルス出力回路の一例では、トランジスタ11を設け、出力するパルス信号がローレベルの期間において、トランジスタ11により、トランジスタ12のソース及びドレインの一方の電位をクロック信号のハイレベルの電位よりも低くする。これにより、トランジスタ12に与えられるストレスを抑制できるため、トランジスタの劣化を抑制できる。
(実施の形態2)
本実施の形態では、実施の形態1に係るパルス出力回路を用いた表示装置の例について図7乃至図10を参照して説明する。
図7(A)に示す表示装置は、画素部201と、駆動回路部202と、を含む。
画素部201は、X行(Xは2以上の自然数)Y列(Yは2以上の自然数)に配置された複数の画素回路211を備え、駆動回路部202は、ゲートドライバ221、ソースドライバ223などの駆動回路を備える。
ゲートドライバ221は、実施の形態1に示すパルス出力回路を複数段有するシフトレジスタ(例えば図5(A)に示すシフトレジスタ30)を備える。例えば、ゲートドライバ221は、シフトレジスタから出力されるパルス信号により、走査線GL_1乃至GL_Xの電位を制御する機能を有する。なお、ゲートドライバ221を複数設け、複数のゲートドライバ221により、走査線GL_1乃至GL_Xを分割して制御してもよい。
ソースドライバ223には、画像信号が入力される。ソースドライバ223は、画像信号を元に画素回路211に書き込むデータ信号を生成する機能を有する。また、ソースドライバ223は、データ線DL_1乃至DL_Yの電位を制御する機能を有する。
ソースドライバ223は、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ223は、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ223を構成してもよい。このとき、シフトレジスタとしては、実施の形態1に示すパルス出力回路を複数段有するシフトレジスタ(例えば図5(A)に示すシフトレジスタ30)を用いることができる。
複数の画素回路211のそれぞれは、複数の走査線GLの一つを介してパルス信号が入力され、複数のデータ線DLの一つを介してデータ信号が入力される。複数の画素回路211のそれぞれは、ゲートドライバ221によりデータ信号のデータの書き込み及び保持が制御される。例えば、m行n列目の画素回路211は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ221からパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(nはY以下の自然数)を介してソースドライバ223からデータ信号が入力される。
複数の画素回路211のそれぞれは、例えば、図7(B−1)に示すように、液晶素子230と、トランジスタ231_1と、容量素子233_1と、を備える。
液晶素子230の一対の電極の一方の電位は、画素回路211の仕様に応じて適宜設定される。液晶素子230は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路211のそれぞれが有する液晶素子230の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路211毎の液晶素子230の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子を備える表示装置の表示方式としては、TN(Twisted Nematic)モード、IPS(In Plane Switching)モード、STN(Super Twisted Nematic)モード、VA(Vertical Alignment)モード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、FFS(Fringe Field Switching)モード、又はTBA(Transverse Bend Alignment)モードなどを用いてもよい。
また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
m行n列目の画素回路211において、トランジスタ231_1のソース及びドレインの一方は、データ線DL_nに電気的に接続され、他方は液晶素子230の一対の電極の他方に電気的に接続される。また、トランジスタ231_1のゲートは、走査線GL_mに電気的に接続される。トランジスタ231_1は、オン状態又はオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子233_1の一対の電極の一方は、電位供給線VLに電気的に接続され、他方は、液晶素子230の一対の電極の他方に電気的に接続される。なお、電位供給線VLの電位の値は、画素回路211の仕様に応じて適宜設定される。容量素子233_1は、書き込まれたデータを保持する保持容量としての機能を有する。
図7(B−1)の画素回路211を備える表示装置では、ゲートドライバ221により各行の画素回路211を順次選択し、トランジスタ231_1をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路211は、トランジスタ231_1がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図7(B−2)に示す画素回路は、トランジスタ231_2と、容量素子233_2と、トランジスタ234と、発光素子(ELともいう)235と、を備える。
トランジスタ231_2のソース及びドレインの一方は、データ線DL_nに電気的に接続される。さらに、トランジスタ231_2のゲートは、ゲート信号線GL_mに電気的に接続される。
トランジスタ231_2は、オン状態又はオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子233_2の一対の電極の一方は、電源線VL_aに電気的に接続され、他方は、トランジスタ231_2のソース及びドレインの他方に電気的に接続される。
容量素子233_2は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ234のソース及びドレインの一方は、電源線VL_aに電気的に接続される。さらに、トランジスタ234のゲートは、トランジスタ231_2のソース及びドレインの他方に電気的に接続される。
発光素子235のアノード及びカソードの一方は、電源線VL_bに電気的に接続され、他方は、トランジスタ234のソース及びドレインの他方に電気的に接続される。
発光素子235としては、例えば有機エレクトロルミネセンス素子などを用いることができる。
なお、電源線VL_a及び電源線VL_bの一方には、電位VDDが与えられ、他方には、電位VSSが与えられる。
図7(B−2)の画素回路211を備える表示装置では、ゲートドライバ221により各行の画素回路211を順次選択し、トランジスタ231_2をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路211は、トランジスタ231_2がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ234のソースとドレインの間に流れる電流量が制御され、発光素子235は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
さらに、図7(A)に示す表示装置が、低消費電力モードでの動作が可能な場合の駆動方法の例について、図8のタイミングチャートを参照して説明する。ここでは、一例として、ゲートドライバ221に実施の形態1に示すシフトレジスタを用いる場合について説明する。
図7(A)に示す表示装置の動作は、通常モード及び低消費電力モードに分けられる。
通常モードのときの動作について説明する。このとき、図8の期間311に示すように、スタートパルス信号SP、電源電圧PWR、及びクロック信号CLK1乃至クロック信号CLK4をシフトレジスタに入力すると、シフトレジスタは、スタートパルス信号SPのパルスに従い、出力信号SROUT_1乃至出力信号SROUT_Nのパルスを順次出力し、出力信号OUT_1乃至出力信号OUT_Nのパルスを順次出力する。なお、電源電圧PWRとしては、電位VDDと電位VSSからなる電源電圧、電位Vaと電位VSSからなる電源電圧が挙げられる。
次に、通常モードから低消費電力モードになるときの動作について説明する。このとき、図8の期間312に示すように、シフトレジスタに対する電源電圧PWR、クロック信号CLK1乃至クロック信号CLK4、及びスタートパルス信号SPの出力を停止させる。
このとき、シフトレジスタに対し、まずスタートパルス信号SPの入力を停止させ、次にクロック信号CLK1乃至クロック信号CLK4の入力を順次停止させ、次に電源電圧PWRの入力を停止させることが好ましい。これにより、シフトレジスタの誤動作を抑制できる。
シフトレジスタに対する電源電圧PWR、クロック信号CLK1乃至クロック信号CLK4、及びスタートパルス信号SPの入力を停止させると、出力信号SROUT_1乃至出力信号SROUT_Nのパルスの出力が停止し、出力信号OUT_1乃至出力信号OUT_Nのパルスの出力が停止する。よって、表示装置が低消費電力モードになる。
その後シフトレジスタを通常モードに復帰させる場合には、図8の期間313に示すように、シフトレジスタに対するスタートパルス信号SP、クロック信号CLK1乃至クロック信号CLK4、及び電源電圧PWRの入力を再開させる。
このとき、シフトレジスタに対し、まず電源電圧PWRの入力を再開させ、次にクロック信号CLK1乃至クロック信号CLK4の入力を再開させ、次にスタートパルス信号SPの入力を再開させる。さらにこのとき、クロック信号CLK1乃至クロック信号CLK4が入力される配線の電位を電位VDDに設定した後にクロック信号CLK1乃至クロック信号CLK4の入力を順次再開させることが好ましい。
シフトレジスタに対するスタートパルス信号SP、クロック信号CLK1乃至クロック信号CLK4、及び電源電圧PWRの入力を再開させると、シフトレジスタは、スタートパルス信号SPのパルスに従い、出力信号SROUT_1乃至出力信号SROUT_Nのパルスを順次出力し、出力信号OUT_1乃至出力信号OUT_Nのパルスを順次出力する。よって、表示装置は通常モードに復帰する。
以上が表示装置の例の説明である。
図8を参照して説明したように、本実施の形態に係る表示装置の一例では、必要に応じてシフトレジスタを備える駆動回路の動作を停止できる。よって、例えば画素回路のトランジスタにオフ電流の低いトランジスタを用い、画像を表示する際に、一部又は全部の画素回路でデータ信号の書き換えが不要である場合、駆動回路の動作を停止させ、書き換え間隔を長くすることにより、消費電力を低減できる。
なお、図9に示すように、ゲートドライバ221と画素回路211の間(ゲート信号線GL)に保護回路225を接続してもよい。また、ソースドライバ223と画素回路211の間(データ信号線DL)に保護回路225を接続してもよい。保護回路225は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の電源線とを導通状態にする回路である。保護回路225は、例えばダイオードなどを用いて構成される。
図9に示すように、保護回路を設けることにより、ESDなどにより発生する過電圧に対する表示装置の耐性を高めることができる。
図1乃至図9を参照して説明したように、本実施の形態に係る表示装置の一例では、実施の形態1に示すパルス出力回路を用いてゲートドライバ、ソースドライバなどの駆動回路を構成する。上記駆動回路では、トランジスタに対するストレスが小さいため、表示装置の信頼性を高めることができる。
さらに、本実施の形態に係る表示装置の構造例について図10を参照して説明する。
図10(A)に示す表示装置は、縦電界方式の液晶表示装置である。
導電層703a及び703bは、絶縁層701を挟んで基板700の一平面に設けられる。
導電層703aは、駆動回路部202に設けられる。導電層703aは、駆動回路のトランジスタのゲートとしての機能を有する。
導電層703bは、画素部201に設けられる。導電層703bは、画素回路のトランジスタのゲートとしての機能を有する。
絶縁層704は、導電層703a及び703bの上に設けられる。絶縁層704は、駆動回路のトランジスタのゲート絶縁層、及び画素回路のトランジスタのゲート絶縁層としての機能を有する。
半導体層705aは、絶縁層704を挟んで導電層703aに重畳する。半導体層705aは、駆動回路のトランジスタのチャネルが形成される層(チャネル形成層ともいう)としての機能を有する。
半導体層705bは、絶縁層704を挟んで導電層703bに重畳する。半導体層705bは、画素回路のトランジスタのチャネル形成層としての機能を有する。
導電層706aは、半導体層705aに電気的に接続される。導電層706aは、駆動回路のトランジスタが有するソース及びドレインの一方としての機能を有する。
導電層706bは、半導体層705aに電気的に接続される。導電層706bは、駆動回路のトランジスタが有するソース及びドレインの他方としての機能を有する。
導電層706cは、半導体層705bに電気的に接続される。導電層706cは、画素回路のトランジスタが有するソース及びドレインの一方としての機能を有する。
導電層706dは、半導体層705bに電気的に接続される。導電層706dは、画素回路のトランジスタが有するソース及びドレインの他方としての機能を有する。
絶縁層707は、半導体層705a及び半導体層705bの上、及び導電層706a乃至導電層706dの上に設けられる。絶縁層707は、トランジスタを保護する絶縁層(保護絶縁層ともいう)としての機能を有する。
絶縁層708は、絶縁層707の上に設けられる。絶縁層708は、平坦化層としての機能を有する。絶縁層708を設けることにより、絶縁層708よりも下層の導電層と絶縁層708よりも上層の導電層とによる寄生容量の発生を抑制できる。
導電層709a及び導電層709b1は、絶縁層708の上に設けられる。
導電層709aは、絶縁層707及び絶縁層708を挟んで半導体層705aに重畳する。導電層709aは、駆動回路のトランジスタのゲートとしての機能を有する。例えば、導電層709aを駆動回路のトランジスタのバックゲートとして機能させてもよい。例えば、Nチャネル型トランジスタの場合、上記バックゲートに、負電位を与えることにより、トランジスタのしきい値電圧を正方向にシフトさせることができる。また、上記バックゲートを接地させてもよい。
導電層709b1は、画素回路の容量素子が有する一対の電極の一方としての機能を有する。
絶縁層710は、絶縁層708の表面及び導電層709b1の上に設けられる。なお、絶縁層710のうち、駆動回路のトランジスタの上に形成される部分を除去することにより、絶縁層708中の水素や水を外部に放出できるため、絶縁層707から絶縁層708が剥がれてしまうことを抑制できる。絶縁層710は、保護絶縁層としての機能を有する。また、絶縁層710は、画素回路の容量素子の誘電体層としての機能を有する。
導電層711は、絶縁層710の上に設けられ、絶縁層707、絶縁層708、及び絶縁層710を貫通して設けられた開口部により導電層706dに電気的に接続される。さらに、導電層711は、絶縁層710を挟んで導電層709b1に重畳する。導電層711は、画素回路の液晶素子が有する一対の電極の一方、及び容量素子が有する一対の電極の他方としての機能を有する。
着色層722は、基板720の一平面の一部に設けられる。着色層722は、カラーフィルタとしての機能を有する。
絶縁層723は、着色層722を挟んで基板720の一平面に設けられる。絶縁層723は、平坦化層としての機能を有する。
導電層721は、絶縁層723の一平面に設けられる。導電層721は、画素回路の液晶素子が有する一対の電極の他方としての機能を有する。なお、導電層721の上に別途絶縁層を設けてもよい。
液晶層750は、シール材751を用いて、導電層711と導電層721の間に設けられる。なお、絶縁層707及び絶縁層710のうち、シール材751下に位置する部分を除去してもよい。
さらに、図10(B)に示す表示装置は、横電界方式(FFSモード)の表示装置であり、図10(A)に示す表示装置と比較した場合、導電層703cを別途有し、導電層709b1の代わりに導電層709b2を有し、導電層711の代わりに導電層712を有し、液晶層750の代わりに液晶層760を有する点が異なる。図10(A)に示す表示装置と同じ部分については、図10(A)に示す表示装置の説明を適宜援用する。
導電層703cは、絶縁層701の上に設けられる。このとき、導電層706dは、絶縁層704を挟んで導電層703cに重畳する。
導電層709b2は、絶縁層708の上に設けられる。導電層709b2は、画素回路の液晶素子が有する一対の電極の一方としての機能を有する。さらに、導電層709b2は、画素回路の容量素子が有する一対の電極の一方としての機能を有する。
導電層712は、絶縁層710の上に設けられ、絶縁層707、絶縁層708、及び絶縁層710を貫通して設けられた開口部により導電層706dに電気的に接続される。また、導電層712は、櫛歯部を有し、櫛歯部の櫛のそれぞれが絶縁層710を挟んで導電層709b2に重畳する。導電層712は、画素回路の液晶素子が有する一対の電極の他方としての機能を有する。さらに、導電層712は、画素回路の容量素子が有する一対の電極の他方としての機能を有する。
液晶層760は、シール材751により、導電層711と導電層712の上に設けられる。
なお、図10(A)及び図10(B)では、トランジスタをチャネルエッチ型のトランジスタとしているが、これに限定されず、例えばチャネルストップ型のトランジスタとしてもよい。また、トップゲート型のトランジスタとしてもよい。
さらに、図10(A)及び図10(B)に示す表示装置の各構成要素について説明する。なお、各層を積層構造にしてもよい。
基板700及び720としては、例えばガラス基板又はプラスチック基板などを適用できる。
絶縁層701としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。
導電層703a乃至703cとしては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、又はスカンジウムなどの金属材料を含む層を適用できる。
絶縁層704としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。例えば、絶縁層704としては、窒化シリコン層及び酸化窒化シリコン層の積層を適用できる。このとき、上記窒化シリコン層を、組成の異なる複数の窒化シリコン層の積層としてもよい。また、絶縁層704として、酸化物層を用いてもよい。上記酸化物層としては、例えばIn:Ga:Zn=1:3:2の原子比である酸化物の層などを用いることができる。
半導体層705a及び半導体層705bとしては、例えば酸化物半導体層を用いることができる。
上記酸化物半導体としては、実施の形態1に示すように、例えばIn系金属酸化物、Zn系金属酸化物、In−Zn系金属酸化物、又はIn−Ga−Zn系金属酸化物などを適用できる。また、上記In−Ga−Zn系金属酸化物に含まれるGaの一部若しくは全部の代わりに他の金属元素を含む金属酸化物を用いてもよい。なお、上記酸化物半導体が結晶を有していてもよい。例えば、上記酸化物半導体が多結晶又は単結晶でもよい。また、上記酸化物半導体が非晶質でもよい。
上記他の金属元素としては、例えばガリウムよりも多くの酸素原子と結合が可能な金属元素を用いればよく、例えばチタン、ジルコニウム、ハフニウム、ゲルマニウム、及び錫のいずれか一つ又は複数の元素を用いればよい。また、上記他の金属元素としては、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムのいずれか一つ又は複数の元素を用いればよい。これらの金属元素は、スタビライザーとしての機能を有する。なお、これらの金属元素の添加量は、金属酸化物が半導体として機能することが可能な量である。酸素原子との結合がガリウムよりも多くできる金属元素を用い、さらには金属酸化物中に酸素を供給することにより、金属酸化物中の酸素欠陥を少なくできる。
さらに、例えばIn:Ga:Zn=1:1:1の原子比である第1の酸化物半導体層、In:Ga:Zn=3:1:2の原子比である第2の酸化物半導体層、及びIn:Ga:Zn=1:1:1の原子比である第3の酸化物半導体層の積層により、半導体層705a及び半導体層705bを構成してもよい。上記積層により半導体層705a及び半導体層705bを構成することにより、例えばトランジスタの電界効果移動度を高めることができる。
上記酸化物半導体を含むトランジスタは、バンドギャップが広いため熱励起によるリーク電流が少ない。さらに、正孔の有効質量が10以上と重く、トンネル障壁の高さが2.8eV以上と高い。これにより、トンネル電流が少ない。さらに、半導体層中のキャリアが極めて少ない。よって、オフ電流を低くできる。例えば、オフ電流は、室温(25℃)でチャネル幅1μmあたり1×10−19A(100zA)以下である。より好ましくは1×10−22A(100yA)以下である。トランジスタのオフ電流は、低ければ低いほどよいが、トランジスタのオフ電流の下限値は、約1×10−30A/μmであると見積もられる。なお、上記酸化物半導体層に限定されず、半導体層705a及び半導体層705bとして14族(シリコンなど)の元素を有する半導体層を用いてもよい。例えば、シリコンを含む半導体層としては、単結晶シリコン層、多結晶シリコン層、又は非晶質シリコン層などを用いることができる。
例えば、水素又は水などの不純物を可能な限り除去し、酸素を供給して酸素欠損を可能な限り減らすことにより、上記酸化物半導体を含むトランジスタを作製できる。このとき、チャネル形成領域において、ドナー不純物といわれる水素の量を、二次イオン質量分析法(SIMSともいう)の測定値で1×1019/cm3以下、好ましくは1×1018/cm3以下に低減することが好ましい。
高純度化させた酸化物半導体層を電界効果トランジスタに用いることにより、酸化物半導体層のキャリア密度を1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満にできる。このように、キャリア密度を少なくすることにより、チャネル幅1μmあたりの電界効果トランジスタのオフ電流を1×10−19A(100zA)以下、より好ましくは1×10−22A(100yA)以下にまで抑制できる。電界効果トランジスタのオフ電流は、低ければ低いほどよいが、電界効果トランジスタのオフ電流の下限値は、約1×10−30A/μmであると見積もられる。
なお、上記酸化物半導体を、CAAC−OSとしてもよい。
例えば、スパッタリング法を用いてCAAC−OSである酸化物半導体層を形成できる。このとき、多結晶である酸化物半導体スパッタリング用ターゲットを用いてスパッタリングを行う。上記スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥離することがある。このとき、結晶状態を維持したまま、上記スパッタリング粒子が基板に到達することにより、スパッタリング用ターゲットの結晶状態が基板に転写される。これにより、CAAC−OSが形成される。
また、CAAC−OSを形成するために、以下の条件を適用することが好ましい。
例えば、不純物濃度を低減させてCAAC−OSを形成することにより、不純物による酸化物半導体の結晶状態の崩壊を抑制できる。例えば、成膜室内に存在する不純物(水素、水、二酸化炭素、及び窒素など)を低減することが好ましい。また、成膜ガス中の不純物を低減することが好ましい。例えば、成膜ガスとして露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いることが好ましい。
また、成膜時の基板温度を高くすることが好ましい。上記基板温度を高くすることにより、平板状のスパッタリング粒子が基板に到達したときに、スパッタリング粒子のマイグレーションが起こり、平らな面を向けてスパッタリング粒子を基板に付着させることができる。例えば、基板加熱温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として酸化物半導体膜を成膜することにより酸化物半導体層を形成する。
また、成膜ガス中の酸素割合を高くし、電力を最適化して成膜時のプラズマダメージを抑制させることが好ましい。例えば、成膜ガス中の酸素割合を、30体積%以上、好ましくは100体積%にすることが好ましい。
導電層706a乃至導電層706dとしては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、スカンジウム、又はルテニウムなどの金属材料を含む層を適用できる。
絶縁層707としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。
絶縁層708としては、例えば有機絶縁材料又は無機絶縁材料の層などを適用できる。例えば、アクリル樹脂などを用いて絶縁層708を構成してもよい。
導電層709a、導電層709b1、及び導電層709b2としては、例えば導体としての機能を有し、光を透過する金属酸化物の層などを適用できる。例えば、酸化インジウム酸化亜鉛又はインジウム錫酸化物などを適用できる。
絶縁層710としては、例えば絶縁層704に適用可能な材料を用いることができる。
導電層711、導電層712、及び導電層721としては、例えば光を透過する金属酸化物の層などを適用できる。例えば、酸化インジウム酸化亜鉛又はインジウム錫酸化物などを適用できる。
着色層722は、例えば赤(R)、緑(G)、及び青(B)の一つを呈する光を透過する機能を有する。着色層722としては、染料又は顔料を含む層を用いることができる。
絶縁層723としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。また、絶縁層723に適用可能な材料の層を用いてもよい。
液晶層750としては、例えばTN液晶、OCB液晶、STN液晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いることができる。
液晶層760としては、例えばブルー相を示す液晶を含む層を適用できる。
ブルー相を示す液晶を含む層は、例えばブルー相を示す液晶、カイラル剤、液晶性モノマー、非液晶性モノマー、及び重合開始剤を含む液晶組成物により構成される。ブルー相を示す液晶は、応答時間が短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、液晶表示装置の動作を速くできる。
以上が図10に示す表示装置の構造例の説明である。
図10を参照して説明したように、本実施の形態に係る表示装置の一例では、画素回路と同一基板上に駆動回路を設ける。これにより、画素回路と駆動回路を接続するための配線の数を少なくできる。
(実施の形態3)
本実施の形態では、実施の形態2の表示装置を用いたパネルを備える電子機器の例について、図11を参照して説明する。
図11(A)に示す電子機器は、携帯型情報端末の一例である。
図11(A)に示す電子機器は、筐体1011と、筐体1011に設けられたパネル1012と、ボタン1013と、スピーカー1014と、を具備する。
なお、筐体1011に、外部機器に接続するための接続端子及び操作ボタンが設けられていてもよい。
さらに、実施の形態2の表示装置を用いてパネル1012を構成してもよい。
さらに、タッチパネルを用いてパネル1012を構成してもよい。これにより、パネル1012においてタッチ検出を行うことができる。タッチパネルとしては、例えば光学式タッチパネル、静電容量式タッチパネル、抵抗膜式タッチパネルなどを適用できる。
ボタン1013は、筐体1011に設けられる。例えば、ボタン1013が電源ボタンであれば、ボタン1013を押すことにより、電子機器のオン状態を制御できる。
スピーカー1014は、筐体1011に設けられる。スピーカー1014は音声を出力する。
なお、筐体1011にマイクが設けられていてもよい。筐体1011にマイクを設けられることにより、例えば図7(A)に示す電子機器を電話機として機能させることができる。
図11(A)に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
図11(B)に示す電子機器は、折り畳み式の情報端末の一例である。
図11(B)に示す電子機器は、筐体1021aと、筐体1021bと、筐体1021aに設けられたパネル1022aと、筐体1021bに設けられたパネル1022bと、軸部1023と、ボタン1024と、接続端子1025と、記録媒体挿入部1026と、スピーカー1027と、を備える。
筐体1021aと筐体1021bは、軸部1023により接続される。
さらに、実施の形態2の表示装置を用いてパネル1022a及び1022bを構成してもよい。
さらに、タッチパネルを用いてパネル1022a及び1022bを構成してもよい。これにより、パネル1022a及び1022bにおいてタッチ検出を行うことができる。タッチパネルとしては、例えば光学式タッチパネル、静電容量式タッチパネル、抵抗膜式タッチパネルなどを適用できる。
図11(B)に示す電子機器は、軸部1023を有するため、パネル1022aとパネル1022bを対向させて折り畳むことができる。
ボタン1024は、筐体1021bに設けられる。なお、筐体1021aにボタン1024を設けてもよい。例えば、ボタン1024が電源ボタンであれば、ボタン1024を押すことにより、電子機器のオン状態を制御できる。
接続端子1025は、筐体1021aに設けられる。なお、筐体1021bに接続端子1025が設けられていてもよい。また、接続端子1025が筐体1021a及び筐体1021bの一方又は両方に複数設けられていてもよい。接続端子1025は、図11(B)に示す電子機器と他の機器を接続するための端子である。
記録媒体挿入部1026は、筐体1021aに設けられる。筐体1021bに記録媒体挿入部1026が設けられていてもよい。また、記録媒体挿入部1026が筐体1021a及び筐体1021bの一方又は両方に複数設けられていてもよい。例えば、記録媒体挿入部にカード型記録媒体を挿入することにより、カード型記録媒体のデータを電子機器に読み出し、又は電子機器内のデータをカード型記録媒体に書き込むことができる。
スピーカー1027は、筐体1021bに設けられる。スピーカー1027は、音声を出力する。なお、筐体1021aにスピーカー1027を設けてもよい。
なお、筐体1021a又は筐体1021bにマイクを設けてもよい。筐体1021a又は筐体1021bにマイクが設けられることにより、例えば図11(B)に示す電子機器を電話機として機能させることができる。
図11(B)に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
図11(C)に示す電子機器は、据え置き型情報端末の一例である。図11(C)に示す電子機器は、筐体1031と、筐体1031に設けられたパネル1032と、ボタン1033と、スピーカー1034と、を具備する。
さらに、実施の形態2の表示装置を用いてパネル1032を構成してもよい。
さらに、タッチパネルを用いてパネル1032を構成してもよい。これにより、パネル1032においてタッチ検出を行うことができる。タッチパネルとしては、例えば光学式タッチパネル、静電容量式タッチパネル、抵抗膜式タッチパネルなどを適用できる。
なお、筐体1031の甲板部1035にパネル1032と同様のパネルを設けてもよい。
さらに、筐体1031に券などを出力する券出力部、硬貨投入部、及び紙幣挿入部などを設けてもよい。
ボタン1033は、筐体1031に設けられる。例えば、ボタン1033が電源ボタンであれば、ボタン1033を押すことにより、電子機器のオン状態を制御できる。
スピーカー1034は、筐体1031に設けられる。スピーカー1034は、音声を出力する。
図11(C)に示す電子機器は、例えば現金自動預け払い機、チケットなどの注文をするための情報通信端末(マルチメディアステーションともいう)、又は遊技機としての機能を有する。
図11(D)は、据え置き型情報端末の一例である。図11(D)に示す電子機器は、筐体1041と、筐体1041に設けられたパネル1042と、筐体1041を支持する支持台1043と、ボタン1044と、接続端子1045と、スピーカー1046と、を備える。
なお、筐体1041に外部機器に接続させるための接続端子を設けてもよい。
さらに、実施の形態2の表示装置を用いてパネル1042を構成してもよい。
さらに、タッチパネルを用いてパネル1042を構成してもよい。これにより、パネル1042においてタッチ検出を行うことができる。タッチパネルとしては、例えば光学式タッチパネル、静電容量式タッチパネル、抵抗膜式タッチパネルなどを適用できる。
ボタン1044は、筐体1041に設けられる。例えば、ボタン1044が電源ボタンであれば、ボタン1044を押すことにより、電子機器のオン状態を制御できる。
接続端子1045は、筐体1041に設けられる。接続端子1045は、図11(D)に示す電子機器と他の機器を接続するための端子である。例えば、接続端子1045により図11(D)に示す電子機器とパーソナルコンピュータを接続すると、パーソナルコンピュータから入力されるデータ信号に応じた画像をパネル1042に表示させることができる。例えば、図11(D)に示す電子機器のパネル1042が接続する他の電子機器のパネルより大きければ、当該他の電子機器の表示画像を拡大することができ、複数の人が同時に視認しやすくなる。
スピーカー1046は、筐体1041に設けられる。スピーカー1046は、音声を出力する。
図11(D)に示す電子機器は、例えば出力モニタ、パーソナルコンピュータ、及びテレビジョン装置の一つ又は複数としての機能を有する。
以上が図11に示す電子機器の例の説明である。
図11を参照して説明したように、本実施の形態に係る電子機器では、パネルに実施の形態2の表示装置を用いたパネルを設けることにより、信頼性の高い電子機器を提供できる。