KR20130003250A - 스테이지 회로 및 이를 이용한 주사 구동부 - Google Patents

스테이지 회로 및 이를 이용한 주사 구동부 Download PDF

Info

Publication number
KR20130003250A
KR20130003250A KR1020110064437A KR20110064437A KR20130003250A KR 20130003250 A KR20130003250 A KR 20130003250A KR 1020110064437 A KR1020110064437 A KR 1020110064437A KR 20110064437 A KR20110064437 A KR 20110064437A KR 20130003250 A KR20130003250 A KR 20130003250A
Authority
KR
South Korea
Prior art keywords
node
input terminal
transistor
gate
voltage
Prior art date
Application number
KR1020110064437A
Other languages
English (en)
Inventor
정경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110064437A priority Critical patent/KR20130003250A/ko
Priority to US13/249,091 priority patent/US8803562B2/en
Publication of KR20130003250A publication Critical patent/KR20130003250A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 주사신호를 동시 또는 순차적으로 공급할 수 있도록 한 스테이지 회로에 관한 것이다.
본 발명의 스테이지 회로는 제 1전원과 출력단자 사이에 연결되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 3입력단자 사이에 연결되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터와, 상기 출력단자와 제 2전원 사이에 연결되며 게이트전극이 제 3노드에 접속되는 제 3트랜지스터를 포함하는 출력부와; 제 1입력단자, 제 2입력단자 및 제 6입력단자에 접속되며, 제 1기간 동안 주사신호가 순차적으로 출력되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 순차 구동부와; 제 4입력단자 및 제 5입력단자 중 적어도 하나에 접속되며, 제 2기간 동안 주사신호가 동시에 공급되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 동시 구동부를 구비하며; 상기 제 2기간 동안 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 공급되는 클럭신호들은 동시에 게이트 온 전압 또는 게이트 오프 전압으로 설정된다.

Description

스테이지 회로 및 이를 이용한 주사 구동부{Stage Circuit and Scan Driver Using the same}
본 발명은 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것으로, 특히 주사신호를 동시 또는 순차적으로 공급할 수 있도록 한 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 있다.
평판표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 유기전계발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응하는 전류를 유기 발광 다이오드로 공급함으로써 유기 발광 다이오드에서 빛이 발생되게 한다.
이와 같은 종래의 유기전계발광 표시장치는 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부, 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부, 주사선들 및 데이터선들에 접속되는 복수의 화소를 포함하는 화소부를 구비한다.
화소부에 포함된 화소들은 주사선으로 주사신호가 공급될 때 선택되어 데이터선으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소들은 데이터신호에 대응하는 소정 휘도의 빛을 생성하면서 영상을 표시한다.
유기전계발광 표시장치의 구동방법은 순차 발광(Progressive Emission) 및 동시 발광(Simultaneous Emission) 방식으로 구분된다. 순차 발광 방식은 각 주사선별로 데이터가 순차적으로 입력되고, 데이터의 입력 순서와 동일하게 화소들이 수평라인 단위로 순차적으로 발광되는 방식을 의미한다.
동시 발광 방식은 각 주사선별로 데이터가 순차적으로 입력되고, 모든 화소들로 데이터가 입력된 이후에 화소들이 동시에 발광되는 방식을 의미한다. 이와 같은 동시 발광 방식을 구현하기 위해서는 주사선들로 주사신호를 동시 또는 순차적으로 공급하여야 한다.
따라서, 본 발명의 목적은 주사신호를 동시 또는 순차적으로 공급할 수 있는 스테이지 회로 및 이를 이용한 주사 구동부를 제공하는데 있다.
본 발명의 실시예에 의한 스테이지 회로는 제 1전원과 출력단자 사이에 연결되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 3입력단자 사이에 연결되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터와, 상기 출력단자와 제 2전원 사이에 연결되며 게이트전극이 제 3노드에 접속되는 제 3트랜지스터를 포함하는 출력부와; 제 1입력단자, 제 2입력단자 및 제 6입력단자에 접속되며, 제 1기간 동안 주사신호가 순차적으로 출력되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 순차 구동부와; 제 4입력단자 및 제 5입력단자 중 적어도 하나에 접속되며, 제 2기간 동안 주사신호가 동시에 공급되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 동시 구동부를 구비하며; 상기 제 2기간 동안 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 공급되는 클럭신호들은 동시에 게이트 온 전압 또는 게이트 오프 전압으로 설정된다.
바람직하게, 상기 제 1기간 동안 게이트 온 전압이 공급시간이 중첩되지 않도록 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 클럭신호들이 공급된다. 상기 제 4입력단자는 상기 제 1기간 동안 게이트 오프 전압으로 설정되며, 상기 제 2기간 동안 게이트 온 전압 및 게이트 오프 전압을 반복하는 제어신호를 공급받는다.
상기 순차 구동부는 상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와, 상기 제 1노드와 상기 제 2전원 사이에 연결되며 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와, 상기 제 2노드와 상기 제 6입력단자 사이에 연결되며 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와, 상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 2노드에 접속되는 제 7트랜지스터를 구비한다.
상기 동시 구동부는 상기 제 2전원과 상기 제 3노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 8트랜지스터와, 상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 9트랜지스터와, 상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 10트랜지스터와, 상기 제 1전원과 상기 제 3노드 사이에 연결되며 게이트전극이 상기 제 5입력단자에 접속되는 제 11트랜지스터를 구비한다.
본 발명의 실시예에 의한 복수의 주사선들로 주사신호를 공급하기 위하여 상기 주사선들 각각과 접속되는 스테이지를 포함하는 주사 구동부에 있어서; 상기 스테이지는 제 1전원과 출력단자 사이에 연결되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 3입력단자 사이에 연결되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터와, 상기 출력단자와 상기 제 1전원보다 낮은 전압을 가지는 제 2전원 사이에 연결되며 게이트전극이 제 3노드에 접속되는 제 3트랜지스터를 포함하는 출력부와; 제 1입력단자, 제 2입력단자 및 제 6입력단자에 접속되며, 제 1기간 동안 주사신호가 순차적으로 출력되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 순차 구동부와; 제 4입력단자 및 제 5입력단자 중 적어도 하나에 접속되며, 제 2기간 동안 주사신호가 동시에 공급되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 동시 구동부를 구비하며; 상기 제 2기간 동안 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 공급되는 클럭신호들은 동시에 게이트 온 전압 또는 게이트 오프 전압으로 설정된다.
바람직하게, 상기 제 1기간 동안 제 1클럭신호, 제 2클럭신호 및 제 3클럭신호가 상기 복수의 스테이지의 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 교대로 입력된다. 상기 제 1클럭신호, 제 2클럭신호 및 제 3클럭신호는 차례로 게이트 온 전압레벨로 설정되며, 각각 3수평주기와 1/3 듀티비를 갖는다.
상기 제 1기간 동안 제 1클럭신호, 제 3클럭신호 및 제 5클럭신호가 상기 복수의 스테이지들 중 홀수 스테이지의 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 교대로 입력되며, 상기 제 1기간 동안 제 2클럭신호, 제 4클럭신호 및 제 6클럭신호가 상기 복수의 스테이지들 중 짝수 스테이지의 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 교대로 입력된다. 상기 제 1클럭신호, 제 2클럭신호, 제 3클럭신호, 제 4클럭신호, 제 5클럭신호 및 제 6클럭신호는 차례로 게이트 온 전압레벨로 설정되며, 각각 6수평주기와 1/3듀티비를 갖는다.
본 발명의 스테이지 회로 및 이를 이용한 주사 구동부에 의하면 주사선들로 주사신호를 동시 또는 순차적으로 공급할 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 주사 구동부의 제 1실시예를 나타내는 도면이다.
도 3은 스테이지의 제 1실시예를 나타내는 회로도이다.
도 4는 도 2의 주사 구동부에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 파형도이다.
도 5는 도 2의 주사 구동부에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 6은 도 1에 도시된 주사 구동부의 제 2실시예를 나타내는 도면이다.
도 7은 도 6의 주사 구동부에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 파형도이다.
도 8은 도 6의 주사 구동부에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 9는 도 1에 도시된 주사 구동부의 제 3실시예를 나타내는 도면이다.
도 10은 스테이지의 회로의 제 2실시예를 나타내는 회로도이다.
도 11은 도 9의 주사 구동부에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 파형도이다.
도 12는 도 9의 주사 구동부에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 13은 도 1에 도시된 주사 구동부의 제 4실시예를 나타내는 도면이다.
도 14는 도 13에 도시된 주사 구동부에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 파형도이다.
도 15는 도 13의 주사 구동부에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 16은 본 발명의 스테이지의 제 3실시예를 나타내는 도면이다.
도 17은 본 발명의 스테이지의 제 4실시예를 나타내는 도면이다.
도 18은 본 발명의 스테이지의 제 5실시예를 나타내는 도면이다.
도 19는 도 18에 도시된 스테이지 회로를 이용하여 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 20은 본 발명의 스테이지의 제 6실시예를 나타내는 도면이다.
도 21은 도 20에 도시된 스테이지 회로를 이용하여 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 1 내지 도 21을 참조하여 자세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 화소들(30)을 포함하는 화소부(40)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호 공급한다. 주사선들(S1 내지 Sn)로 주사신호가 공급되면 화소들(30)이 선택된다. 여기서, 주사 구동부(10)는 구동방법에 대응하여 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하거나 순차적으로 공급한다. 이를 위하여, 주사 구동부(10)는 주사선들(S1 내지 Sn) 각각과 접속되는 스테이지 회로(미도시)를 구비한다.
데이터 구동부(20)는 주사신호에 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 여기서, 데이터신호는 순차적으로 공급되는 주사신호에 동기되도록 공급된다.
타이밍 제어부(50)는 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 제어신호(미도시)를 공급한다. 또한, 타이밍 제어부(50)는 외부로부터의 데이터(미도시)를 데이터 구동부(20)로 공급한다.
화소들(30)은 데이터신호에 대응하는 전압을 저장하고, 저장된 전압에 대응하는 전류를 유기 발광 다이오드(미도시)로 공급하면서 소정 휘도의 빛을 생성한다.
도 2는 도 1에 도시된 주사 구동부의 제 1실시예를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 4개의 스테이지를 도시하기로 한다.
도 2를 참조하면, 본 발명의 제 1실시예에 의한 주사 구동부(10)는 주사선들(S1 내지 S4)과 각각 접속되도록 스테이지(ST1 내지 ST4)를 구비한다. 스테이지(ST1 내지 ST4)는 동일한 회로로 구성되며, 주사신호를 동시 또는 순차적으로 출력한다.
스테이지(ST1 내지 ST4) 각각은 주사선들(S1 내지 S4) 중 어느 하나와 접속되며 3개의 클럭신호(CLK1, CLK2, CLK3) 및 2개의 제어신호(MCS, CS)에 의하여 구동된다.
스테이지(ST1 내지 ST4) 각각은 제 1입력단자(101), 제 2입력단자(102), 제 3입력단자(103), 제 4입력단자(104), 제 5입력단자(105), 제 6입력단자(106) 및 출력단자(107)를 구비한다.
i(i는 1, 4, 7, ...)번째 스테이지에 포함된 제 1입력단자(101)는 제 1클럭신호(CLK1), 제 2입력단자(102)는 제 2클럭신호(CLK2), 제 3입력단자(103)는 제 3클럭신호(CLK3)를 공급받는다
i+1번째 스테이지에 포함된 제 1입력단자(101)는 제 2클럭신호(CLK2), 제 2입력단자(102)는 제 3클럭신호(CLK3), 제 3입력단자(103)는 제 1클럭신호(CLK1)를 공급받는다.
i+2번째 스테이지에 포함된 제 1입력단자(101)는 제 3클럭신호(CLK3), 제 2입력단자(102)는 제 1클럭신호(CLK1), 제 3입력단자(103)는 제 2클럭신호(CLK2)를 공급받는다.
제 1클럭신호(CLK1), 제 2클럭신호(CLK2) 및 제 3클럭신호(CLK3)는 서로 중첩되지 않도록 순차적으로 공급(즉, 로우레벨)된다. 일례로, 하나의 주사선을 주사하는데 걸리는 시간을 1수평주기(1H)라고 할 때, 클럭신호(CLK1, CLK2, CLK3)는 각각 3H의 주기를 가지며 듀티비가 1/3이고, 인접한 두 클럭신호의 위상차는 1H이다. 이 경우, 하나의 클럭신호(예를 들면, CLK1)가 공급되는 기간(즉, 로우레벨) 동안 나머지 클럭신호들(예를 들면, CLK2, CLK3)은 공급되지 않는다.(즉, 하이레벨)
스테이지(ST1 내지 ST4) 각각에 포함된 제 4입력단자(104)는 제어신호(CS), 제 5입력단자(105)는 모드 제어신호(MCS), 제 6입력단자(106)는 이전단 스테이지의 출력신호를 공급받는다. 단, 첫번째 스테이지(ST1)의 제 6입력단자(106)는 시작신호(SSP)를 공급받는다.
모드 제어신호(MCS) 및 제어신호(CS)는 주사 구동부(10)에서 주사신호를 동시에 공급하기 위하여 사용된다. 일례로, 모드 제어신호(MCS)가 게이트 오프전압(하이레벨)으로 설정되고, 제어신호(CS)가 게이트 온 전압(로우레벨)으로 설정되는 경우 주사 구동부(10)에서 주사선들(S1 내지 Sn)로 주사신호가 동시에 공급된다.
도 3은 도 2에 도시된 스테이지의 제 1실시예를 나타내는 회로도이다. 도 3에서는 설명의 편의성을 위하여 제 1스테이지(ST1)를 도시하기로 한다. 도 3에서 트랜지스터들(M1 내지 M11)은 PMOS로 형성된 것으로 도시되었지만 본원 발명이 이에 한정되지는 않는다. 일례로, 트랜지스터들(M1 내지 M11)은 NMOS로 형성될 수도 있다.
도 3을 참조하면, 본 발명의 제 1실시예에 의한 스테이지(ST1)는 순차 구동부(230), 동시 구동부(232) 및 출력부(234)를 구비한다.
순차 구동부(230)는 제 1입력단자(101), 제 2입력단자(102) 및 제 6입력단자(106)로 공급되는 신호에 대응하여 주사신호를 출력한다. 이와 같은 순차 구동부(230)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급하기 위하여 사용된다. 이를 위하여, 순차 구동부(230)는 제 4트랜지스터(M4) 내지 제 7트랜지스터(M7)를 구비한다.
제 4트랜지스터(M4)는 제 1전원(VDD)과 제 2노드(N2) 사이에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 1노드(N1)에 인가된 전압에 대응하여 턴-온 또는 턴-오프된다. 제 4트랜지스터(M4)가 턴-온되면 제 2노드(N2)로 제 1전원(VDD)의 전압이 공급된다. 여기서, 제 1전원(VDD)은 게이트 오프 전압, 즉 하이레벨의 전압으로 설정된다.
제 5트랜지스터(M5)는 제 1노드(N1)와 제 2전원(VSS) 사이에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 제 1입력단자(101)에 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 1입력단자(101)로 제 1클럭신호(CLK1)가 공급될 때 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS)이 공급된다. 여기서, 제 2전원(VSS)은 게이트 온 전압, 즉 로우레벨의 전압으로 설정된다.
제 6트랜지스터(M6)는 제 6입력단자(106)와 제 2노드(N2) 사이에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 2입력단자(102)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 2입력단자(102)로 제 2클럭신호(CLK2)가 공급될 때 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 제 6입력단자(106)와 제 2노드(N2)가 전기적으로 접속된다.
제 7트랜지스터(M7)는 제 1전원(VDD)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 7트랜지스터(M7)의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 7트랜지스터(M7)는 제 2노드(N2)에 인가된 전압에 대응하여 턴-온 또는 턴-오프된다. 제 7트랜지스터(M7)가 턴-온되면 제 1전원(VDD)의 전압이 제 1노드(N1)로 공급된다.
한편, 본원 발명에서 제 7트랜지스터(M7)는 제 5트랜지스터(M5)보다 높은 저항값을 갖도록 형성된다. 일례로, 제 7트랜지스터(M7) 및 제 5트랜지스터(M5)의 W/L을 제어하여 저항값을 조절할 수 있다. 제 7트랜지스터(M7)는 제 5트랜지스터(M5)보다 높은 저항값을 갖도록 형성되는 경우 제 7트랜지스터(M7) 및 제 5트랜지스터(M5)가 동시에 턴-온되면 제 1노드(N1)의 전압은 대략 제 2전원(VSS)의 전압으로 하강된다.
동시 구동부(232)는 제 4입력단자(104) 및 제 5입력단자(105)로 공급되는 신호에 대응하여 주사신호를 출력한다. 이와 같은 동시 구동부(232)는 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하기 위하여 사용된다. 이를 위하여, 동시 구동부(232)는 제 8트랜지스터(M8) 내지 제 11트랜지스터(M11)를 구비한다.
제 8트랜지스터(M8)는 제 3노드(N3)와 제 2전원(VSS) 사이에 접속된다. 그리고, 제 8트랜지스터(M8)의 게이트전극은 제 4입력단자(104)에 접속된다. 이와 같은 제 8트랜지스터(M8)는 제어신호(CS)가 공급(게이트 온 전압)될 때 턴-온되어 제 3노드(N3)로 제 2전원(VSS)의 전압을 공급한다.
제 9트랜지스터(M9)는 제 1전원(VDD)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 9트랜지스터(M9)의 게이트전극은 제 4입력단자(104)에 접속된다. 이와 같은 제 9트랜지스터(M9)는 제어신호(CS)가 공급될 때 턴-온되어 제 1노드(N1)로 제 1전원(VDD)의 전압을 공급한다.
제 10트랜지스터(M10)는 제 1전원(VDD)과 제 2노드(N2) 사이에 접속된다. 그리고, 제 10트랜지스터(M10)의 게이트전극은 제 4입력단자(104)에 접속된다. 이와 같은 제 10트랜지스터(M10)는 제어신호(CS)가 공급될 때 턴-온되어 제 2노드(N2)로 제 1전원(VDD)의 전압을 공급한다.
제 11트랜지스터(M11)는 제 3노드(N3)와 제 1전원(VDD) 사이에 접속된다. 그리고, 제 11트랜지스터(M11)의 게이트전극은 제 5입력단자(105)에 접속된다. 이와 같은 제 5입력단자(105)는 모드 제어신호(MCS)가 공급(게이트 온 전압)될 때 턴-온되어 제 3노드(N3)로 제 1전원(VDD)의 전압을 공급한다.
출력부(234)는 제 3입력단자(103), 제 1노드(N1), 제 2노드(N2) 및 제 3노드(N3)로 인가되는 전압에 대응하여 출력단자(107)의 전압을 제어한다. 이를 위하여, 출력부(234)는 제 1트랜지스터(M1) 내지 제 3트랜지스터(M3), 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다.
제 1트랜지스터(M1)는 제 1전원(VDD)과 출력단자(107) 사이에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)에 인가된 전압에 대응하여 턴-온 또는 턴-오프된다. 제 1트랜지스터(M1)가 턴-온되면 출력단자(107)로 제 1전원(VDD)의 전압이 공급된다.
제 2트랜지스터(M2)는 출력단자(107)와 제 3입력단자(103) 사이에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 2노드(N2)에 인가된 전압에 대응하여 턴-온 또는 턴-오프된다. 제 2트랜지스터(M2)가 턴-온되면 제 3입력단자(103)로 입력되는 제 3클럭신호(CLK3)가 출력단자(107)로 공급된다.
제 3트랜지스터(M3)는 출력단자(107)와 제 2전원(VSS) 사이에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 3노드(N3)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 3노드(N3)에 인가된 전압에 대응하여 턴-온 또는 턴-오프된다. 제 3트랜지스터(M3)가 턴-온되면 출력단자(107)로 제 2전원(VSS)의 전압이 공급된다.
제 1커패시터(C1)는 출력단자(107)와 제 2노드(N2) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 2트랜지스터(M2)의 턴-온 또는 턴-오프에 대응하는 전압을 충전함과 동시에 출력단자(107)로 공급되는 전압에 대응하여 제 2노드(N2)의 전압을 제어한다.
제 2커패시터(C2)는 출력단자(107)와 제 3노드(N3) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 제 3트랜지스터(M3)의 턴-온 또는 턴-오프에 대응하는 전압을 충전함과 동시에 출력단자(107)로 공급되는 전압에 대응하여 제 3노드(N3)의 전압을 제어한다.
도 4는 도 2의 주사 구동부에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 파형도이다.
도 4를 참조하면, 주사신호를 순차적으로 출력하는 기간 동안 모드 제어신호(MCS)는 게이트 온 전압으로 설정되고, 제어신호(CS)는 게이트 오프 전압으로 설정된다.
제어신호(CS)가 게이트 오프 전압으로 설정되면 제 8트랜지스터(M8) 내지 제 10트랜지스터(M10)가 턴-오프된다.
모드 제어신호(MCS)가 게이트 온 전압으로 설정되면 제 11트랜지스터(M11)가 턴-온된다. 제 11트랜지스터(M11)가 턴-온되면 제 3노드(N3)로 제 1전원(VDD)의 전압이 공급되고, 이에 따라 제 3트랜지스터(M3)가 턴-오프된다.
이후, 서로 동기되도록 시작신호(SSP) 및 제 2클럭신호(CLK2)가 공급된다. 제 2클럭신호(CLK2)가 공급되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 제 2노드(N2)와 제 6입력단자(106)가 전기적으로 접속된다. 이 경우, 시작신호(SSP)가 제 2노드(N2)로 공급되어 제 7트랜지스터(M7) 및 제 2트랜지스터(M2)가 턴-온된다.
제 7트랜지스터(M7)가 턴-온되면 제 1노드(N1)로 제 1전원(VDD)이 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-오프된다. 제 2트랜지스터(M2)가 턴-온되면 출력단자(107)와 제 3입력단자(103)가 전기적으로 접속된다. 이때, 제 3입력단자(103)로는 제 3클럭신호(CLK3)가 공급되지 않기 때문에 출력단자(107)로는 주사신호가 공급되지 않는다.(즉, 하이레벨의 전압 공급) 한편, 제 2트랜지스터(M2)가 턴-온되는 기간 동안 제 1커패시터(C1)에는 제 2트랜지스터(M2)의 턴-온에 대응하는 전압이 충전된다.
이후, 제 2클럭신호(CLK2)의 공급이 중단되고, 제 3클럭신호(CLK3)가 공급된다. 제 2클럭신호(CLK2)의 공급이 중단되면 제 6트랜지스터(M6)가 턴-오프된다. 이때, 제 1커패시터(C1)에 충전된 전압에 대응하여 제 2트랜지스터(M2) 및 제 7트랜지스터(M7)는 턴-온 상태를 유지한다.
제 2트랜지스터(M2)가 턴-온 상태를 유지하기 때문에 제 3입력단자(103)로 공급된 제 3클럭신호(CLK3)는 출력단자(107)로 공급된다. 출력단자(107)로 공급된 제 3클럭신호(CLK3)는 주사신호로서 주사선(S1)으로 공급됨과 동시에 다음단 스테이지(ST2)로 공급된다. 이때, 제 1커패시터(C1)는 출력단자(107)의 전압에 대응하여 제 2노드(N2)의 전압을 제어하고, 이에 따라 제 2트랜지스터(M2)는 안정적으로 턴-온 상태를 유지한다.
출력단자(107)로 주사신호가 공급된 이후에 제 1클럭신호(CLK1)가 공급된다. 제 1클럭신호(CLK1)가 공급되면 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS)이 공급된다. 이때, 제 1노드(N1)는 제 7트랜지스터(M7)를 경유하여 제 1전원(VDD)에 접속되고, 제 5트랜지스터(M5)를 경유하여 제 2전원(VSS)에 접속된다. 여기서, 제 7트랜지스터(M7)가 제 5트랜지스터(M5)보다 높은 저항값을 갖기 때문에 제 1노드(N1)의 전압은 대략 제 2전원(VSS)의 전압으로 하강된다.
제 1노드(N1)로 제 2전원(VSS)의 전압이 공급되면 제 1트랜지스터(M1) 및 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 제 2노드(N2)제 2노드(N2)로 제 1전원(VDD)이 공급되고, 이에 따라 제 2트랜지스터(M2) 및 제 7트랜지스터(M7)가 턴-오프된다. 제 1트랜지스터(M1)가 턴-온되면 출력단자(107)로 제 1전원(VDD)의 전압이 공급된다.(즉, 주사신호의 공급이 중단된다)
한편, 제 2스테이지(ST2)는 제 3클럭신호(CLK3)와 동기되도록 제 1스테이지(ST1)의 출력신호를 공급받고, 이에 따라 제 1클럭신호(CLK1)와 동기되도록 제 2주사선(S2)으로 주사신호를 출력한다. 제 3스테이지(ST3)는 제 1클럭신호(CLK1)와 동기되도록 제 2스테이지(ST2)의 출력신호를 공급받고, 이에 따라 제 2클럭신호(CLK2)와 동기되도록 제 3주사선(S3)으로 주사신호를 출력한다.
실제로, 주사 구동부(10)는 상기와 같은 과정을 반복하면서 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 출력할 수 있다.
도 5는 도 2의 주사 구동부에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 5를 참조하면, 주사신호를 동시에 출력하는 기간 동안 시작신호(SSP)는 공급되지 않는다.(즉, 게이트 오프 전압)
그리고, 모드 제어신호(MCS), 클럭신호들(CLK1 내지 CLK3)은 서로 동기되도록 게이트 온 전압 및 오프 전압을 반복한다. 제어신호(CS)는 게이트 오프 전압의 모드 제어신호(MCS)가 공급되는 기간 중 적어도 일부기간 동안 게이트 온 전압으로 설정되고, 나머지 기간 동안 게이트 오프 전압으로 설정된다.
모드 제어신호(MCS) 및 클럭신호들(CLK1 내지 CLK3)이 게이트 오프 전압으로 설정되면, 제 5트랜지스터(M5), 제 6트랜지스터(M6) 및 제 11트랜지스터(M11)가 턴-오프된다.
제어신호(CS)가 공급되면(게이트 온 전압) 제 8트랜지스터(M8), 제 9트랜지스터(M9) 및 제 10트랜지스터(M10)가 턴-온된다. 제 9트랜지스터(M9)가 턴-온되면 제 1노드(N1)로 제 1전원(VDD)이 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-오프된다. 제 10트랜지스터(M10)가 턴-온되면 제 2노드(N2)로 제 1전원(VDD)이 공급되고, 이에 따라 제 2트랜지스터(M2)가 턴-오프된다.
제 8트랜지스터(M8)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS)이 공급되고, 이에 따라 제 3트랜지스터(M3)가 턴-온된다. 제 3트랜지스터(M3)가 턴-온되면 출력단자(107)로 제 2전원(VSS)의 전압이 공급되고, 이에 따라 주사선들(S1 내지 Sn)로 주사신호가 동시에 공급된다. 제 2커패시터(C2)는 출력단자(107)의 전압에 대응하여 제 3노드(N3)의 전압을 제어하고, 이에 따라 제 3트랜지스터(M3)는 안정적으로 턴-온 상태를 유지한다. 다시 말하여, 제 2커패시터(C2)는 출력단자(107)의 제 2전원(VSS)의 전압에 대응하여 제 3노드(N3)의 전압강 하강시키고(Bootstrap 동작), 이에 따라 제 3트랜지스터(M3)가 턴-온 상태를 유지하도록 제어한다.
이후, 모드 제어신호(MCS) 및 클럭신호들(CLK1 내지 CLK3)이 게이트 온 전압으로 설정되고, 제어신호(CS)이 공급이 중단된다.
제어신호(CS)의 공급이 중단되면 제 8트랜지스터(M8) 내지 제 10트랜지스터(M10)가 턴-오프된다.
모드 제어신호(MCS)가 공급되면 제 11트랜지스터(M11)가 턴-온된다. 제 11트랜지스터(M11)가 턴-온되면 제 3노드(N3)로 제 1전원(VDD)의 전압이 공급되고, 이에 따라 제 3트랜지스터(M3)가 턴-오프된다.
클럭신호들(CLK1 내지 CLK3)이 공급되면 제 5트랜지스터(M5), 제 6트랜지스터(M6)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS)의 전압이 공급된다. 제 1노드(N1)로 제 2전원(VSS)의 전압이 공급되면 제 1트랜지스터(M1) 및 제 4트랜지스터(M4)가 턴-온된다.
제 1트랜지스터(M1)가 턴-온되면 출력단자(107)로 제 1전원(VDD)의 전압이 공급된다. 제 4트랜지스터(M4)가 턴-온되면 제 2노드(N2)로 제 1전원(VDD)의 전압이 공급되고, 이에 따라 제 7트랜지스터(M7) 및 제 2트랜지스터(M2)가 턴-오프된다.
상술한 바와 같이 본원 발명에서는 제 1제어신호(CS1), 모드 제어신호(MCS) 및 클럭신호들(CLK1 내지 CLK3)을 이용하여 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하거나 중단할 수 있다.
도 6은 도 1에 도시된 주사 구동부의 제 2실시예를 나타내는 도면이다. 도 6에서는 설명의 편의성을 위하여 6개의 스테이지를 도시하기로 한다. 도 6을 설명할 때 도 2와 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명의 제 2실시예에 의한 주사 구동부(10)는 주사선들(S1 내지 S6)과 각각 접속되도록 스테이지(ST1 내지 ST6)를 구비한다. 스테이지(ST1 내지 ST6)는 도 3과 같은 회로로 구성되며, 주사신호를 동시 또는 순차적으로 출력한다.
홀수번째 스테이지들(ST1, ST3, ST5)의 제 1입력단자(101) 내지 제 3입력단자(103)에는 제 1클럭신호(CLK1), 제 3클럭신호(CLK3) 및 제 5클럭신호(CLK6)가 교대로 입력되고, 짝수번째 스테이지들(ST2, ST4, ST6)의 제 1입력단자(101) 내지 제 3입력단자(103)에는 제 2클럭신호(CLK2), 제 4클럭신호(CLK4) 및 제 6클럭신호(CLK6)가 교대로 입력된다.
구체적으로, j(j는 1, 7, 13,...) 스테이지(STj)의 제 1입력단자(101), 제 2입력단자(102) 및 제 3입력단자(103)에는 제 1클럭신호(CLK1), 제 3클럭신호(CLK3) 및 제 5클럭신호(CLK5)가 각각 입력되고, j+2 스테이지(STj+2)의 제 1입력단자(101), 제 2입력단자(102) 및 제 3입력단자(103)에는 제 3클럭신호(CLK3), 제 5클럭신호(CLK5) 및 제 1클럭신호(CLK1)가 각각 입력되고, j+4 스테이지(STj+4)의 제 1입력단자(101), 제 2입력단자(102) 및 제 3입력단자(103)에는 제 5클럭신호(CLK5), 제 1클럭신호(CLK1) 및 제 3클럭신호(CLK3)가 각각 입력된다.
그리고, j+1번째 스테이지(STj+1)의 제 1입력단자(101), 제 2입력단자(102) 및 제 3입력단자(103)에는 제 2클럭신호(CLK2), 제 4클럭신호(CLK4) 및 제 6클럭신호(CLK6)가 각각 입력되고, j+3번째 스테이지(STj+3)의 제 1입력단자(101), 제 2입력단자(102) 및 제 3입력단자(103)에는 제 4클럭신호(CLK4), 제 6클럭신호(CLK6) 및 제 2클럭신호(CLK2)가 각각 입력되고, j+5번째 스테이지(STj+5)의 제 1입력단자(101), 제 2입력단자(102) 및 제 3입력단자(103)에는 제 6클럭신호(CLK6), 제 2클럭신호(CLK2) 및 제 4클럭신호(CLK4)가 각각 입력된다.
여기서, 클럭신호들(CLK1 내지 CLKL6)은 도 7에 도시된 바와 같이 6H의 주기를 가지며, 듀티비가 1/3이고, 인접한 두 클럭신호의 위상차가 1H로 설정된다. 이 경우, 클럭신호들(CLK1 내지 CLK6) 각각은 2H의 기간 동안 공급되며, 인접한 클럭신호와 1H의 기간 동안 중첩된다.
도 7은 도 6의 주사 구동부에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 파형도이다.
도 7을 참조하면, 주사신호를 순차적으로 출력하는 기간 동안 모드 제어신호(MCS)는 게이트 온 전압으로 설정되고, 제어신호(CS)는 게이트 오프 전압으로 설정된다.
시작신호(SSP)는 제 3클럭신호(CLK3)와 중첩되게 제 1스테이지(ST1)공급된다. 그러면, 제 1스테이지(ST1)는 제 5클럭신호(CLK5)와 동기되도록 제 1주사선(S1)으로 주사신호를 출력한다.
제 1주사선(S1)으로 출력된 주사신호는 제 4클럭신호(CLK4)와 중첩되게 제 2스테이지(ST2)로 공급된다. 그러면, 제 2스테이지(ST2)는 제 6클럭신호(CLK6)와 동기되도록 제 2주사선(S2)으로 주사신호를 출력한다.
제 2주사선(S2)으로 출력된 주사신호는 제 5클럭신호(CLK5)와 중첩되게 제 3스테이지(ST3)로 공급된다. 그러면, 제 3스테이지(ST3)는 제 1클럭신호(CLK1)와 동기되도록 제 3주사선(S3)으로 주사신호를 출력한다.
제 3주사선(S3)으로 출력된 주사신호는 제 6클럭신호(CLK6)와 중첩되게 제 4스테이지(ST4)로 공급된다. 그러면, 제 4스테이지(ST4)는 제 2클럭신호(CLK2)와 동기되도록 제 4주사선(S4)으로 주사신호를 출력한다.
제 4주사선(S4)으로 출력된 주사신호는 제 1클럭신호(CLK6)와 중첩되게 제 5스테이지(ST5)로 공급된다. 그러면, 제 5스테이지(ST5)는 제 3클럭신호(CLK3)와 동기되도록 제 5주사선(S5)으로 주사신호를 출력한다.
제 5주사선(S5)으로 출력된 주사신호는 제 2클럭신호(CLK2)와 중첩되게 제 6스테이지(ST6)로 공급한다. 그러면, 제 6스테이지(ST6)는 제 4클럭신호(CLK4)와 동기되도록 제 6주사선(S6)으로 주사신호를 출력한다.
실제로, 본 발명의 주사 구동부는 상기와 같은 과정을 반복하면서 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 출력한다. 이 경우, 주사선들(S1 내지 Sn)로 공급된 주사신호를 이전 주사신호와 일부기간(즉, 1H) 중첩된다. 즉, 본원 발명에서는 스테이지의 연결관계를 제어함으로써 다양한 형태로 주사신호를 공급할 수 있다.
도 8은 도 6의 주사 구동부에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 8을 참조하면, 주사신호를 동시에 출력하는 기간 동안 시작신호(SSP)는 공급되지 않는다.(즉, 게이트 오프 전압) 그리고, 모드 제어신호(MCS), 클럭신호들(CLK1 내지 CLK6)은 서로 동기되도록 게이트 온 전압 및 오프 전압을 반복한다. 제어신호(CS)는 게이트 오프 전압의 모드 제어신호(MCS)가 공급되는 기간 중 적어도 일부기간 동안 게이트 온 전압으로 설정되고, 나머지 기간 동안 게이트 오프 전압으로 설정된다.
그러면, 제어신호(CS)에 대응하여 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급할 수 있다. 이와 같은 동시 구동방법은 도 5의 구동방법과 동일하기 때문에 상세한 설명은 생략하기로 한다.
도 9는 도 1에 도시된 주사 구동부의 제 3실시예를 나타내는 도면이다. 도 9를 설명할 때 도 2와 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 9를 참조하면, 본 발명의 제 3실시예에 의한 주사 구동부(10)는 모드 제어신호(MCS)를 공급받지 않는다. 즉, 도 2의 구성과 비교하여 제 5입력단자(105)가 제거된다. 그 외의 구성은 도 2와 동일하므로 상세한 설명은 생략하기로 한다.
도 10은 도 9에 도시된 스테이지의 회로의 실시예를 나타내는 회로도이다. 도 10을 설명할 때 도 3과 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 10을 참조하면, 본 발명의 실시예에 의한 스테이지 회로는 제 1전원(VDD)과 제 3노드(N3) 사이에 접속되는 제 11트랜지스터(M11')를 구비한다. 제 11트랜지스터(M11')의 게이트전극은 제 3입력단자(103)에 접속된다.
제 11트랜지스터(M11')는 제 3입력단자(103)로 제 3클럭신호(CLK3)가 공급될 때 턴-온되어 제 1전원(VDD)의 전압을 제 3노드(N3)로 공급한다.
도 11은 도 9의 주사 구동부에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 파형도이다.
도 11을 참조하면, 주사신호를 순차적으로 출력하는 기간 동안 제어신호(CS)는 게이트 오프 전압으로 설정된다. 제어신호(CS)가 게이트 오프 전압으로 설정되면 제 8트랜지스터(M8) 내지 제 10트랜지스터(M10)들이 턴-오프 상태로 설정된다.
이 경우, 제 1노드(N1) 내지 제 3노드(N3)의 전압은 제어신호(CS)와 무관하게 클럭신호들(CLK1 내지 CLK3)에 의하여 제어된다. 특히, 제 3노드(N3)는 제 3클럭신호(CLK3)가 공급될 때 마다 제 1전원(VDD)의 전압을 공급받고, 이에 따라 안정적으로 턴-오프 상태를 유지한다. 그 외의 동작과정은 도 4와 동일하므로 상세한 설명은 생략하기로 한다.
도 12는 도 9의 주사 구동부에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 12를 참조하면, 주사신호를 동시에 출력하는 기간 동안 시작신호(SSP)는 공급되지 않는다.(즉, 게이트 오프 전압) 그리고, 클럭신호들(CLK1 내지 CLK3)은 서로 동기되도록 게이트 온 전압 및 오프 전압을 반복한다. 제어신호(CS)는 게이트 오프 전압의 클럭신호(CLK1 내지 CLK3)가 공급되는 기간 중 적어도 일부기간 동안 게이트 온 전압으로 설정되고, 나머지 기간 동안 게이트 오프 전압으로 설정된다.
그러면, 제어신호(CS)에 대응하여 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급할 수 있다. 이와 같은 동시 구동방법은 도 5의 구동방법과 동일하기 때문에 상세한 설명은 생략하기로 한다.
도 13은 도 1에 도시된 주사 구동부의 제 4실시예를 나타내는 도면이다. 도 13을 설명할 때 도 6과 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 13을 참조하면, 본 발명의 제 4실시예에 의한 주사 구동부(10)는 모드 제어신호(MCS)를 공급받지 않는다. 이를 위하여, 스테이지들(ST1 내지 ST6) 각각은 도 10에 도시된 스테이지 회로로 구성된다.
도 14는 도 13에 도시된 주사 구동부에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 파형도이다.
도 14를 참조하면, 주사신호를 순차적으로 출력하는 기간 동안 제어신호(CS)는 게이트 오프 전압으로 설정되어 제 8트랜지스터(M8) 내지 제 10트랜지스터(M10)들이 턴-오프 상태로 설정된다.
이 경우, 제 1노드(N1) 내지 제 3노드(N3)의 전압은 제어신호(CS)와 무관하게 클럭신호들(CLK1 내지 CLK6)에 의하여 제어된다. 특히, 제 3노드(N3)는 제 3입력단자(103)로 클럭신호가 공급될 때 마다 제 1전원(VDD)의 전압을 공급받고, 이에 따라 안정적으로 턴-오프 상태를 유지한다. 그 외의 동작과정은 도 7과 동일하므로 상세한 설명은 생략하기로 한다.
도 15는 도 13의 주사 구동부에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다.
도 15를 참조하면, 주사신호를 동시에 출력하는 기간 동안 시작신호(SSP)는 공급되지 않는다.(즉, 게이트 오프 전압) 그리고, 클럭신호들(CLK1 내지 CLK6)은 서로 동기되도록 게이트 온 전압 및 오프 전압을 반복한다. 제어신호(CS)는 게이트 오프 전압의 클럭신호(CLK1 내지 CLK6)가 공급되는 기간 중 적어도 일부기간 동안 게이트 온 전압으로 설정되고, 나머지 기간 동안 게이트 오프 전압으로 설정된다.
그러면, 제어신호(CS)에 대응하여 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급할 수 있다. 이와 같은 동시 구동방법은 도 8의 구동방법과 동일하기 때문에 상세한 설명은 생략하기로 한다.
도 16은 본 발명의 스테이지의 제 3실시예를 나타내는 도면이다. 도 16을 설명할 때 도 3과 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 16을 참조하면, 본 발명의 제 3실시예에 의한 스테이지는 제 1전원(VDD)과 제 1노드(N1) 사이에 접속되는 제 7트랜지스터(M7') 및 제 1노드(N1)와 제 1전원(VDD) 사이에 접속되는 제 3커패시터(C3)를 구비한다. 제 7트랜지스터(M7')의 게이트전극은 제 6입력단자(106)와 접속된다. 제 7트랜지스터(M7')는 제 6입력단자(106)로 시작신호(SSP)가 공급될 때 턴-온되어 제 1노드(N1)로 제 1전원(VDD)의 전압을 공급한다.
제 3커패시터(C3)는 제 1노드(N1)에 인가된 전압을 충전한다.
도 4 및 도 16을 결부하여 동작과정을 설명하면, 주사신호를 순차적으로 출력하는 기간 동안 모드 제어신호(MCS)는 게이트 온 전압으로 설정되고, 제어신호(CS)는 게이트 오프 전압으로 설정된다.
제어신호(CS)가 게이트 오프 전압으로 설정되면 제 8트랜지스터(M8) 내지 제 10트랜지스터(M10)가 턴-오프된다.
모드 제어신호(MCS)가 게이트 온 전압으로 설정되면 제 11트랜지스터(M11)가 턴-온된다. 제 11트랜지스터(M11)가 턴-온되면 제 3노드(N3)로 제 1전원(VDD)의 전압이 공급되고, 이에 따라 제 3트랜지스터(M3)가 턴-오프된다.
이후, 서로 동기되도록 시작신호(SSP) 및 제 2클럭신호(CLK2)가 공급된다. 제 2클럭신호(CLK2)가 공급되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 제 2노드(N2)와 제 6입력단자(106)가 전기적으로 접속된다. 이 경우, 시작신호(SSP)가 제 2노드(N2)로 공급된다.
시작신호(SSP)가 공급되면 제 7트랜지스터(M7')가 턴-온된다. 제 7트랜지스터(M7')가 턴-온되면 제 1노드(N1)로 제 1전원(VDD)이 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-오프된다. 그리고, 제 3커패시터(C3)에는 제 1전원(VDD)에 대응하는 전압이 충전된다.
제 2노드(N2)로 시작신호가 공급되면 제 2트랜지스터(M2)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 출력단자(107)와 제 3입력단자(103)가 전기적으로 접속된다. 이때, 제 3입력단자(103)로는 제 3클럭신호(CLK3)가 공급되지 않기 때문에 출력단자(107)로는 주사신호가 공급되지 않는다.(즉, 하이레벨의 전압 공급) 한편, 제 2트랜지스터(M2)가 턴-온되는 기간 동안 제 1커패시터(C1)에는 제 2트랜지스터(M2)의 턴-온에 대응하는 전압이 충전된다.
이후, 제 2클럭신호(CLK2) 및 시작신호(SSP)의 공급이 중단되고, 제 3클럭신호(CLK3)가 공급된다. 제 2클럭신호(CLK2)의 공급이 중단되면 제 6트랜지스터(M6)가 턴-오프된다. 시작신호(SSP)의 공급이 중단되면 제 7트랜지스터(M7')가 턴-오프된다. 이때, 제 1커패시터(C1)에 충전된 전압에 대응하여 제 2트랜지스터(M2)는 턴-온 상태를 유지하고, 제 3커패시터(C3)에 충전된 전압에 대응하여 제 1트랜지스터(M1)는 턴-오프 상태를 유지한다.
제 2트랜지스터(M2)가 턴-온 상태를 유지하면 제 3입력단자(103)로 공급된 제 3클럭신호(CLK3)는 출력단자(107)로 공급된다. 출력단자(107)로 공급된 제 3클럭신호(CLK3)는 주사신호로서 주사선(S1)으로 공급됨과 동시에 다음단 스테이지(ST2)로 공급된다. 이때, 제 1커패시터(C1)는 출력단자(107)의 전압에 대응하여 제 2노드(N2)의 전압을 제어하고, 이에 따라 제 2트랜지스터(M2)는 안정적으로 턴-온 상태를 유지한다.
출력단자(107)로 주사신호가 공급된 이후에 제 1클럭신호(CLK1)가 공급된다. 제 1클럭신호(CLK1)가 공급되면 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS)이 공급된다. 제 1노드(N1)로 제 2전원(VSS)의 전압이 공급되면 제 1트랜지스터(M1) 및 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 제 2노드(N2)제 2노드(N2)로 제 1전원(VDD)이 공급되고, 이에 따라 제 2트랜지스터(M2)가 턴-오프된다. 제 1트랜지스터(M1)가 턴-온되면 출력단자(107)로 제 1전원(VDD)의 전압이 공급된다.(즉, 주사신호의 공급이 중단된다)
한편, 제 2스테이지(ST2)는 제 3클럭신호(CLK3)와 동기되도록 제 1스테이지(ST1)의 출력신호를 공급받고, 이에 따라 제 1클럭신호(CLK1)와 동기되도록 제 2주사선(S2)으로 주사신호를 출력한다. 제 3스테이지(ST3)는 제 1클럭신호(CLK1)와 동기되도록 제 2스테이지(ST2)의 출력신호를 공급받고, 이에 따라 제 2클럭신호(CLK2)와 동기되도록 제 3주사선(S3)으로 주사신호를 출력한다.
실제로, 주사 구동부(10)는 상기와 같은 과정을 반복하면서 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 출력할 수 있다.
한편, 도 5와 같이 주사신호를 동시에 출력하는 기간 동안 제 7트랜지스터(M7')는 입력단자(106)로 공급되는 전압에 대응하여 턴-온 또는 턴-오프된다.
일례로, 이전단 스테이지에서 주사신호가 공급되는 경우 제 7트랜지스터(M7')가 턴-온된다. 제 7트랜지스터(M7')가 턴-온되면 제 1노드(N1)로 제 1전원(VDD)의 전압이 공급되어 제 1트랜지스터(M1)가 턴-오프된다. 즉, 제 7트랜지스터(M7')는 주사신호가 동시에 공급되는 기간 동안 턴-온 상태로 설정되어 제 1트랜지스터(M1)를 턴-오프 상태로 설정하고, 이에 따라 안정적으로 주사신호가 출력될 수 있다. 그 외의 동작과정은 도 3과 동일하므로 상세한 설명은 생략하기로 한다.
도 17은 본 발명의 스테이지의 제 4실시예를 나타내는 도면이다. 도 17을 설명할 때 도 16과 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 17을 참조하면, 본 발명의 제 4실시예에 의한 스테이지는 제 1전원(VDD)과 제 3노드(N3) 사이에 접속된 제 11트랜지스터(M11')를 구비한다. 제 11트랜지스터(M11')의 게이트전극은 제 3입력단자(103)에 접속된다. 이와 같은 제 11트랜지스터(M11')는 제 3입력단자로 제 3클럭신호(CLK3)가 공급될 때 턴-온되고 그 외의 경우에 턴-오프된다. 실제로, 본 발명의 제 4실시예에 의한 스테이지의 동작과정은 제 11트랜지스터(M11')를 제외하고 도 16의 스테이지와 동일하기 때문에 상세한 설명은 생략하기로 한다.
도 18은 본 발명의 스테이지의 제 5실시예를 나타내는 도면이다. 도 18을 설명할 때 도 16과 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 18을 참조하면, 본 발명의 제 5실시예에 의한 스테이지는 제 7트랜지스터(M7)의 게이트전극과 제 6입력단자(106) 사이에 접속되는 제 12트랜지스터(M12)를 더 구비한다. 제 12트랜지스터(M12)의 게이트전극은 제 5입력단자(105)에 접속된다. 이와 같은 제 12트랜지스터(M12)는 제 5입력단자(105)로 모드 제어신호(MCS)가 공급될 때 턴-온되어 입력단자(106)와 제 7트랜지스터(M7)의 게이트전극을 접속시킨다. 이 경우, 제 7트랜지스터(M7) 및 제 5트랜지스터(M5)는 동일한 저항으로 형성될 수 있다.
주사신호가 순차적으로 공급될 때 모드 제어신호(MCS)는 게이트 온 전압으로 설정되고, 이에 따라 제 12트랜지스터(M12)는 턴-온 상태로 설정된다. 이 경우, 동작과정은 도 16과 동일하므로 상세한 설명은 생략하기로 한다.
도 19는 도 18에 도시된 스테이지 회로를 이용하여 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다. 도 19에서는 설명의 편의성을 위하여 6개의 클럭신호(CLK1 내지 CLK6)가 공급되는 것으로 도시하였지만 본원 발명이 이에 한정되지는 않는다. 실제로, 스테이지의 연결 구조에 대응하여 3개의 클럭신호(CLK1 내지 CLK3)만이 공급될 수 도 있다.
도 19를 참조하면, 주사신호를 동시에 출력하는 기간 동안 시작신호(SSP)가 공급되지 않는다. 그리고, 클럭신호들(CLK1 내지 CLK6)은 서로 동기되도록 게이트 온 전압 및 오프 전압을 반복한다. 제어신호(CS)는 게이트 오프 전압의 클럭신호가 공급되는 기간 중 제 1기간 동안 게이트 온 전압으로 설정된다. 모드 제어신호(MCS)는 게이트 오프 전압의 클럭신호가 공급되는 기간 중 제 1기간을 제외한 제 2기간 동안 게이트 온 전압으로 설정된다.
클럭신호들(CLK1 내지 CLK6)이 게이트 오프 전압으로 설정되면 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-오프된다.
제어신호(CS)가 공급되면(게이트 온 전압) 제 8트랜지스터(M8), 제 9트랜지스터(M9) 및 제 10트랜지스터(M10)가 턴-온된다. 제 9트랜지스터(M9)가 턴-온되면 제 1노드(N1)로 제 1전원(VDD)이 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-오프된다. 제 10트랜지스터(M10)가 턴-온되면 제 2노드(N2)로 제 1전원(VDD)이 공급되고, 이에 따라 제 2트랜지스터(M2)가 턴-오프된다.
제 8트랜지스터(M8)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS)이 공급되고, 이에 따라 제 3트랜지스터(M3)가 턴-온된다. 제 3트랜지스터(M3)가 턴-온되면 출력단자(107)로 제 2전원(VSS)의 전압이 공급되고, 이에 따라 주사선들(S1 내지 Sn)로 주사신호가 동시에 공급된다. 제 2커패시터(C2)는 출력단자(107)의 전압에 대응하여 제 3노드(N3)의 전압을 제어하고, 이에 따라 제 3트랜지스터(M3)는 안정적으로 턴-온 상태를 유지한다. 한편, 제 12트랜지스터(M12)가 턴-오프 상태로 설정되기 때문에 제 6입력단자(106)로 공급되는 이전단 스테이지의 게이트신호는 현재 스테이지로 전달되지 않는다.
이후, 제어신호(CS)의 공급이 중단되고, 모드 제어신호(MCS)가 공급된다. 모드 제어신호(MCS)가 공급되면 제 11트랜지스터(M11) 및 제 12트랜지스터(M12)가 턴-온된다.
제 11트랜지스터(M11)가 턴-온되면 제 3노드(N3)로 제 1전원(VDD)의 전압이 공급된다. 제 3노드(N3)로 제 1전원(VDD)의 전압이 공급되면 제 3트랜지스터(M3)가 턴-오프된다. 이때, 주사선들(S1 내지 Sn)은 각각의 기생 커패시터에 의하여 이전의 주사신호 전압을 유지한다.
제 12트랜지스터(M12)가 턴-온되면 이전단 주사신호가 제 7트랜지스터(M7')의 게이트전극으로 공급되어 제 7트랜지스터(M7')가 턴-온된다. 제 7트랜지스터(M7)가 턴-온되면 제 1노드(N1)로 제 1전원(VDD)의 전압이 공급된다.
이후, 클럭신호들(CLK1 내지 CLK6)들이 공급되어 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 제 1전원(VSS)의 전압이 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 출력단자(107)로 제 1전원(VDD)의 전압이 공급된다.
제 6트랜지스터(M6)가 턴-온되면 제 12트랜지스터(M12)와 제 2트랜지스터(M2)가 전기적으로 접속된다. 이때, 제 12트랜지스터(M12)는 턴-오프 상태로 설정되고, 이에 따라 제 2노드(N2)는 이전 기간에 공급된 제 1전원(VDD)의 전압을 유지한다.
도 20은 본 발명의 스테이지의 제 6실시예를 나타내는 도면이다.
도 20을 참조하면, 본 발명의 제 6실시예에 의한 화소에서 제 11트랜지스터(M11')의 게이트전극은 제 3입력단자(103)에 접속된다. 그 외의 구성은 도 16에 도시된 스테이지와 동일하게 설정된다. 마찬가지로, 실시예 6에서 제 7트랜지스터(M7) 및 제 5트랜지스터(M5)는 동일한 저항으로 형성될 수 있다.
도 21은 도 20에 도시된 스테이지 회로를 이용하여 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 파형도이다. 도 21에서는 설명의 편의성을 위하여 6개의 클럭신호(CLK1 내지 CLK6)가 공급되는 것으로 도시하였지만 본원 발명이 이에 한정되지는 않는다. 실제로, 스테이지의 연결 구조에 대응하여 3개의 클럭신호(CLK1 내지 CLK3)만이 공급될 수 도 있다.
도 21을 참조하면, 주사신호를 동시에 출력하는 기간 동안 시작신호(SSP)가 공급되지 않고, 모드 제어신호(MCS)는 게이트 오프 전압으로 설정된다.
모드 제어신호(MCS)가 게이트 오프 전압으로 설정되면 제 12트랜지스터(M12)가 턴-오프된다. 이 경우, 이전 스테이지의 출력이 현재 스테이지의 구동에 영향을 미치지 못한다.
클럭신호들(CLK1 내지 CLK6)은 서로 동기되도록 게이트 온 전압 및 오프 전압을 반복한다. 제어신호(CS)는 게이트 오프 전압의 클럭신호가 공급되는 기간 중 일부기간 동안 게이트 온 전압으로 설정된다.
클럭신호들(CLK1 내지 CLK6)이 게이트 오프 전압으로 설정되면 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-오프된다.
제어신호(CS)가 공급되면(게이트 온 전압) 제 8트랜지스터(M8), 제 9트랜지스터(M9) 및 제 10트랜지스터(M10)가 턴-온된다. 제 9트랜지스터(M9)가 턴-온되면 제 1노드(N1)로 제 1전원(VDD)이 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-오프된다. 제 10트랜지스터(M10)가 턴-온되면 제 2노드(N2)로 제 1전원(VDD)이 공급되고, 이에 따라 제 2트랜지스터(M2)가 턴-오프된다.
제 8트랜지스터(M8)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS)이 공급되고, 이에 따라 제 3트랜지스터(M3)가 턴-온된다. 제 3트랜지스터(M3)가 턴-온되면 출력단자(107)로 제 2전원(VSS)의 전압이 공급되고, 이에 따라 주사선들(S1 내지 Sn)로 주사신호가 동시에 공급된다. 제 2커패시터(C2)는 출력단자(107)의 전압에 대응하여 제 3노드(N3)의 전압을 제어하고, 이에 따라 제 3트랜지스터(M3)는 안정적으로 턴-온 상태를 유지한다. 한편, 제 12트랜지스터(M12)가 턴-오프 상태로 설정되기 때문에 제 6입력단자(106)로 공급되는 이전단 스테이지의 게이트신호는 현재 스테이지로 전달되지 않는다.
이후, 클럭신호들(CLK1 내지 CLK6)들이 공급되어 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 제 1전원(VSS)의 전압이 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 출력단자(107)로 제 1전원(VDD)의 전압이 공급된다.
제 6트랜지스터(M6)가 턴-온되면 제 12트랜지스터(M12)와 제 2트랜지스터(M2)가 전기적으로 접속된다. 이때, 제 12트랜지스터(M12)는 턴-오프 상태로 설정되고, 이에 따라 제 2노드(N2)는 이전 기간에 공급된 제 1전원(VDD)의 전압을 유지한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
10 : 주사 구동부 20 : 데이터 구동부
30 : 화소 40 : 화소부
50 : 타이밍 제어부 101,102,103,104,105,106 : 입력단자
107 : 출력단자 230 : 순차 구동부
232 : 동시 구동부 234 : 출력부

Claims (30)

  1. 제 1전원과 출력단자 사이에 연결되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 3입력단자 사이에 연결되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터와, 상기 출력단자와 제 2전원 사이에 연결되며 게이트전극이 제 3노드에 접속되는 제 3트랜지스터를 포함하는 출력부와;
    제 1입력단자, 제 2입력단자 및 제 6입력단자에 접속되며, 제 1기간 동안 주사신호가 순차적으로 출력되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 순차 구동부와;
    제 4입력단자 및 제 5입력단자 중 적어도 하나에 접속되며, 제 2기간 동안 주사신호가 동시에 공급되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 동시 구동부를 구비하며;
    상기 제 2기간 동안 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 공급되는 클럭신호들은 동시에 게이트 온 전압 또는 게이트 오프 전압으로 설정되는 것을 특징으로 하는 스테이지 회로.
  2. 제 1항에 있어서,
    상기 제 1전원은 게이트 오프 전압으로 설정되며, 상기 제 2전원은 게이트 온 전압으로 설정되는 것을 특징으로 하는 스테이지 회로.
  3. 제 1항에 있어서,
    상기 제 6입력단자는 이전단 스테이지의 출력신호 또는 시작신호를 공급받는 것을 특징으로 하는 스테이지 회로.
  4. 제 1항에 있어서,
    상기 출력부는
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 1커패시터와,
    상기 제 3노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  5. 제 1항에 있어서,
    상기 제 1기간 동안 게이트 온 전압이 공급시간이 중첩되지 않도록 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 클럭신호들이 공급되는 것을 특징으로 하는 스테이지 회로.
  6. 제 5항에 있어서,
    상기 제 4입력단자는 상기 제 1기간 동안 게이트 오프 전압으로 설정되며, 상기 제 2기간 동안 게이트 온 전압 및 게이트 오프 전압을 반복하는 제어신호를 공급받는 것을 특징으로 하는 스테이지 회로.
  7. 제 6항에 있어서,
    상기 제어신호는 상기 제2 기간 동안 상기 클럭신호들이 게이트 오프 전압으로 설정되는 기간 중 일부기간 동안 상기 게이트 온 전압으로 공급되는 것을 특징으로 하는 스테이지 회로.
  8. 제 6항에 있어서,
    상기 순차 구동부는
    상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 연결되며 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와,
    상기 제 2노드와 상기 제 6입력단자 사이에 연결되며 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 2노드에 접속되는 제 7트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  9. 제 8항에 있어서,
    상기 제 1기간 동안 상기 제 6입력단자로 공급되는 신호는 상기 제 2입력단자로 공급되는 클럭신호와 동기되도록 공급되는 것을 특징으로 하는 스테이지 회로.
  10. 제 8항에 있어서,
    상기 제 7트랜지스터는 상기 제 5트랜지스터보다 높은 저항을 갖도록 형성되는 것을 특징으로 하는 스테이지 회로.
  11. 제 6항에 있어서,
    상기 동시 구동부는
    상기 제 2전원과 상기 제 3노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 8트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 9트랜지스터와,
    상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 10트랜지스터와,
    상기 제 1전원과 상기 제 3노드 사이에 연결되며 게이트전극이 상기 제 5입력단자에 접속되는 제 11트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  12. 제 11항에 있어서,
    상기 제 5입력단자는 상기 제 1기간 동안 게이트 온 전압으로 설정되며, 상기 제 2기간 동안 상기 클럭신호들과 동시에 게이트 온 전압 또는 게이트 오프 전압으로 설정되는 모드 제어신호를 공급받는 것을 특징으로 하는 스테이지 회로.
  13. 제 11항에 있어서,
    상기 순차 구동부는
    상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 연결되며 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와,
    제 1전극이 상기 제 6입력단자에 연결되며 게이트전극이 상기 제 5입력단자에 접속되는 제 12트랜지스터와,
    상기 제 12트랜지스터의 제 2전극과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 12트랜지스터의 제 2전극에 접속되는 제 7트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 접속되는 제 3커패시터를 구비하는 것을 특징으로 하는 스테이지 회로.
  14. 제 13항에 있어서,
    상기 제 5입력단자는 상기 제 1기간 동안 게이트 온 전압으로 설정되며, 상기 제 2기간 동안 게이트 오프 전압의 상기 클럭신호들이 공급되는 기간 중 일부기간 동안 게이트 온 전압으로 설정되는 모드 제어신호가 공급되는 것을 특징으로 하는 스테이지 회로.
  15. 제 14항에 있어서,
    상기 모드 제어신호는 상기 제어신호가 게이트 오프 전압으로 설정되는 기간 동안 게이트 온 전압으로 설정되는 것을 특징으로 하는 스테이지 회로.
  16. 제 6항에 있어서,
    상기 동시 구동부는
    상기 제 2전원과 상기 제 3노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 8트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 9트랜지스터와,
    상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 10트랜지스터와,
    상기 제 1전원과 상기 제 3노드 사이에 연결되며 게이트전극이 상기 제 3입력단자에 접속되는 제 11트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  17. 제 16항에 있어서,
    상기 순차 구동부는
    상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 연결되며 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와,
    제 1전극이 상기 제 6입력단자에 연결되며 게이트전극이 상기 제 5입력단자에 접속되는 제 12트랜지스터와,
    상기 제 12트랜지스터의 제 2전극과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 12트랜지스터의 제 2전극에 접속되는 제 7트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 접속되는 제 3커패시터를 구비하는 것을 특징으로 하는 스테이지 회로.
  18. 제 17항에 있어서,
    상기 제 5입력단자는 상기 제 1기간 동안 게이트 온 전압으로 설정되며, 상기 제 2기간 동안 게이트 오프 전압으로 설정되는 모드 제어신호를 공급받는 것을 특징으로 하는 스테이지 회로.
  19. 제 5항에 있어서,
    상기 순차 구동부는
    상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 연결되며 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와,
    상기 제 2노드와 상기 제 6입력단자 사이에 연결되며 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 상기 제 2입력단자에 접속되는 제 7트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  20. 복수의 주사선들로 주사신호를 공급하기 위하여 상기 주사선들 각각과 접속되는 스테이지를 포함하는 주사 구동부에 있어서;
    상기 스테이지는
    제 1전원과 출력단자 사이에 연결되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 3입력단자 사이에 연결되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터와, 상기 출력단자와 상기 제 1전원보다 낮은 전압을 가지는 제 2전원 사이에 연결되며 게이트전극이 제 3노드에 접속되는 제 3트랜지스터를 포함하는 출력부와;
    제 1입력단자, 제 2입력단자 및 제 6입력단자에 접속되며, 제 1기간 동안 주사신호가 순차적으로 출력되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 순차 구동부와;
    제 4입력단자 및 제 5입력단자 중 적어도 하나에 접속되며, 제 2기간 동안 주사신호가 동시에 공급되도록 상기 제 1노드, 제 2노드 및 제 3노드의 전압을 제어하는 동시 구동부를 구비하며;
    상기 제 2기간 동안 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 공급되는 클럭신호들은 동시에 게이트 온 전압 또는 게이트 오프 전압으로 설정되는 것을 특징으로 하는 주사 구동부.
  21. 제 20항에 있어서,
    상기 제 1기간 동안 제 1클럭신호, 제 2클럭신호 및 제 3클럭신호가 상기 복수의 스테이지의 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 교대로 입력되는 것을 특징으로 하는 주사 구동부.
  22. 제 21항에 있어서,
    상기 제 1클럭신호, 제 2클럭신호 및 제 3클럭신호는 차례로 게이트 온 전압레벨로 설정되며, 각각 3수평주기와 1/3 듀티비를 갖는 것을 특징으로 하는 주사 구동부.
  23. 제 20항에 있어서,
    상기 제 1기간 동안 제 1클럭신호, 제 3클럭신호 및 제 5클럭신호가 상기 복수의 스테이지들 중 홀수 스테이지의 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 교대로 입력되며,
    상기 제 1기간 동안 제 2클럭신호, 제 4클럭신호 및 제 6클럭신호가 상기 복수의 스테이지들 중 짝수 스테이지의 상기 제 1입력단자, 제 2입력단자 및 제 3입력단자로 교대로 입력되는 것을 특징으로 하는 주사 구동부.
  24. 제 23항에 있어서,
    상기 제 1클럭신호, 제 2클럭신호, 제 3클럭신호, 제 4클럭신호, 제 5클럭신호 및 제 6클럭신호는 차례로 게이트 온 전압레벨로 설정되며, 각각 6수평주기와 1/3듀티비를 갖는 것을 특징으로 하는 주사 구동부.
  25. 제 20항에 있어서,
    상기 제 4입력단자는 상기 제 1기간 동안 게이트 오프 전압으로 설정되며, 상기 제 2기간 동안 게이트 온 전압 및 게이트 오프 전압을 반복하는 제어신호를 공급받는 것을 특징으로 하는 주사 구동부.
  26. 제 25항에 있어서,
    상기 제어신호는 상기 제2 기간 동안 상기 클럭신호들이 공급되지 않는 기간 중 일부기간 동안 상기 게이트 온 전압으로 공급되는 것을 특징으로 하는 주사 구동부.
  27. 제 20항에 있어서,
    상기 제 6입력단자는 이전단 스테이지의 출력신호 또는 시작신호를 공급받는 것을 특징으로 하는 주사 구동부.
  28. 제 20항에 있어서,
    상기 순차 구동부는
    상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 연결되며 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와,
    상기 제 2노드와 상기 제 6입력단자 사이에 연결되며 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 2노드에 접속되는 제 7트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
  29. 제 20항에 있어서,
    상기 동시 구동부는
    상기 제 2전원과 상기 제 3노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 8트랜지스터와,
    상기 제 1전원과 상기 제 1노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 9트랜지스터와,
    상기 제 1전원과 상기 제 2노드 사이에 연결되며 게이트전극이 상기 제 4입력단자에 접속되는 제 10트랜지스터와,
    상기 제 1전원과 상기 제 3노드 사이에 연결되며 게이트전극이 상기 제 5입력단자에 접속되는 제 11트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
  30. 제 20항에 있어서,
    상기 출력부는
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 1커패시터와,
    상기 제 3노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 더 구비하는 것을 특징으로 하는 주사 구동부.
KR1020110064437A 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부 KR20130003250A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110064437A KR20130003250A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부
US13/249,091 US8803562B2 (en) 2011-06-30 2011-09-29 Stage circuit and scan driver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110064437A KR20130003250A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부

Publications (1)

Publication Number Publication Date
KR20130003250A true KR20130003250A (ko) 2013-01-09

Family

ID=47390001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110064437A KR20130003250A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부

Country Status (2)

Country Link
US (1) US8803562B2 (ko)
KR (1) KR20130003250A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252747B2 (en) 2012-06-01 2016-02-02 Samsung Display Co., Ltd. Stage circuits and scan driver using the same
KR20190009019A (ko) * 2017-07-17 2019-01-28 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
US10242626B2 (en) 2013-08-01 2019-03-26 Samsung Display Co., Ltd. Stage and organic light emitting display device using the same
KR20190041347A (ko) * 2017-10-12 2019-04-22 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
US10453369B2 (en) 2016-09-30 2019-10-22 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, gate driver on array and display apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093826B (zh) * 2013-01-16 2015-07-08 昆山龙腾光电有限公司 移位寄存单元、移位寄存器及栅极驱动器
KR102052065B1 (ko) * 2013-08-12 2020-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102212423B1 (ko) 2014-02-14 2021-02-04 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치
US10019923B2 (en) * 2015-02-03 2018-07-10 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driving circuit, display apparatus
CN104751816B (zh) * 2015-03-31 2017-08-15 深圳市华星光电技术有限公司 移位寄存器电路
CN104809978B (zh) * 2015-05-21 2017-05-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105304057B (zh) * 2015-12-09 2018-11-30 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
KR102460685B1 (ko) * 2016-01-18 2022-11-01 삼성디스플레이 주식회사 유기발광 표시장치 및 그의 구동방법
US11094244B2 (en) * 2018-11-30 2021-08-17 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Scanning circuit, driver circuit, touch display panel, receiving switching circuit and driving method
CN110189677B (zh) * 2019-06-20 2021-09-07 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN110619852B (zh) * 2019-09-26 2020-11-13 昆山工研院新型平板显示技术中心有限公司 一种扫描电路、显示面板和显示装置
US11574597B2 (en) 2020-10-27 2023-02-07 Boe Technology Group Co., Ltd. Gate driving unit having node isolation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521701A (en) * 1982-09-16 1985-06-04 Texas Instruments Incorporated High-speed low-power delayed clock generator
US7053684B1 (en) * 2004-04-28 2006-05-30 Cirrus Logic, Inc. Reduced jitter charge pumps and circuits and systems utilizing the same
US7304502B2 (en) * 2004-06-28 2007-12-04 Samsung Sdi Co., Ltd Level shifter and flat panel display comprising the same
US7250795B2 (en) * 2005-03-29 2007-07-31 Promos Technologies Pte. Ltd. High-speed, low-power input buffer for integrated circuit devices
JP4509004B2 (ja) * 2005-03-31 2010-07-21 三星モバイルディスプレイ株式會社 バッファー及びこれを利用したデータ駆動回路と発光表示装置
JP5125569B2 (ja) * 2008-02-08 2013-01-23 ソニー株式会社 ブートストラップ回路
KR100986862B1 (ko) 2009-01-29 2010-10-08 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR100986887B1 (ko) 2009-02-17 2010-10-08 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252747B2 (en) 2012-06-01 2016-02-02 Samsung Display Co., Ltd. Stage circuits and scan driver using the same
US10242626B2 (en) 2013-08-01 2019-03-26 Samsung Display Co., Ltd. Stage and organic light emitting display device using the same
US10453369B2 (en) 2016-09-30 2019-10-22 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, gate driver on array and display apparatus
KR20190009019A (ko) * 2017-07-17 2019-01-28 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20190041347A (ko) * 2017-10-12 2019-04-22 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치

Also Published As

Publication number Publication date
US8803562B2 (en) 2014-08-12
US20130002306A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
KR100986862B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR20130003250A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
JP5940769B2 (ja) 発光制御線駆動部及びこれを用いた有機電界発光表示装置
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
KR101056213B1 (ko) 구동부 및 이를 이용한 유기전계발광 표시장치
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR100986887B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US9275580B2 (en) Driver and display device including the same
US8922471B2 (en) Driver and display device using the same
KR101101105B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR20130143318A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102052065B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20150016706A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US8068072B2 (en) Data driver and organic light emitting diode (OLED) display using the same
US9252747B2 (en) Stage circuits and scan driver using the same
KR20120091880A (ko) 인버터 및 이를 이용한 유기전계발광 표시장치
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
US8952944B2 (en) Stage circuit and scan driver using the same
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application