JPH03120740A - 半導体チップのためのパッケージ、パッケージの着脱方法および検査方法、並びに、治具 - Google Patents
半導体チップのためのパッケージ、パッケージの着脱方法および検査方法、並びに、治具Info
- Publication number
- JPH03120740A JPH03120740A JP1257668A JP25766889A JPH03120740A JP H03120740 A JPH03120740 A JP H03120740A JP 1257668 A JP1257668 A JP 1257668A JP 25766889 A JP25766889 A JP 25766889A JP H03120740 A JPH03120740 A JP H03120740A
- Authority
- JP
- Japan
- Prior art keywords
- package
- leads
- semiconductor chip
- mounting
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000012360 testing method Methods 0.000 title claims description 11
- 238000007689 inspection Methods 0.000 claims abstract description 26
- 239000000523 sample Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 19
- 230000000694 effects Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップのためのパッケージ、パッケー
ジのための着脱方法および検査方法、並びに、治具に関
する。
ジのための着脱方法および検査方法、並びに、治具に関
する。
集積回路の面付実装用パッケージとしては、現在製品化
されているものとして、スモーリアウトラインパッケー
ジ(sop)、クオドフラットパッケージ(QFP)、
リードレスチップキャリア(L’CC)等があり、
これらは全て面付実装用リードがそ5のまま実装用及び
検査用の外部接点としての役割りを兼ねている。
されているものとして、スモーリアウトラインパッケー
ジ(sop)、クオドフラットパッケージ(QFP)、
リードレスチップキャリア(L’CC)等があり、
これらは全て面付実装用リードがそ5のまま実装用及び
検査用の外部接点としての役割りを兼ねている。
また、特開昭63−174344号公報に記載のピング
リッドアレイでは、ピングリッドアレイの基板挿入用ピ
ンをパッケージの反対面に面付実装用リードとして突出
させており、この基板挿入用ピンが、実装用及び検査用
の外部接点の役割りを行うようになっている。
リッドアレイでは、ピングリッドアレイの基板挿入用ピ
ンをパッケージの反対面に面付実装用リードとして突出
させており、この基板挿入用ピンが、実装用及び検査用
の外部接点の役割りを行うようになっている。
前述の現在製品化されている面付実装用パッケージは、
面付実装用リードがそのまま実装用及び検査用の外部接
点を兼ねているため、全リードをパッケージの側面に設
置している。このため、パッケージの小型化とリード数
の増加に伴い、リード間隔が狭くなり、はんだブリッジ
、実装位置のずれ等の発生率が高くなるという問題点が
あった。
面付実装用リードがそのまま実装用及び検査用の外部接
点を兼ねているため、全リードをパッケージの側面に設
置している。このため、パッケージの小型化とリード数
の増加に伴い、リード間隔が狭くなり、はんだブリッジ
、実装位置のずれ等の発生率が高くなるという問題点が
あった。
また、前記特許公報記載の従来技術は、面付実装を行っ
た場合、リード間隔がピングリッドアレイのピン間隔と
一致している。ピングリッドアレイのピンは、プリン1
一基板に開けられた部分実装穴に挿入される。
た場合、リード間隔がピングリッドアレイのピン間隔と
一致している。ピングリッドアレイのピンは、プリン1
一基板に開けられた部分実装穴に挿入される。
この部分実装穴の間隔は、基板に穴を開ける工作技術上
の制限およびピングリッドアレイの挿入や除去に対する
基板強度の制限から、一般に、狭くすることができない
。
の制限およびピングリッドアレイの挿入や除去に対する
基板強度の制限から、一般に、狭くすることができない
。
このため、パッケージの小型化を図ることができないと
いう問題点があった。
いう問題点があった。
またパッケージ表面にピンが林立するため、パッケージ
の厚みが大きくなるという問題点があった。
の厚みが大きくなるという問題点があった。
本発明の目的は、面付実装用リードの間隔を狭くするこ
となく、小形・多リード化が可能な集積回路のためのパ
ッケージ、並びに該パッケージの着脱方法および検査方
法、並びに、治具とを提供することにある。
となく、小形・多リード化が可能な集積回路のためのパ
ッケージ、並びに該パッケージの着脱方法および検査方
法、並びに、治具とを提供することにある。
(課題を解決するための手段〕
かかる目的を達成するため、本願第1の発明の半導体チ
ップのためのパッケージは、 面付実装に用いられるリードと、 前記リードに接続され、前記パッケージの外部に露出し
、加熱可能および/または信号観測可能な外部接点とを
、 有することを特徴とする。
ップのためのパッケージは、 面付実装に用いられるリードと、 前記リードに接続され、前記パッケージの外部に露出し
、加熱可能および/または信号観測可能な外部接点とを
、 有することを特徴とする。
この半導体チップのためのパッケージは、例えば、
半導体チップが実装される側の前記パッケージの面を上
面とするとき、前記リードは、前記パッケージの下面、
または、下面および側面から、前記パッケージの外部に
露出し、前記外部接点は、前記パッケージの側面、上面
、または、側面および上面から、前記パッケージの外部
に露出するものである。
面とするとき、前記リードは、前記パッケージの下面、
または、下面および側面から、前記パッケージの外部に
露出し、前記外部接点は、前記パッケージの側面、上面
、または、側面および上面から、前記パッケージの外部
に露出するものである。
本願第2の発明のパッケージの着脱方法は、前述の、半
導体チップのためのパッケージを基板上に実装し、また
は、基板上から除去するための着脱方法であって、 前記外部接点を加熱して、前記基板に半田付けし、また
は、前記基板から取り外すことを特徴とする。
導体チップのためのパッケージを基板上に実装し、また
は、基板上から除去するための着脱方法であって、 前記外部接点を加熱して、前記基板に半田付けし、また
は、前記基板から取り外すことを特徴とする。
本願筒3の発明のパッケージの検査方法は、前述の、半
導体チップのためのパッケージの上面に実装された、半
導体チップの動作または接続状態を検査するための検査
方法であって、前記外部接点の電気的状態を検査するこ
とによって、半導体チップの動作または接続状態を検査
することを特徴とする。
導体チップのためのパッケージの上面に実装された、半
導体チップの動作または接続状態を検査するための検査
方法であって、前記外部接点の電気的状態を検査するこ
とによって、半導体チップの動作または接続状態を検査
することを特徴とする。
本願筒4の発明のパッケージのための治具は、側部に加
熱可能な外部接点を有する、半導体チップのためのパッ
ケージのための治具であって、発熱手段と、 前記発熱手段に接続され、前記パッケージの外部接点に
接触したり該外部接点から離れたりすることが可能な熱
伝導性のプローブとを、有することを特徴とする。
熱可能な外部接点を有する、半導体チップのためのパッ
ケージのための治具であって、発熱手段と、 前記発熱手段に接続され、前記パッケージの外部接点に
接触したり該外部接点から離れたりすることが可能な熱
伝導性のプローブとを、有することを特徴とする。
また、本願筒5の発明のパッケージのための治具は、
側部に信号観測可能な外部接点を有する、半導体チップ
のためのパッケージのための治具であって、 半導体チップのための検査機器と、 前記検査機器からの検査線に接続され、前記パッケージ
の外部接点に接触したり該外部接点から離れたりするこ
とが可能なプローブを、有することを特徴とする。
のためのパッケージのための治具であって、 半導体チップのための検査機器と、 前記検査機器からの検査線に接続され、前記パッケージ
の外部接点に接触したり該外部接点から離れたりするこ
とが可能なプローブを、有することを特徴とする。
また、本願筒6の発明の半導体チップのためのパッケー
ジは、 面付実装に用いられるリードの先端が折れ曲がっている
。
ジは、 面付実装に用いられるリードの先端が折れ曲がっている
。
なお、「外部接点の電気的状態を検査する」とは、外部
接点に電気的信号を印加し、電気的状態を測定すること
であり、例えば、LSIなどの半導体チップに信号を入
力し、そのチップからの出力信号を観測することである
。また、電気的信号の印加としては、ノイズの印加を含
み、電気的状態の測定としては、漏洩電流の測定も含む
ものである。
接点に電気的信号を印加し、電気的状態を測定すること
であり、例えば、LSIなどの半導体チップに信号を入
力し、そのチップからの出力信号を観測することである
。また、電気的信号の印加としては、ノイズの印加を含
み、電気的状態の測定としては、漏洩電流の測定も含む
ものである。
リードが、パッケージの外部に露出し、加熱可能および
/または信号観測可能な外部接点に接続されているため
、外部接点を加熱することにより、パッケージを基板に
半田付けし、または、基板から取り外すことが、可能で
ある。
/または信号観測可能な外部接点に接続されているため
、外部接点を加熱することにより、パッケージを基板に
半田付けし、または、基板から取り外すことが、可能で
ある。
特に、面付実装を行う場合に、リードが外部から見えな
い位置にあるとき、外部接点の加熱を介して、リードの
半田を溶融することができるので、パッケージの半田付
け、または、取り外しが、容易となる。
い位置にあるとき、外部接点の加熱を介して、リードの
半田を溶融することができるので、パッケージの半田付
け、または、取り外しが、容易となる。
また、実装後の半導体チップの動作または接続状態を検
査する場合、外部接点の電気的状態を検査することによ
って、半導体チップの動作または接続状態を、容易に検
査することができる。
査する場合、外部接点の電気的状態を検査することによ
って、半導体チップの動作または接続状態を、容易に検
査することができる。
治具は、パッケージの外部接点に接触したり離れたりす
ることが可能なプローブを有し、また、プローブには発
熱手段が接続されているため、プローブによりパッケー
ジの外部接点を介して、リードに付着した半田を加熱す
ることによって、パッケージの着脱を容易に行うことが
できる。
ることが可能なプローブを有し、また、プローブには発
熱手段が接続されているため、プローブによりパッケー
ジの外部接点を介して、リードに付着した半田を加熱す
ることによって、パッケージの着脱を容易に行うことが
できる。
°8
治具は、パッケージの外部接点に接触したり離れたりす
ることが可能なプローブを有し、また、半導体チップの
ための検査機器からの検査線にそれぞれ接続されている
ため、外部接点の電気的状態の検査を容易に行うことが
できる。
ることが可能なプローブを有し、また、半導体チップの
ための検査機器からの検査線にそれぞれ接続されている
ため、外部接点の電気的状態の検査を容易に行うことが
できる。
また、外部接点を用いて、面付実装の際に加熱したり、
検査の際に電気的信号を印加し、電気的状態を測定した
りすることが可能となったため、パッケージのリードを
高密度で、配置することができ、パッケージの小型化お
よび多リード化を図ることができるとともに、半田ブリ
ッジや実装位置ずれの発生を抑制することができる。
検査の際に電気的信号を印加し、電気的状態を測定した
りすることが可能となったため、パッケージのリードを
高密度で、配置することができ、パッケージの小型化お
よび多リード化を図ることができるとともに、半田ブリ
ッジや実装位置ずれの発生を抑制することができる。
また、リードと外部接点とをパッケージの異なる面に配
置する場合には、実装用または検査用治具をリードに接
触させずに、パッケージの着脱または検査を行うことが
容易にできるので、リード曲げ、半田付着等の発生を抑
制することができる。
置する場合には、実装用または検査用治具をリードに接
触させずに、パッケージの着脱または検査を行うことが
容易にできるので、リード曲げ、半田付着等の発生を抑
制することができる。
また、リードの先端が折れ曲がっているので、その先端
を面付実装用はんだに結合させることにより、パッケー
ジを容易に基板上に実装することができる。
を面付実装用はんだに結合させることにより、パッケー
ジを容易に基板上に実装することができる。
以下、本発明の一実施例について第1図、第2図、第3
図および第4図を用いて説明する。
図および第4図を用いて説明する。
第1図は、本発明による集積回路用パッケージの84ピ
ン品の例を示しており、(a)が底面図、(b)が側面
図である。
ン品の例を示しており、(a)が底面図、(b)が側面
図である。
第1図において、11はプラスチックまたはセラミック
により形成されたパッケージ本体、12は面付実装用リ
ード、13は半導体チップ実装部分、14は実装・検査
用外部接点である。
により形成されたパッケージ本体、12は面付実装用リ
ード、13は半導体チップ実装部分、14は実装・検査
用外部接点である。
本実施例では、84本の面付実装用リード12が、半導
体チップ実装部分13を除いて、整列してパッケージ1
1の底部に配置されている。また、実装・検査用外部接
点14は、パッケージ11の側面に等間隔−列で配置さ
れており、リードの先端は折れ曲がっている。
体チップ実装部分13を除いて、整列してパッケージ1
1の底部に配置されている。また、実装・検査用外部接
点14は、パッケージ11の側面に等間隔−列で配置さ
れており、リードの先端は折れ曲がっている。
リード12と外部接点14とは、第4図で後述するよう
に内部で接続されており、このため、外部接点14を用
いてパッケージ11の実装・検査が行えるようになって
いる。
に内部で接続されており、このため、外部接点14を用
いてパッケージ11の実装・検査が行えるようになって
いる。
第1図において、リード12は従来のピングリッドアレ
イと同様に、パッケージ11の底面のうち、半導体チッ
プ実装部分13を除く全面に配置されているが、面付実
装であるので、リードの間隔はピングリッドアレイのピ
ン間隔より小さくすることができる。
イと同様に、パッケージ11の底面のうち、半導体チッ
プ実装部分13を除く全面に配置されているが、面付実
装であるので、リードの間隔はピングリッドアレイのピ
ン間隔より小さくすることができる。
また、外部接点14は、従来のQFPあるいはLCCと
同様に、パッケージの側面に、リード12よりも狭い間
隔で配置されているが、外部接点14ははんだブリッジ
、実装位置ずれ等には無関係なので問題が生じない。
同様に、パッケージの側面に、リード12よりも狭い間
隔で配置されているが、外部接点14ははんだブリッジ
、実装位置ずれ等には無関係なので問題が生じない。
第2図は、第1図のパッケージの実装・検査用治具の一
例と、その治具によるパッケージの実装・検査方法を示
している。
例と、その治具によるパッケージの実装・検査方法を示
している。
第2図において、11.12および14は、それぞれ第
1図に示したパッケージ本体、リードおよび外部接点で
ある。
1図に示したパッケージ本体、リードおよび外部接点で
ある。
20は実装・検査用治具、21はそのアーム、22は外
部接点14に接触するプローブ、23は11 プローブキャリアである。
部接点14に接触するプローブ、23は11 プローブキャリアである。
24はプリント基板、25は面付実装用はんだを示して
いる。
いる。
第2図に示された実装・検査用治具20は、自動実装・
自動検査に用いられる産業用ロボッI・のアームとして
、従来の産業用ロボットにマウントできる形態になって
いる。
自動検査に用いられる産業用ロボッI・のアームとして
、従来の産業用ロボットにマウントできる形態になって
いる。
プローブ22から、導線が、アーム21を通って引き出
され、産業用ロボット内のオシロスコープやロジックア
ナライザ(図示せず)の端子に接続されている。
され、産業用ロボット内のオシロスコープやロジックア
ナライザ(図示せず)の端子に接続されている。
アーム21、プローブ22、プローブキャリア23は、
全体としていわゆるマジックハンド構造になっている。
全体としていわゆるマジックハンド構造になっている。
すなわち、プローブキャリア23がアーム21から水平
に伸縮することにより、プローブ22が、外部接点14
に接触しつつ、全体として、パッケージ11をつかむこ
とができるようになって゛いる。
に伸縮することにより、プローブ22が、外部接点14
に接触しつつ、全体として、パッケージ11をつかむこ
とができるようになって゛いる。
これにより、治具20は、実装時には、パッケージ11
をつかみ上げて、基板24上の所定位置゛12 におくことができる。
をつかみ上げて、基板24上の所定位置゛12 におくことができる。
また、アーム21内には、加熱手段が設けられている。
この加熱手段は、ニクロム線による発熱手段と、ニクロ
ム線に接続されて半田とてとして機能するプローブ22
によって構成されている。
ム線に接続されて半田とてとして機能するプローブ22
によって構成されている。
さらに、治具20は、プローブ22により外部接点14
を通じてリード12を加熱し、基板24上またはり−ド
12、あるいはその両方に、予め塗布された面付実装用
はんだ25を溶融させて、実装を行うことができる。
を通じてリード12を加熱し、基板24上またはり−ド
12、あるいはその両方に、予め塗布された面付実装用
はんだ25を溶融させて、実装を行うことができる。
また、治具20は、パッケージ11の検査時には、基板
24上に実装されているパッケージ11の外部接点14
を、プローブ22によってつかみ、外部接点14に電気
的信号を印加したり、電気的状態を測定したりすること
によって、パッケージ11の検査を行うことができる。
24上に実装されているパッケージ11の外部接点14
を、プローブ22によってつかみ、外部接点14に電気
的信号を印加したり、電気的状態を測定したりすること
によって、パッケージ11の検査を行うことができる。
また、パッケージ11の外部接点14をプローブ22に
より加熱して、面付実装用はんだ25の溶融を行うこと
によって、パッケージ11を基板24から除去すること
ができる。
より加熱して、面付実装用はんだ25の溶融を行うこと
によって、パッケージ11を基板24から除去すること
ができる。
パッケージの除去は、実装後の検査によって集積回路の
動作不良等が発見され、パッケージの交換が必要な場合
や、修理部門等で故障パッケージを交換する場合に必要
となるものである。
動作不良等が発見され、パッケージの交換が必要な場合
や、修理部門等で故障パッケージを交換する場合に必要
となるものである。
なお、実施例の検査用治具は、基板実装前のパッケージ
11の単体の検査にも使用することができる。
11の単体の検査にも使用することができる。
第3図は、本発明によるパッケージを従来の各種のパッ
ケージと比較して、本発明の効果を示すものである。
ケージと比較して、本発明の効果を示すものである。
第3図は、ピングリッドアレイ(a)、LCC(リード
レス・チップ・キャリア: Leadless Chi
pCarrier) (b) 、QFP (クオド・
フラット・、パッケージ: Quad Flat Pa
ckage) (c ) 、本実施例によるパッケー
ジ(d)の底面図であり、いずれも72ピンのパッケー
ジである。
レス・チップ・キャリア: Leadless Chi
pCarrier) (b) 、QFP (クオド・
フラット・、パッケージ: Quad Flat Pa
ckage) (c ) 、本実施例によるパッケー
ジ(d)の底面図であり、いずれも72ピンのパッケー
ジである。
第3図において、31はピングリッドアレイのピン、3
2はLCCの実装用ジェイリード(J−1ead) 、
33はQFPの実装用ガルウィングリード(Gull−
wing−1ead) 、 34は本実施例によるパッ
ケージの実装用リード35は全パッケージ共通の部分で
ある半導体チップ実装部分である。
2はLCCの実装用ジェイリード(J−1ead) 、
33はQFPの実装用ガルウィングリード(Gull−
wing−1ead) 、 34は本実施例によるパッ
ケージの実装用リード35は全パッケージ共通の部分で
ある半導体チップ実装部分である。
本実施例のパッケージのリード34は、ジエイリード3
2と同様の形状のリードをパッケージ底面に配置して成
′っている。
2と同様の形状のリードをパッケージ底面に配置して成
′っている。
ピングリッドアレイのピン31の間隔は標準100m1
lであり、ジェイリード32の間隔は50nil、ガル
ウィングリード33の間隔は25m1lと成っている。
lであり、ジェイリード32の間隔は50nil、ガル
ウィングリード33の間隔は25m1lと成っている。
これらの数値は相対的なものであるが、両面実装である
ピングリッドアレイ(a)から、LCC(b)、QFP
(c)の順に、実装面積が小さくなり、リード間隔が
狭くなっていることがわかる。これは、従来の面付実装
用パッケージが、実装・検査時にリードに直接接触しな
ければならないため、パッケージの側面に全リードを配
置しなければならないことに起因している。このためQ
FP (c)では、半田ブリッジや実装位置ずれによる
誤接続等の発生率が高いという問題を生じていた。
ピングリッドアレイ(a)から、LCC(b)、QFP
(c)の順に、実装面積が小さくなり、リード間隔が
狭くなっていることがわかる。これは、従来の面付実装
用パッケージが、実装・検査時にリードに直接接触しな
ければならないため、パッケージの側面に全リードを配
置しなければならないことに起因している。このためQ
FP (c)では、半田ブリッジや実装位置ずれによる
誤接続等の発生率が高いという問題を生じていた。
本実施例によるパッケージ(d)では、リード弔。
間隔をLCC(b)と同等の50m1lとした場合に、
QFP (c)より実装面積を小さくすることができる
ことがわかる。
QFP (c)より実装面積を小さくすることができる
ことがわかる。
以上のように、本発明によれば、リード間隔を必要以上
に狭くせずに、パッケージを小型化あるいは多リード化
することができる。これは、従来、リードの配置領域と
して使用することができなかったパッケージ底面に、リ
ードを配置したことによる。
に狭くせずに、パッケージを小型化あるいは多リード化
することができる。これは、従来、リードの配置領域と
して使用することができなかったパッケージ底面に、リ
ードを配置したことによる。
第4図は、本実施例によるパッケージの内部構造を示す
断面図、第5図は、パッケージの一部の平面図である。
断面図、第5図は、パッケージの一部の平面図である。
第4図および第5図において、12および14は第1図
に示した本実施例によるパッケージの実装用リードおよ
び外部接点である。41は該パッケージの基底部、42
は該パッケージの封止蓋部、43は半導体チップ、44
はポンディングパッド、45はワイヤボンド、46はダ
イボンドである。
に示した本実施例によるパッケージの実装用リードおよ
び外部接点である。41は該パッケージの基底部、42
は該パッケージの封止蓋部、43は半導体チップ、44
はポンディングパッド、45はワイヤボンド、46はダ
イボンドである。
本実施例によるパッケージでは、リード12は従来のピ
ングリッドアレイのピンと同様の位置に’16 。
ングリッドアレイのピンと同様の位置に’16 。
あり、また、外部接点14は、従来のQFPのガルウィ
ングリードと同様の位置に、パッケージの側面に一列に
一定間隔で並んで設けられている。
ングリードと同様の位置に、パッケージの側面に一列に
一定間隔で並んで設けられている。
そして、ダイボンド46を、ポンディングパッド44か
ら二股に、ピングリッドアレイのように、パッケージ底
面に固定されたリード12に接続するとともにQFPの
ように、パッケージ側面に設けられた外部接点14に接
続している。これにより、外部接点14とリード12を
熱的・電気的に接続することができる。
ら二股に、ピングリッドアレイのように、パッケージ底
面に固定されたリード12に接続するとともにQFPの
ように、パッケージ側面に設けられた外部接点14に接
続している。これにより、外部接点14とリード12を
熱的・電気的に接続することができる。
なお、ダイボンド46は、第6図に示すように、ポンデ
ィングパッド44から2本ずつになっていても、また第
4図に示すように、途中で枝分れするようにしてもよい
。
ィングパッド44から2本ずつになっていても、また第
4図に示すように、途中で枝分れするようにしてもよい
。
半導体チップ43、ワイヤボンド45は、従来のパッケ
ージと全く同様に、半導体チップ43をパッケージ中央
に設置し、ポンディングパッド44をその周囲に配置し
、ワイヤボンド45をチップ43からパッド44へ直線
状に張って接続することにより、設置することができる
。
ージと全く同様に、半導体チップ43をパッケージ中央
に設置し、ポンディングパッド44をその周囲に配置し
、ワイヤボンド45をチップ43からパッド44へ直線
状に張って接続することにより、設置することができる
。
外部接点を加熱することにより、パッケージを基板に半
田付けし、または、基板から取り外すことが可能である
ため、パッケージの取り付け、取り外しが容易である。
田付けし、または、基板から取り外すことが可能である
ため、パッケージの取り付け、取り外しが容易である。
特に、面付実装を行う場合に、リードが外部から見えな
い位置にあるとき、外部接点の加熱を介して、リードの
半田を溶融することができるので、パッケージの半田付
け、または、取り外しが、容易となる。
い位置にあるとき、外部接点の加熱を介して、リードの
半田を溶融することができるので、パッケージの半田付
け、または、取り外しが、容易となる。
また、実装後の半導体チップの動作または接続状態を検
査する場合、外部接点の電気的状態を検査することによ
って、半導体チップの動作または接続状態を、容易に検
査することができる。
査する場合、外部接点の電気的状態を検査することによ
って、半導体チップの動作または接続状態を、容易に検
査することができる。
治具は、パッケージの外部接点に接触したり、該外部接
点から離れたりすることが可能なプローブを有し、また
、プローブには発熱手段が接続されているため、プロー
ブによりパッケージの外部接点を介して、リードに付着
した半田を加熱することによって、パッケージの着脱を
容易に行うことができる。
点から離れたりすることが可能なプローブを有し、また
、プローブには発熱手段が接続されているため、プロー
ブによりパッケージの外部接点を介して、リードに付着
した半田を加熱することによって、パッケージの着脱を
容易に行うことができる。
治具は、パッケージの外部接点に接触したり、該外部接
点から離れたりすることが可能なプローブを有するため
、外部接点の電気的状態の検査を容易に行うことができ
る。
点から離れたりすることが可能なプローブを有するため
、外部接点の電気的状態の検査を容易に行うことができ
る。
また、リード間隔を必要以上に狭くせずに、パッケージ
の小型化および多リード化を図ることができるとともに
、半田ブリッジや実装位置ずれの発生を抑制することが
できる。
の小型化および多リード化を図ることができるとともに
、半田ブリッジや実装位置ずれの発生を抑制することが
できる。
また、リードと外部接点とをパッケージの異なる面に配
置する場合には、実装用または検査用治具をリードに接
触させずに、パッケージの着脱または検査を行うことが
容易にできるので、リード曲げ、半田付着等の誤接続の
発生を抑制することができる。
置する場合には、実装用または検査用治具をリードに接
触させずに、パッケージの着脱または検査を行うことが
容易にできるので、リード曲げ、半田付着等の誤接続の
発生を抑制することができる。
また、リードの先端が折れ曲がっているので、その先端
を面付実装用はんだに結合させることにより、パッケー
ジを容易に基板上に実装することができる。
を面付実装用はんだに結合させることにより、パッケー
ジを容易に基板上に実装することができる。
第1図は本発明の一実施例であるパッケージの外観を示
す底面図及び側面図、第2図は本発明のパッケージをそ
の実装および検査用治具により実装する方法を示す側面
図、第3図は従来のパッケージおよび本発明のパッケー
ジの底面図、第4図は本発明のパッケージの内部構造を
示す断面図、第5図はパッケージの一部の平面図、第6
図はパッケージの一部の断面図である。 11・・・パッケージ、12・・・面付実装用リード、
14・・・外部接点、20・・・治具、21・・・アー
ム、22・・・プローブ。 シ 拓 ! 喝 あ 1 つt 特開平 120740 (7)
す底面図及び側面図、第2図は本発明のパッケージをそ
の実装および検査用治具により実装する方法を示す側面
図、第3図は従来のパッケージおよび本発明のパッケー
ジの底面図、第4図は本発明のパッケージの内部構造を
示す断面図、第5図はパッケージの一部の平面図、第6
図はパッケージの一部の断面図である。 11・・・パッケージ、12・・・面付実装用リード、
14・・・外部接点、20・・・治具、21・・・アー
ム、22・・・プローブ。 シ 拓 ! 喝 あ 1 つt 特開平 120740 (7)
Claims (7)
- 1.面付実装に用いられるリードと、 前記リードに接続され、前記パッケージの外部に露出し
、加熱可能および/または信号観測可能な外部接点とを
、 有することを特徴とする半導体チィップのためのパッケ
ージ。 - 2.半導体チップが実装される側の前記パッケージの面
を上面とするとき、前記リードは、前記パッケージの下
面、または、下面および側面から、前記パッケージの外
部に露出し、前記外部接点は、前記パッケージの側面、
上面、または、側面および上面から、前記パッケージの
外部に露出することを特徴とする請求項1記載の半導体
チップのためのパッケージ。 - 3.請求項1または2記載の、半導体チップのためのパ
ッケージを基板上に実装し、または、基板上から除去す
るための着脱基板であって、前記外部接点を加熱して、
前記基板に半田付けし、または、前記基板から取り外す
ことを特徴とする着脱方法。 - 4.請求項1または2記載の半導体チップのためのパッ
ケージの上面に実装された、半導体チップの動作または
接続状態を検査するための検査方法であって、 前記外部接点の電気的状態を検査することによって、半
導体チップの動作または接続状態を検査することを特徴
とする検査方法。 - 5.側部に加熱可能な外部接点を有する、半導体チップ
のためのパッケージのための治具であって、 発熱手段と、 前記発熱手段に接続され、前記パッケージの外部接点に
接触したり該外部接点から離れたりすることが可能な熱
伝導性のプローブとを、有することを特徴とする治具。 - 6.側部の信号観測可能な外部接点を有する、半導体チ
ップのためのパッケージのための治具であって、 半導体チップのための検査機器と、 前記検査機器からの検査線にそれぞれ接続され、前記パ
ッケージの外部接点に接触したり該外部接点から離れた
りすることが可能なプローブとを、 有することを特徴とする治具。 - 7.面付実装に用いられるリードの先端が折れ曲がって
いることを特徴とする、半導体チップのためのパケージ
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1257668A JPH03120740A (ja) | 1989-10-04 | 1989-10-04 | 半導体チップのためのパッケージ、パッケージの着脱方法および検査方法、並びに、治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1257668A JPH03120740A (ja) | 1989-10-04 | 1989-10-04 | 半導体チップのためのパッケージ、パッケージの着脱方法および検査方法、並びに、治具 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03120740A true JPH03120740A (ja) | 1991-05-22 |
Family
ID=17309448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1257668A Pending JPH03120740A (ja) | 1989-10-04 | 1989-10-04 | 半導体チップのためのパッケージ、パッケージの着脱方法および検査方法、並びに、治具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03120740A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8018033B2 (en) | 2007-01-31 | 2011-09-13 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method of the same |
-
1989
- 1989-10-04 JP JP1257668A patent/JPH03120740A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8018033B2 (en) | 2007-01-31 | 2011-09-13 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method of the same |
US8497156B2 (en) | 2007-01-31 | 2013-07-30 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6127833A (en) | Test carrier for attaching a semiconductor device | |
JP3694546B2 (ja) | 半導体ウェハをプローブする方法 | |
JP2570637B2 (ja) | Mcmキャリア | |
JPH0922929A (ja) | Bgaパッケージ半導体素子及びその検査方法 | |
WO1999054932A1 (en) | Leadless array package | |
JPH0628273B2 (ja) | Ic支持フィルムとそれを塔載したキャリア | |
JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
JP2005183863A (ja) | 半導体集積回路装置の製造方法 | |
US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
JPH03120740A (ja) | 半導体チップのためのパッケージ、パッケージの着脱方法および検査方法、並びに、治具 | |
JP2737774B2 (ja) | ウェハテスタ | |
US6081024A (en) | TAB tape semiconductor device | |
JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
TW202201011A (zh) | 具有改進的抓取結構的探針 | |
JPH03131048A (ja) | ベアチップicのバーンイン方法 | |
JP2955736B2 (ja) | 半導体装置用多層セラミックパッケージ | |
JPH02106943A (ja) | 半導体集積回路の実装構造 | |
JP3036486B2 (ja) | 集積回路の故障解析方法および故障集積回路組立体 | |
TWI311350B (en) | A testing method of ball grid array package | |
JP2002280693A (ja) | 電子部品の実装方法 | |
KR100233556B1 (ko) | 반도체 칩의 신뢰성 테스트 방법 | |
JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
KR0169819B1 (ko) | 본딩 패드와 내부리드가 직접 전기적 연결되는 노운 굿 다이 제조 장치 |