JP5117419B2 - 並列伝送モジュール - Google Patents

Description

本発明は、多チャネルの信号を伝送する並列伝送モジュールに関する。

従来、多チャネルの信号を伝送する並列光伝送装置が知られている（例えば、特許文献１参照）。この並列光伝送装置は、電気配線を内蔵した光送信モジュール、電気配線を内蔵した光受信モジュール及びテープファイバを備えている。
また、基板上に、半導体受光素子、コンデンサ、およびプリアンプＩＣが搭載された半導体受光モジュールが知られている（例えば、特許文献２参照）。このコンデンサはチップコンデンサであり、半導体受光素子およびプリアンプＩＣに供給される電源のノイズをカットするように、電源とグランド（ＧＮＤ）との間に接続されている。
また、特許文献３には、大容量光通信用のデバイス等の信号伝送方式では、直流成分をカットするための直流遮断用のコンデンサが入力側に設けられることが記載されている。この特許文献３には、そのようなコンデンサとして用いる積層チップコンデンサに関する技術が開示されている。

特開平１１−４１１７７号公報 特開２００８−２９４７９５号公報 特開２０００−２４３６５７号公報

ところで、上記特許文献２や特許文献３に開示されているようなノイズ除去用のコンデンサは、基板上においてＩＣの出来るだけ近くに配置するのが望ましい。しかし、多チャネルの信号を伝送する並列伝送モジュールでは、伝送速度を高めるために多チャネル化すると、チャネル数の増加に伴い基板表面に形成される信号線、例えば信号を伝送する差動配線（高周波信号線）やＩＣを制御するための制御線などの数が増えるために、コンデンサをＩＣの近くに配置するのが難しくなり、これによりコンデンサによってノイズを十分に低減できなくなるという問題があった。この問題は、チャネル数を増やしマルチチャネル化を図る場合に顕著になる。

また、並列伝送モジュールにおいて、ノイズを抑制するためのコンデンサは基板に形成された電源ラインとグランドラインとの間に接続され、電流が電源ラインからＩＣへ流れ、さらにＩＣからグランドラインへ流れる。このような並列伝送モジュールでは、電源ラインとグランドラインとに流れる電流量が変化すると、誘導起電力が発生して電位が生じ、これにより各ラインに不要な電流が流れる。このような不要な電流が電磁誘導を引き起こしてノイズが発生する。このようなノイズは、ＩＣの動作の高速化に伴い高周波化し、広い周波数帯域にわたってノイズを低減することが望まれている。また、そのようなノイズは、ＩＣの動作電圧の低電圧化に伴い、ＩＣに供給する電源電圧の変動を極力抑制することが望まれている。

本発明は、このような従来の背景に鑑みて為されたもので、ノイズを抑制するためのコンデンサを電子素子の近くに配置でき、ノイズを効果的に抑制することができる並列伝送モジュールを提供することを目的とする。

上記課題を解消するために、本発明の第１の態様は、多チャネルの信号を伝送する並列伝送モジュールであって、導体層と誘電体層とが交互に積層されたモジュール基板と、前記モジュール基板の最上層の導体層に実装された電子素子およびチップコンデンサと、を備え、前記モジュール基板の最上層の導体層には、前記電子素子と電気的に接続される複数の電源端子と、前記電子素子と電気的に接続されるグランド端子と、第１のグランドパターンとが形成され、前記最上層の導体層より下にある複数の導体層のいずれか一つの導体層には、前記複数の電源端子とビア導体を介して電気的に接続された電源ラインと、該電源ラインに近接した位置にあり前記第１のグランドパターンとビア導体を介して電気的に接続されたグランドラインと、前記第１のグランドパターンとビア導体を介して電気的に接続された第２のグランドパターンとが形成され、かつ、前記モジュール基板には、前記電源ラインとグランドラインがある導体層に達する深さの孔が穿設されており、前記チップコンデンサは、前記電源ラインとグランドラインとの間に接続されるように前記孔内に配置されていることを特徴とする。

この構成によれば、モジュール基板として多層基板を用い、この基板に設けた孔内にコンデンサを配置し、このコンデンサを最上層の導体層とは別の導体層に形成した電源ラインとグランドラインとの間に接続している。このため、電源ライン、グランドラインなどを、複数の導体層に分けることができる。これにより、マルチチャネル化を図る場合でも、最上層の導体層において、コンデンサを配置するスペースが確保され、コンデンサを電子素子の近くに配置することができ、ノイズを抑制することがきる。

また、モジュール基板の最上層の導体層に、電子素子と電気的に接続される複数の電源端子と、グランド端子および第１のグランドパターンとを形成してある。これと共に、最上層の導体層より下にあるいずれか一つの導体層に、最上層の導体層にある複数の電極端子とビア導体を介して電気的に接続された電源ラインと、該電源ラインに近接した位置にあるグランドラインと、前記第１のグランドパターンとビア導体を介して電気的に接続された第２のグランドパターンとを形成してある。これにより、配線パターンや全ての端子をモジュール基板の表面に形成した場合と比べて、電源ラインの面積をより大きくして電源ラインをより太くすることができると共に、グランドライン全体の面積もより大きくしてグランドラインを強化することができる。このため、電源ライン上およびグランドライン上での電位変動を、配線パターンや全ての端子をモジュール基板の表面に形成した場合よりも小さくすることができ、これらの電位変動に起因するノイズを抑制することができる。

また、上記特許文献２や特許文献３に開示されているようなチップコンデンサは厚さ（高さ方向の寸法）が３００μｍ程度と大きく、上記特許文献２などに開示された従来技術ではチップコンデンサが基板表面に配置されているため、基板表面からのチップコンデンサの突出量が大きくなり、モジュールが大型化してしまうという問題があった。これに対して、本発明のこの態様によれば、モジュール基板に設けた孔内にコンデンサを配置しているので、そのコンデンサとして積層チップコンデンサなどのチップコンデンサを用いた場合でも、チップコンデンサの基板表面からの突出量が小さくなり、モジュールを小型化することができる。

本発明の他の態様に係る並列光伝送装置の光モジュールは、前記最上層の導体層より下にある複数の導体層のいずれか一つの導体層は第２の導体層であることを特徴とする。

本発明の他の態様に係る並列光伝送装置の光モジュールは、前記モジュール基板の第３の導体層には、前記第２の導体層にある前記グランドラインおよびグランドパターンとビア導体を介して電気的に接続されるグランドプレーンと、複数の電源端子とが形成されており、前記第３の導体層にあるグランドプレーンは、前記第２の導体層にあるグランドラインおよびグランドパターンとビア導体を介して電気的に接続されており、前記第３の導体層にある前記複数の電源端子は、前記第２の導体層にある前記電源ラインおよび前記最上層の導体層にある前記電源端子とビア導体を介して電気的に接続されていると共に、外部の電源とビア導体を介して接続可能であることを特徴とする。

本発明の他の態様に係る並列光伝送装置の光モジュールは、前記コンデンサは、積層チップコンデンサであることを特徴とする。

本発明によれば、ノイズを抑制するためのコンデンサを電子素子の近くに配置でき、ノイズを効果的に抑制することができ並列伝送モジュールを実現することができる。また、モジュールの小型化を図ることができる。

本発明の一実施形態に係る光モジュールが使用される並列光伝送装置の概略構成を示す分解斜視図。 本発明の一実施形態に係る光モジュールの一部を示す図で、ドライバＩＣがモジュール基板に実装された状態を示す斜視図。 ドライバＩＣおよびＶＣＳＥＬアレイがモジュール基板に実装された状態を示す斜視図。 多層基板であるモジュール基板を示す断面図。 モジュール基板の最上層の誘電体層および導体層を示す平面図。 モジュール基板の第２の誘電体層および導体層を示す平面図。 モジュール基板の第３の誘電体層および導体層を示す平面図。 最上層の導体層、第２の導体層および第３の導体層を重ねた状態を透視的に示す平面図。 図２のＸ−Ｘ線に沿った断面図。 一実施形態に係る光モジュールにおける電源ライン上での電圧振幅の周波数依存性についてのシミュレーション結果を示すグラフ。 一実施形態に係る光モジュールにおけるグランドライン上での電圧振幅の周波数依存性についてのシミュレーション結果を示すグラフ。 比較例の光モジュールにおける電源ライン上での電圧振幅の周波数依存性についてのシミュレーション結果を示すグラフ。 比較例の光モジュールにおけるグランドライン上での電圧振幅の周波数依存性についてのシミュレーション結果を示すグラフ。

次に、本発明を具体化した実施の形態を図面に基づいて説明する。
本発明の実施の形態に係る並列伝送モジュールとしての光モジュールおよびこの光モジュール用いた並列光伝送装置の概略構成を図１乃至図１１に基づいて説明する。

（一実施形態）
並列光伝送装置１は、図１に示すように、電気基板１０と、電気プラガブルソケット２０と、光モジュール３０と、押さえ板４０と、光コネクタ５０と、光学部品６０とを備えている。この並列光伝送装置１は、一例として、電気信号を光信号に変換し、その光信号を複数のチャネル、例えば１２チャネル（１２ｃｈ）で１２本の光ファイバを介して並列伝送（10Gbps/1ch×12ch伝送）する送信用の並列光伝送装置である。

そのため、この並列光伝送装置１の光モジュール３０は、図２および図３に示すように、複数（本例では１２個）の面発光型半導体レーザ素子（ＶＣＳＥＬ）からなるＶＣＳＥＬアレイ（光素子アレイ）３１と、ＶＣＳＥＬアレイ３１の各ＶＣＳＥＬを駆動するドライバＩＣ（電子素子）３２と、ＶＣＳＥＬアレイ３１およびドライバＩＣ３２が実装されたモジュール基板３３と、を備えている。モジュール基板３３上には、ノイズ除去用のコンデンサ３５が実装されている。

ＶＣＳＥＬアレイ３１は、図２および図３に示すように、モジュール基板３３に形成された後述する孔９１内に配置されている。ドライバＩＣ３２は、モジュール基板３３上に、フリップチップボンディング（ＦＣＢ:Flip Chip Bonding）により実装されている。モジュール基板３３には、ＶＣＳＥＬアレイ３１とドライバＩＣ３２を電気的に接続する伝送線路で、２本の信号線を１組とする複数組（本例では１２組、２４本）の高周波信号線３６が形成されている。これらの高周波信号線３６とＶＣＳＥＬアレイ３１の各ＶＣＳＥＬとがワイヤ３７で電気的に接続されている（図３参照）。このように、ＶＣＳＥＬアレイ３１とドライバＩＣ３２は、複数組（１２ｃｈ）の高周波信号線３６およびワイヤ３７により電気的に接続されており、各組（ｃｈ）の高周波信号線３６およびワイヤ３７を介してドライバＩＣ３２からＶＣＳＥＬアレイ３１の各ＶＣＳＥＬへ駆動信号（差動信号）が供給されるようになっている。

電気基板１０の表面および裏面には、複数の電気端子と、各電気端子と接続された配線パターン（図示省略）とが形成されている。配線パターンには、外部からドライバＩＣ３２へ差動信号を供給するための信号線で、２本の信号線を１組とする複数組（１２組）の高周波信号線と、ドライバＩＣ３２を制御するための複数の制御信号線と、複数のモニタ信号線とが形成されている。また、複数の電気端子として、１２組の高周波信号線にそれぞれ接続された端子で、２つの端子を１組とする１２組（１２ｃｈ）の信号入出力端子、複数の制御信号線に接続された複数の端子、および複数のモニタ信号線に接続された複数の端子が形成されている。

光モジュール３０は、電気基板１０上に位置決めされてネジで固定される電気プラガブルソケット２０のモジュール収容凹部２１（図１参照）内に装着される。光モジュール３０をモジュール収容凹部２１内に装着し、モジュールカバー３４の上から押さえた板４０を電気プラガブルソケット２０にねじで固定すると、光モジュール３０の各電気端子と電気基板１０の各電気端子とが、電気プラガブルソケット２０の複数の接続端子部２２を介して電気的に接続されるようになっている。複数の接続端子部２２は、所定の押圧力を受けるとコイル状のバネ部（図示省略）が収縮して上部コンタクトピンと下部コンタクトピンとが電気的に接続されるように構成されたバネ状の端子である。

光コネクタ５０は、図１に示すように、複数本（本例では１２本）の光ファイバが一列に配置されたテープファイバ５１と、複数本の光ファイバを保持したコネクタ部（フェルール）５２と、ＶＣＳＥＬアレイ３１の各ＶＣＳＥＬからそれぞれ垂直な方向に出射される光（光信号）を９０度曲げた後複数本の光ファイバの各端面に光結合させる光学部品６０とを有する。コネクタ部５２は、多心用のフェルール型コネクタ（ＭＴコネクタ）である。テープファイバ５１は、別の光コネクタ５３に接続され、光モジュール３０との間で光信号を並列に伝送する。

次に、本発明の一実施形態に係る光モジュール３０を更に詳細に説明する。
光モジュール３０は、図２乃至図４に示すように、導体層と誘電体層とが交互に積層された多層基板であるモジュール基板３３と、モジュール基板３３の最上層の導体層ｍ１にそれぞれ実装されたドライバＩＣ３２およびＶＣＳＥＬアレイ３１と、上記孔９１内に配置された２つのコンデンサ３５とを備えている。これらのコンデンサ３５は、小型で大容量が得られ、実装が容易な積層チップンデンサである。

図２および図５に示すように、モジュール基板３３の最上層の導体層ｍ１には、ドライバＩＣ３２と電気的に接続される複数の電源端子（ＶＤＤ端子）７１、７２と、ドライバＩＣ３２と電気的に接続されるグランド端子（ＧＶＤ端子）８０と、グランドパターン（第１のグランドパターン）８１とが形成されている。複数の電源端子７１は、ドライバＩＣ３２をフリップチップボンディング（ＦＣＢ）で実装する際に、ドライバＩＣ３２側の複数の電極とＡｕバンプ（図示省略）を介して電気的に接続するＦＣＢパッドである。

最上層の導体層ｍ１には、図５に示すように、図２に示す上記複数組（１２ｃｈ）の高周波信号線３６と、ドライバＩＣ３２に差動信号を供給するための複数組（１２ｃｈ）の高周波信号線３８の最上層の線路３８ａと、ドライバＩＣ３２に制御信号を供給するための複数の制御信号線３９の最上層の線路３９ａとが形成されている。各高周波信号線３８の最上層の線路３８ａは、ドライバＩＣ３２をＦＣＢ実装した際に、ドライバＩＣ３２側に設けられた複数の信号入出力端子とそれぞれ電気的に接続される。同様に、各制御信号線３９の最上層の線路３９ａも、ドライバＩＣ３２側に設けられた複数の制御信号入力端子とそれぞれ電気的に接続される。また、最上層の導体層ｍ１には、図５に示すように、２つのＶＴ端子１０１，１０２が形成されている。

なお、図５において、符号「４１」、「４２」は、ドライバＩＣ３２をフリップチップボンディングによりモジュール基板３３の最上層の導体層ｍ１上に実装する際に、ドライバＩＣ３２を位置決めするための実装位置だしマーカである。また、符号「４３」，「４４」はＶＣＳＥＬ３２を位置決めするための基板認識マーカである。
第１のグランドパターン８１は、図５に示すように、最上層の誘電体層ｄ１の中央部と、該中央部から誘電体層ｄ１の周辺部へ一方向に（図５で上方に）延び、さらに、複数の高周波信号線３６の形成領域と、複数の最上層の線路３８ａの形成領域と、複数の最上層の線路３９ａの形成領域とを囲むように周辺部全体に形成されている。

また、最上層の誘電体層ｄ１には、図５に示すように、２つのコンデンサ３５およびＶＣＳＥＬアレイ３１が配置される上記孔９１と、孔９２，９３とが形成されている。孔９２，９３にもコンデンサを配置可能である。
孔９１は、ＶＣＳＥＬアレイ３１を配置するための領域９１ａと、コンデンサ３５を配置するための領域９１ｂ、９１ｃとを有するように、ＶＣＳＥＬアレイ３１の複数のＶＣＳＥＬの並び方向（図５で上下方向）に長い異形になっている。

図６に示すように、最上層の導体層ｍ１より下にある第２の導体層ｍ２には、導体層ｍ１にある複数の電源端子７１、７２とビア導体を介して電気的に接続される電源ライン７３と、電源ライン７３に近接した位置に形成されたグランドライン８２と、導体層ｍ１にあるグランドパターン８１とビア導体（図示省略）を介して電気的に接続されるグランドパターン（第２のグランドパターン）８３，８４とが形成されている。また、第２の導体層ｍ２には、図６に示すように、導体層ｍ１にあるＶＴ端子１０１，１０２とビア導体（図示省略）を介してそれぞれ電気的に接続される２つのＶＴパターン１０３，１０４が形成されている。

電源ライン７３は、図６に示すように、ドライバＩＣ３２が実装される領域と、ＶＣＳＥＬアレイ３１および２つのコンデンサ３５が実装される領域とを囲むように、これらの領域の外側にリング状に形成されている。グランドパターン８３は、導体層ｍ１におけるドライバＩＣ３２が実装される領域の下側に位置し、導体層ｍ１にあるグランドパターン８１とビア導体（図示省略）を介して電気的に接続される。

電源ライン７３、グランドライン８２、グランドパターン８３およびＶＴパターン１０３，１０４は、第２の誘電体層ｄ２上におけるその左半分の領域に形成されている。そして、グランドパターン８４は、誘電体層ｄ２におけるその右半分の空いたスペースを利用して、その右半分の領域全体に形成されており、導体層ｍ１にあるグランドパターン８１とビア導体（図示省略）を介して電気的に接続される。

図７に示すように、モジュール基板３３の第３の導体層ｍ３には、グランドプレーン（ＧＮＤプレーン）８５と、複数の電源端子７４と、２つのＶＴ端子１０５，１０６とが形成されている。グランドプレーン８５は、導体層ｍ２にあるグランドライン８２およびグランドパターン８３，８４とビア導体（図示省略）を介して電気的に接続される。複数の電源端子７４は、導体層ｍ２にある電源ライン７３および導体層ｍ１にある電源端子（ＶＤＤ端子）７１、７２とビア導体（図示省略）を介して電気的に接続される。複数の電源端子７４には、光モジュール外部の電源から例えば３．３Ｖの電源電圧（Ｖｃｃ）がビア導体（図示省略）を介して供給される。また、ＶＴ端子１０５，１０６は、導体層ｍ２にあるＶＴパターン１０３，１０４と導体層ｍ１にあるＶＴ端子１０１，１０２とビア導体（図示省略）を介して電気的に接続される。

複数の電源端子７４は、第３の誘電体層ｄ３の周辺部で、導体層ｍ２にある電源ライン７３と重なる領域に一列に形成されている。ＶＴ端子１０５，１０６は、複数の電源端子７４の両側に形成されている。グランドプレーン８５は、第３の誘電体層ｄ３上におけるＶＴ端子１０５，１０６および複数の電源端子７４の領域を除いた領域全体に形成されている。

そして、図８および図９に示すように、モジュール基板３３の第１の誘電体層ｄ１と第１の導体層ｍ１には、電源ライン７３とグランドライン８２がある導体層ｍ２に達する深さの上記孔９１が穿設されている。コンデンサ３５，３５は、図９に示すように、電源ライン７３とグランドライン８２との間に接続されるように孔９１内に配置されている。

上記構成を有する光モジュール３０では、外部の電源から例えば３．３Ｖの電源電圧（Ｖｃｃ）がドライバＩＣ３２に供給される。このとき、ＩＣ駆動電流が、電源からモジュール基板３３内のビア導体、導体層ｍ３にある複数の電源端子７４、ビア導体、導体層ｍ２にある電源ライン７３、導体層ｍ１にある複数の電源端子７１、７２、およびドライバＩＣ３２に流れる。この電流は、ドライバＩＣ３２からさらに、導体層ｍ１にあるグランド端子８０、ビア導体、導体層ｍ２にあるグランドライン８２およびグランドパターン８３，８４）、ビア導体、および導体層ｍ３にあるグランドプレーン８５を介して電源へ流れる。

このような構成を有する一実施形態によれば、以下の作用効果を奏する。
・モジュール基板３３として多層基板を用い、このモジュール基板３３に設けた孔９１内にノイズ除去用のコンデンサ３５を配置し、このコンデンサ３５を最上層の導体層ｍ１とは別の導体層（第２の導体層ｍ２）に形成した電源ライン７３とグランドライン８２との間に接続している。このため、電源ライン、グランドライン、グランドパターン、チャネル数に応じて増える高周波信号線や制御線などを、複数の導体層に分けることができる。これにより、マルチチャネル化を図る場合でも、最上層の導体層ｍ１において、コンデンサ３５を配置するスペースが確保され、コンデンサ３５をドライバＩＣ３２の近くに配置することができ、ノイズを抑制することがきる。

・モジュール基板３３の最上層の導体層ｍ１に、ドライバＩＣ３２と電気的に接続される複数の電源端子７１，７２と、グランド端子８０およびグランドパターングランドパターン８１とを形成してある。これと共に、第２の導体層ｍ２に、最上層の導体層ｍ１にある複数の電極端子７１、７２とビア導体を介して電気的に接続された電源ライン７３と、該電源ラインに近接した位置にあるグランドライン８２と、グランドパターン８１とビア導体を介して電気的に接続されたグランドパターン８３，８４とを形成してある。これにより、配線パターンや全ての端子をモジュール基板３３の表面に形成した場合と比べて、電源ラインの面積をより大きくして電源ラインをより太くすることができると共に、グランドライン全体の面積もより大きくしてグランドラインを強化することができる。このため、ドライバＩＣ３２に電源を供給すると、上述したように電源ラインからドライバＩＣ３２へ、さらにドライバＩＣ３２からグランドラインへ電流が流れるが、電源ライン上での電位変動およびグランドライン上での電位変動を、配線パターンや全ての端子をモジュール基板の表面に形成した場合よりも小さくすることができ、これらの電位変動に起因するノイズを抑制することができる。

図１０のグラフは、上記一実施形態に係る光モジュール３０における電源ライン上での電圧振幅の周波数依存性についてのシミュレーション結果を示している。図１１のグラフは、光モジュール３０におけるグランドライン上での電圧振幅の周波数依存性についてのシミュレーション結果を示している。
ここでのテスト条件は、以下の通りである。
・電源電圧Ｖｃｃ：３．３（Ｖ）の一定電圧
・ＡＣ電流： 600+3×sin(ωt) （mA）
・周波数帯域：DC,0.01〜10GHz

図１２のグラフは、比較例の光モジュールにおける電源ライン上での電圧振幅の周波数依存性についてのシミュレーション結果を示している。この比較例は、電源ライン、グランドラインなどの配線パターンや全ての端子をモジュール基板の表面に形成し、ノイズ除去用のコンデンサをモジュール基板の表面に配置し、電源ラインとグランドラインとの間に接続した光モジュールである。図１３のグラフは、比較例の光モジュールにおけるグランドライン上での電圧振幅の周波数依存性についてのシミュレーション結果を示している。
ここでのテスト条件は、以下の通りである。
・電源電圧Ｖｃｃ：３．３（Ｖ）の一定電圧
・ＡＣ電流： 600+3×sin(ωt) （mA）
・周波数帯域：DC,0.01〜10GHz

図１２のグラフから、比較例では、電源ライン上で、３ＧＨｚ〜１０ＧＨｚの帯域で電圧変動が生じており、電圧振幅も大きい。また、図１３のグラフから、グランドライン上で、１ＧＨｚ〜６ＧＨｚの帯域で電圧変動が生じており、電圧振幅も大きい。
これに対して、上記一実施形態では、図１０から、電源ライン上では、限られた狭い帯域でのみ電圧変動が生じており、電圧振幅も小さくなっていることが分かる。また、図１１から、グランドパターン上では、１ＧＨｚ〜１０ＧＨｚの帯域全体で、ほとんど電圧変動が見られないことが分かる。
従って、図１０および図１１のグラフから、広い周波数帯域にわたってノイズを低減することができる。これにより、ドライバＩＣ３２に供給する電源電圧の変動を十分に抑制することができる。

・第３の導体層ｍ３にあるグランドパターン８４は、誘電体層ｄ２におけるその右半分の空いたスペースを利用して、その右半分の領域全体に形成されており、導体層ｍ１にあるグランドパターン８１とビア導体（図示省略）を介して電気的に接続される。このため、グランドライン全体（グランドラインとグランドパターンを含む）の面積を更に大きくしてグランドラインを更に強化することができる。これにより、ドライバＩＣ３２に供給する電源電圧の変動を更に抑制することができ、ノイズを更に抑制することができる。

なお、この発明は以下のように変更して具体化することもできる。
・上記実施形態では、電気信号を光信号に変換する機能を有する送信用の光モジュールについて説明したが、光信号を電気信号に変換する機能を有する受信用の光モジュールにも本発明は適用可能である。この構成では、複数の光素子として複数のフォトダイオードを有するフォトダイオードアレイを用い、電子素子としてドライバＩＣ３３に代えて、各フォトダイオードの出力電流を電圧に変換して増幅するTIA（Transimpedance Amplifier）機能を備えた増幅用ＩＣを用いる。

・上記各実施形態では、複数の伝送線路がそれぞれ、２つの信号線からなる差動伝送線路であり、ドライバＩＣからＶＣＳＥＬアレイへ差動信号を伝送する場合について説明したが、本発明はこのような光モジュールに限定されない。すなわち、複数の伝送線路が各ｃｈでそれぞれ１本の信号線からなり、ドライバＩＣからＶＣＳＥＬアレイへシングルエンド信号を伝送する光モジュールにも本発明は適用可能である。

・上記一実施形態では、第２の導体層ｍ２に、電源ライン７３と、グランドライン８２と、グランドパターン８３，８４とを形成しているが、電源ライン７３と、グランドライン８２と、グランドパターン８３，８４とを、最上層の導体層ｍ１より下にある複数の導体層のいずれか一つの導体層（第２の導体層ｍ２を除く）に形成した光モジュールにも本発明波適用可能である。

３０：光モジュール
３５：コンデンサ
３１：ＶＣＳＥＬアレイ（光素子アレイ）
３２：ドライバＩＣ（電子素子）
３３：モジュール基板、
ｄ１〜ｄ７：誘電体層
ｍ１〜ｍ８：導体層
ｍ１：最上層の導体層
７１、７２：電源端子（ＶＤＤ端子）
７４：電源端子７４
８０：グランド端子（ＧＶＤ端子）
８１：グランドパターン（第１のグランドパターン）
８３，８４：グランドパターン
８５：グランドプレーン（ＧＮＤプレーン）
９１：孔

Claims (4)

1. 多チャネルの信号を伝送する並列伝送モジュールであって、
   導体層と誘電体層とが交互に積層されたモジュール基板と、前記モジュール基板の最上層の導体層に実装された電子素子およびチップコンデンサと、を備え、
   前記モジュール基板の最上層の導体層には、前記電子素子と電気的に接続される複数の電源端子と、前記電子素子と電気的に接続されるグランド端子と、第１のグランドパターンとが形成され、
   前記最上層の導体層より下にある複数の導体層のいずれか一つの導体層には、前記複数の電源端子とビア導体を介して電気的に接続された電源ラインと、該電源ラインに近接した位置にあり前記第１のグランドパターンとビア導体を介して電気的に接続されたグランドラインと、前記第１のグランドパターンとビア導体を介して電気的に接続された第２のグランドパターンとが形成され、かつ、
   前記モジュール基板には、前記電源ラインとグランドラインがある導体層に達する深さの孔が穿設されており、前記チップコンデンサは、前記電源ラインとグランドラインとの間に接続されるように前記孔内に配置されていることを特徴とする並列伝送モジュール。
2. 前記最上層の導体層より下にある複数の導体層のいずれか一つの導体層は第２の導体層であることを特徴とする請求項１に記載の並列伝送モジュール。
3. 前記モジュール基板の第３の導体層には、前記第２の導体層にある前記グランドラインおよびグランドパターンとビア導体を介して電気的に接続されるグランドプレーンと、複数の電源端子とが形成されており、
   前記第３の導体層にあるグランドプレーンは、前記第２の導体層にあるグランドラインおよびグランドパターンとビア導体を介して電気的に接続されており、
   前記第３の導体層にある前記複数の電源端子は、前記第２の導体層にある前記電源ラインおよび前記最上層の導体層にある前記電源端子とビア導体を介して電気的に接続されていると共に、外部の電源とビア導体を介して接続可能であることを特徴とする請求項２に記載の並列伝送モジュール。
4. 前記コンデンサは、積層チップコンデンサであることを特徴とする請求項１乃至３のいずれか一つに記載の並列伝送モジュール。

Images