JP5113182B2 - 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法 - Google Patents

Description

本発明は、半導体の製造方法及び材料に関する。特に、ＳｅＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）の材料と半導体構造の処理速度、半導体構造の効率及び半導体構造の品質における改善とに関する。

本発明は、ドナー基板から支持基板へ半導体材料の薄膜を転写することによって構造を形成する製造方法に関する。用途の一つの分野は、エレクトロニクス、オプティクス及びオプトエレクトロニクスのための基板として機能するＳｅＯＩ構造、例えばＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造に関する。

ＳｅＯＩ構造は、半導体材料からなる薄層と支持基板との間に挿入された絶縁層を含むように形成される。ＳＭＡＲＴＣＵＴ（登録商標）タイプの複数の製造方法は、本発明タイプの製造方法の一例である。これらの複数の製造方法は、本発明の少なくとも幾つかの実施形態に対応する。

ＳＭＡＲＴＣＵＴ（登録商標）プロセスを用いるＳｅＯＩ構造、特に内部の薄層が非常に薄い（典型的には４００ｎｍ）ＳｅＯＩ構造の製造には、欠陥クラスタ（ｖａｃａｎｃｙ ｃｌｕｓｔｅｒ）（例えば、結晶起因欠陥（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅｄ ｐａｒｔｉｃｌｅ)ないしはＣＯＰとして知られている）形の如何なる成長欠陥を有しない初期のドナー基板を使用することが必要である。ドナー基板内の欠陥クラスタの存在は、最終のＳｅＯＩ構造の薄層の厚さより大きいサイズを有する欠陥を生じさせることがある。結果として生じるこれらの“貫通”欠陥は、これらの欠陥の一つを含むＳｅＯＩ構造の一部分において形成された要素は作動しないので、致命的である。したがって、これらの貫通欠陥の存在は、最終の構造上に作られる要素の品質を制御するパラメーターである。よって、貫通欠陥の存在を最小限にすることが不可欠である。欠陥クラスタのサイズが薄層の厚さに比べて意味がある程に薄層の厚さが薄い場合には、明らかに貫通欠陥の問題は特に重要となることが分かる。

ＳｅＯＩ基板内の貫通欠陥の数を制限するため、従来からしばしば用いられてきた一つの解決手段は、非常に高い結晶学的な品質を有すると共に低密度のＣＯＰを有する初期基板を用いることである。

典型的に、初期基板はＣＺ引き上げ（ＣＺｏｃｈｒａｌｓｋｉ ｐｕｌｌｉｎｇ）のプロセスによって得られたインゴットから切り出すことにより形成される。引き上げの速度及びインゴットの冷却速度の制御は欠陥クラスタタイプの欠陥の量を低減するための手段になる。従って、殆どＣＯＰを有さない初期基板は、非常に特殊な引き上げの条件、特に、非常に遅い引き上げ（ｖｅｒｙ ｓｌｏｗ ｐｕｌｌｉｎｇ）(欠陥数が非常に少ないので、当業者において完全に近い結晶（ｎｅａｒ ｐｅｒｆｅｃｔ ｃｒｙｓｔａｌ）と呼ばれるものを得るための非常に遅い引き上げとして呼ばれる引き上げ法)を用いたＣＺ法によって得られたインゴットから切り出すことで形成される。

より簡単な及び／又はより速い引き上げプロセスによって得られたインゴットから切り出すことで形成した基板は、比較的に欠陥クラスタをより多く有し、したがって、目標とされる用途の分野（オプティクス、エレクトロニクス、オプトエレクトロニクス等）に課せられる条件に適合しないと思われる。

例えば、“非常に遅い引き上げ”タイプの引き上げ法により０．５ｍｍ／ｍｉｎ未満の速度で得られた完全に近い結晶から切り出すことで形成された基板は、典型的に０．０４５個／ｃｍ^２〜０．０７５個／ｃｍ^２（ウェーハ周囲に５ｍｍの排除領域が考慮された表面積６６０ｃｍ^２を有する直径３００ｍｍのウェーハにおいて、０．１μｍより大きなＣＯＰが３０個〜５０個存在することに等しい）のＣＯＰ（０．１μｍより大きなもの）の密度を有する。これに対して、標準の引き上げ（ｓｔａｎｄａｒｄ ｐｕｌｌｉｎｇ）により“非常に遅い引き上げ”タイプの引き上げ法の速度の１．２〜１．５倍速い速度で得られた基板は、１．５個／ｃｍ^２〜４．５個／ｃｍ^２（直径３００ｍｍのウェーハにおいて、０．１μｍより大きなＣＯＰが１０００個〜３０００個存在することに等しい）のＣＯＰ（０．１μｍより大きなもの）の密度を有する。

引き上げの際のインゴット冷却速度は、結晶学的な品質に影響を及ぼす別途の要因であることに注意されたい。確かに、高い冷却速度（“急速冷却”として呼ばれる引き上げ法）は欠陥の密度の増加を伴う。そのため、“急速冷却”タイプの引き上げ法により得られたインゴットから切り出すことで得られた基板も本発明の応用分野において課された条件に適合しない。

高品質の基板（“非常に遅い引き上げ”タイプのＣＺ引き上げ法による殆どＣＯＰを有しない完全に近い結晶）の製造効率は、より簡単な及び／又はより速い引き上げプロセスを用いた基板の製造効率より著しく低い。従って、“非常に遅い引き上げ”タイプの引き上げ法によるほぼ完全な基板の製造には著しく費用がかかり、そのため典型的にそのコストは標準のＣＺ引き上げ法によって得られた基板のコストより３０％高い。

ＳＯＩ構造を作るためのプロセスにおける初期基板として、ＣＯＰの数を減らすために事前に熱処理された標準の基板を使用することも提案されてきたことに注意されたい。しかし、事前の熱処理の使用は満足的ではない。この熱処理は、初期基板の表面特性を変化させる（そして、特に表面の粗さを増加させる）。その結果、初期基板を支持基板に結合（ｂｏｎｄｉｎｇ）する際に問題（特に、結合品質の劣化）が生じ得る。更に、事前の熱処理は“スリップライン（ｓｌｉｐ ｌｉｎｅ）”タイプの欠陥又は酸素沈殿物（ｏｘｙｇｅｎ ｐｒｅｃｉｐｉｔａｔｅｓ）を発生させることができ、ＳＭＡＲＴＣＵＴ(登録商標)タイプのプロセスにおいて通常用いられる初期基板の再利用を不可能にすることがある。

半導体構造の欠陥クラスタ特性を改良するために、第１密度の欠陥クラスタを有するドナー基板を備え、ドナー基板から支持基板へ薄層を転写し、転写された薄層をキュアしてクラスタの第１密度を第２密度に低減させる絶縁構造上の半導体を形成する方法を譲受人は米国特許出願公開第２００６／０１７２５０８号明細書に提案した。

特に、転写された薄層のキュアには構造に対して熱アニールを行うことが含まれる。

米国特許出願公開第２００６／０１７２５０８号明細書に開示の方法によれば、明らかなように、半導体材料からなる薄層をドナー基板から支持基板に転写することにより作られた基板のコスト、及び特にＳｅＯＩ基板のコストが削減される。より詳細には、米国特許出願公開第２００６／０１７２５０８号明細書に開示の方法は、ＳＭＡＲＴＣＵＴ（登録商標）タイプの転写プロセスにおいて、完全に近い結晶を得るために“非常に遅い引き上げ”タイプの引き上げ法と比べてより費用効果のあるＣＺ引き上げ法によって得られたインゴットから切り出すことで形成された初期基板の使用を可能とする。同時に、（上述した事前の熱処理の使用に起因する）如何なる結合又は再利用タイプの問題に直面することなく、予想通りの用途に適合する薄層の結晶の質を維持する。

しかし、本願の発明者は、米国特許出願公開第２００６／０１７２５０８号明細書において、キュアステップ、典型的には熱アニールステップは、所定の限界を有し得ることを示した。

典型的に、欠陥クラスタは、数百オングストローム〜数千オングストロームの範囲内のサイズを有する空孔（ｃａｖｉｔｉｅｓ）であり、欠陥クラスタの内壁が、薄い酸化シリコン層でコートされている。このコーティングは、キュアステップの熱アニールが有効となり得るまでに溶かされなければならない。

キュアステップの熱アニールは、薄層の厚さにおいて酸素濃度の熱的なバランスに繋がる副作用を有するように思われる。確かに、熱アニールによって酸素、特に絶縁性の埋設層内に存在する酸素は薄層へ拡散して欠陥クラスタの内壁に移動する。

薄層を可能なかぎり薄くすることに加えて、薄層の自由面へ向かう酸素、特に埋設層の酸素の拡散は、米国特許出願公開第２００６／０１７２５０８号明細書に記載の方法による欠陥クラスタの溶解の効果を低減させ得る。

従って、少なくとも、例えば、改良された欠陥特性及びプロセス効率を有するＳｅＯＩ構造を形成するために、より有効な欠陥クラスタの溶解を有する改良された方法を提供することが有益となる。

本発明の原理に沿って、絶縁構造上に半導体を形成する方法は、改善された欠陥クラスタ溶解特性、及びその方法から得られる構造を提供する。

本発明に係る半導体を形成する方法は第１密度の欠陥クラスタを有するドナー基板を形成するステップと、絶縁層を形成するステップと、前記ドナー基板から前記絶縁層を上に有する支持基板に薄層を転写するステップと、転写された前記薄層をキュアして前記欠陥クラスタの前記第１密度を第２密度に低減させるステップと、転写される前記薄層に接触する酸素バリア層を絶縁層の一部分として形成するステップを備え、前記キュア中に前記酸素バリア層が前記薄層に向かう酸素の拡散を制限する。

以下は、本発明の態様を制限するものではなく、幾つかの好適な態様のリストを与える。
−前記絶縁層は前記酸素バリア層を含み、転写前に前記酸素バリア層が前記ドナー基板の表面上又は前記支持基板の表面上に形成される。
−前記絶縁層の形成ステップが、前記支持基板と前記酸素バリア層との間に配置される埋設層を形成する工程を更に備え、前記絶縁層が前記埋設層及び前記酸素バリア層を備える。
−前記絶縁層が、前記支持基板の表面上に形成される。
−前記絶縁層が、前記支持基板の表面を熱酸化することで形成される。
−前記絶縁層が、堆積によって前記支持基板の表面上に形成される。
−前記酸素バリア層が、前記支持基板上に形成された前記埋設層上に形成されており、前記薄層が前記ドナー基板から前記酸素バリア層上に転写される。
−前記酸素バリア層が、前記ドナー基板の表面上に形成される。
−前記酸素バリア層が、前記薄層と共に前記支持基板上に転写される。
−前記絶縁層が、前記支持基板の表面上に形成される。
−前記絶縁層が、前記酸素バリア層上に形成される。
−前記酸素バリア及び前記絶縁層が、前記薄層と共に前記支持基板上に転写される。
−前記酸素バリア層が、窒化シリコン層を堆積することで形成される。
−前記堆積が、プラズマ強化化学気相成長により行われる。
−前記キュアが、転写後に得られた前記絶縁構造に対して熱アニールを施すことで行われる。
−前記熱アニールが、非酸素雰囲気の下で行われる。
−前記熱アニールが、純水素、純アルゴン、又は水素及びアルゴンの混合物を含む雰囲気で行われる。
−前記熱アニールが、急速加熱処理であるか、又は炉の中で行われる。
−前記熱アニールが、水素及び塩酸を含む雰囲気の下で行われるスムージングアニール（ｓｍｏｏｔｈｉｎｇ ａｎｎｅａｌｉｎｇ）である。
−この方法は、前記ドナー基板中にウイークネスゾーンを形成して転写される前記薄層を画成するステップと、前記ドナー基板、前記絶縁層及び前記支持基板を結合させるステップと、前記ウイークネスゾーンで前記ドナー基板を分離するステップと、を更に備える。
−前記ドナー基板が、少なくとも０．７５ｍｍ／ｍｉｎの速度で引き上げられるインゴットから切り出すことで形成される。
−前記ドナー基板は、０．１４μｍより大きな欠陥に関して０．０１／ｃｍ^２未満の第１密度を有し、前記キュアステップ後に転写された前記薄層は０．７５／ｃｍ^２以下の第２密度を有する。
−前記ドナー基板は、０．２μｍより大きな欠陥に関して１．５／ｃｍ^２より大きな第１密度を有し、前記キュアステップ後に転写された前記薄層は０．０７５／ｃｍ^２以下の第２密度を有する。
−この方法は、前記ドナー基板に電気回路を形成するために前記ドナー基板から更なる薄層を分離するステップを更に備える。

図１ａ〜図１ｆは、本発明に係る方法の第１の実施形態の各ステップを示す図であり、薄層の転写前に、埋設層を支持基板の表面上に形成し、且つ酸素バリア層をドナー基板の表面上に形成する。 図２ａ〜図２ｆは、本発明に係る方法の第２の実施形態の各ステップを示す図であり、薄層の転写前に、埋設層を前記支持基板の表面上に形成し、且つ酸素バリア層を埋設層上に形成する。 図３ａ〜図３ｆは、本発明に係る方法の第３の実施形態の各ステップを示す図であり、薄層の転写前に、酸素バリア層をドナー基板の表面上に形成し、且つ埋設層を酸素バリア層上に形成する。

本発明は、絶縁構造上に半導体を形成する方法に関する。幾つかの実施形態において、本発明は、特にＳＭＡＲＴＣＵＴ（登録商標）タイプの転写プロセスに関する。主なステップを、以下において言及する。

ＳＭＡＲＴＣＵＴ（登録商標）転写プロセスにおいて、異なる図を参照して、薄層１０が作られる半導体材料のドナー基板１は、核種（ｓｐｅｃｉｅｓ）の注入に露出され（矢印６により現れている）、ドナー基板１の厚さ内にウイークネスゾーン６０が生成される。その後、注入が行われたドナー基板１の表面は、支持基板２と密接な接触状態に至る。その後、ドナー基板の部分を生成するウイークネスゾーンの高さでドナー基板は分離され、これによりドナー基板が支持基板上に転写され、支持基板上に薄層１０が形成される。

ＳｅＯＩ構造を作る際に、絶縁層３０が薄層と支持基板との間に挿入される。

本発明の内容は、米国特許出願公開第２００６／０１７２５０８号明細書に記載の発明の内容に類似する。特に、“非常に遅い引き上げ”タイプのＣＺ引き上げ法により得された完全に近い結晶のインゴットから切り出すことでドナー基板を形成する必要は必ずしもない。これに対して、一つの有利な実施形態において、ドナー基板は、遅い引き上げにより得られたインゴットから切り出すことで形成された完全に近い結晶内に存在するクラスタの平均サイズより小さい平均サイズを有する欠陥クラスタを形成する引き上げ法により得られた半導体材料のインゴットから切り出すことで形成され得る。

一つの可能な実施形態によれば、本発明に係る製造方法は、ドナー基板の準備のための先行ステップを備える。ドナー基板の準備のための先行ステップは、遅い引き上げにより得られた完全に近い結晶内に存在するクラスタの平均サイズより小さい平均サイズを有する欠陥クラスタを形成する引き上げ法により半導体材料のインゴットを作るための操作と、そのインゴット内のドナー基板を切り出すための操作とを含む。上述した引き上げ法は“非常に遅い引き上げ”タイプの引き上げ法と比べて、さほど高価ではないという利点を有する。例えば、このタイプの引き上げ法は、通常“低欠陥結晶（ｌｏｗ ｄｅｆｅｃｔ ｃｒｙｓｔａｌ）”と呼ばれる結晶、又は“標準結晶（ｓｔａｎｄａｒｄ ｃｒｙｓｔａｌ）”と呼ばれる結晶を得るための速いＣＺ引き上げ（ｆａｓｔ ＣＺ ｐｕｌｌｉｎｇ）又は急速冷却（ｆａｓｔ ｃｏｏｌｉｎｇ）を含む。

１つの有利な実施形態によれば、ドナー基板が得られるインゴットを引き上げする際に、窒素ドーピングが実行され得る。このタイプの窒素ドーピングは、転写薄層からＣＯＰを除去するためのキュアステップ（後述する）を容易にする。確かに、インゴットの窒素ドーピングは、より小さなＣＯＰ（明らかに、より大きいな密度を有する）の生成手段となると共に熱処理によってよりキュアされやすくする。好ましくは、インゴットを引き上げる際に実行される窒素のドーピングは、１０^１４〜５×１０^１５窒素原子数／ｃｍ^３を導くために適している。

１つの好適な実施形態によれば、ドナー基板に関して上述した態様で、特に標準のＣＺ引き上げ法により形成されたインゴットから切り出すことで、支持基板も準備される。支持基板も窒素ドーピングされるものとすることができる。

ＣＺプロセスにおける半導体材料のインゴットの引き上げ速度及び／又は冷却速度の関数としてのＣＯＰのサイズ及びＣＯＰの密度の変化については、図１及び米国特許出願公開第２００６／０１７２５０８号明細書の対応する説明が参照され得る。概略的には、遅い引き上げ又は非常に遅い引き上げにより得られたインゴットから切り出された基板は低密度の大きなＣＯＰを有する一方、標準の引き上げ又は速い引き上げにより得られたインゴットから切り出された基板は高密度の小さなＣＯＰを有する。同様に、インゴットの冷却速度の制御はＣＯＰのサイズ及び密度の制御手段となる。従って、インゴットの急速冷却は、欠陥のサイズを低減させるが、欠陥の密度を増加させる。

以下の説明において、完全に近い結晶（例えば、“速い引き上げ”タイプの引き上げ法で得られたもののようなもの）内に存在するクラスタのサイズより小さな平均サイズを有する欠陥クラスタを生成する引き上げ法の一例が用いられる。本発明はこの引き上げ法に限定されず、如何なる引き上げ法をも含むように拡張されるものとすることができる。本発明は意味のある数のＣＯＰを有する基板を生じさせる如何なる引き上げ法に対しても有利であるが、完全に近い結晶の基板を得るための引き上げ法と比べてより経済的であるものとする。

このように、“非常に遅い引き上げ”と比べて非常に経済的である“速い引き上げ”タイプのＣＺ引き上げ法による支持基板の準備は、高密度の小さなＣＯＰを有する初期基板を提供する。

速い引き上げタイプのＣＺ法プロセス（非常に遅い引き上げとは異なる）によりドナー基板が作られる場合において、薄層の転写の前にドナー基板に対してＣＯＰのサイズを増加するステップが行われない限り、支持基板上への転写直後に薄層は貫通欠陥を生成しやすいＣＯＰを有しない。速い引き上げによっては、小さなＣＯＰ（明らかに高密度を有する）だけをドナー基板が有し、その小さなＣＯＰは恐らく転写された薄層の全体の厚さを貫通しない。しかし、従来ＳＭＡＲＴＣＵＴ（登録商標）タイプの転写プロセス中に実行された幾つかの操作は、ＣＯＰのサイズを増加することができ、これに伴って貫通欠陥が形成される。例えば、酸化、基礎清浄及び研磨は、ＣＯＰに対して影響を及ぼし、特にすべての方向でＣＯＰｓの壁をエッチングすることでＣＯＰのサイズを増加させる。

したがって、本発明に係るＳｅＯＩ基板の製造において、貫通欠陥の形成を避けるために、ＣＯＰのサイズを増加させることができると共に、これに伴い貫通欠陥を生成することになる如何なる工程（酸化、基礎清浄及び研磨のようなもの）も転写の前にドナー基板に対して行われない。

従来、ＳＭＡＲＴＣＵＴ（登録商標）のプロセスがＳｅＯＩタイプの基板の製造に用いられるときは、転写後であって薄層と支持基板との間に挿入される絶縁層を形成するためにドナー基板を核種の注入に露出させる前に、典型的にはドナー基板に対して熱酸化を行う。ドナー基板酸化ステップにおいて、ドナー基板の表面上の材料のみならずＣＯＰの壁上の材料が消費される。その後に、ＣＯＰのサイズは、生成された酸素の厚さの大きさと同じオーダで増加する。更に、材料の消費に関連して、熱酸化の効果はその後に表面に転写されるＣＯＰの体積を統合することである。従って、ＳｅＯＩ基板の従来の実施形態では、転写前におけるドナー基板の熱酸化によってＣＯＰのサイズを増加させることができ、その結果、転写後の貫通欠陥が生じる。一方、既に言及したように、小さなＣＯＰを生成するだけである（又は、より正確には約０．１４μｍより大きなＣＯＰの密度が０．０１個／ｃｍ^２未満であるもので、これは３００ｍｍウェーハにおいて０．１４μｍより大きなＣＯＰが単に幾つか存在することに等しい）速い引き上げでは、転写前（又は、より一般的には転写前にＣＯＰのサイズを増加することができる如何なる操作の用いる前）にドナー基板に酸化が不足していれば、通常そのＣＯＰは転写直後に貫通欠陥を形成するのに十分ではないことになる。

本発明に係るＳｅＯＩ基板の製造において、貫通欠陥の形成を避けるために、ドナー基板はＣＯＰのサイズを増加することができる如何なる操作も転写前には受けない。

特に、絶縁層は、上述したように、ドナー基板を熱酸化する従来の方法では形成されない。このように、本発明に係るプロセスは、転写前に、薄層内に存在する欠陥クラスタのサイズを増加させないような方法で行われた絶縁層の形成ステップを含む。

本発明によれば、添付する図を参照して、絶縁層３０を形成するステップが行われるＳｅＯＩ構造を形成する方法であって、絶縁層形成ステップが転写された薄層１０に接触する酸素バリア層４を形成する工程を備える方法が提案される。

以下に開示される第１、第２及び第３の実施形態によれば、絶縁層３０を形成するステップは、絶縁層３０が埋設層３及び酸素バリア層４の両方を備えるように、支持基板２と酸素バリア層４との間に配置される埋設層３を形成する工程を更に備える。

別の実施形態によれば、絶縁層３０は酸素バリア層４を含み、酸素バリア層が転写前にドナー基板の表面上又は支持基板の表面上に形成される。

図１a〜図１ｆ及び図２ａ〜図２ｆにおいて示されるように、第１及び第２の可能な実施形態によれば、埋設層３は支持基板２上に形成される。

埋設層３は、例えば、支持基板（ドナー基板より）を熱酸化することで形成されるものとすることができる。

埋設層３は、ドナー基板上に堆積によって形成されるものとすることもできる。例えば、このタイプの堆積は、減圧化学気相成長（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＬＰＣＶＤ）技術、例えばシラン及び酸素を含む雰囲気の下で高温において（ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ：ＨＴＯ）又はテトラエトキシシラン（ＴＥＯＳ：Ｓｉ（ＯＣ_２Ｈ_５）_４）の前駆物質を含む雰囲気で且つ低温において、行われるものとすることができる。

支持基板上に堆積された埋設層３は、酸化層（ＳｉＯ_２のようなもの）に限定されず、如何なるのタイプの絶縁層、例えばダイヤモンド又は窒化シリコン層（Ｓｉ_３Ｎ_４層のようなもの）のようなＳｅＯＩ製造分野において従来用いられる層にまで拡張される。

図３ａ〜図３ｆに示されるように、第３の好適な実施形態によれば、埋設層３はドナー基板１の側上に形成され得る。しかし、この場合には、埋設層３は支持基板の表面の直上に形成されない。確かに、酸素バリア層４がドナー基板の表面上に形成され、酸素バリア層４が埋設層３及びドナー基板１の間に配置される（図３ｄ参照）。

第３の実施形態において、埋設層３は酸素バリア層４上に例えば堆積によって形成される。例えは国際公開第２００６／０２９６５１号パンフレットにおいて開示されているように、堆積は、テトラエトキシシランの前駆物質を含む雰囲気の下で、ＬＰＣＶＤを用いて行われるものとすることができる。

第１及び第２の実施形態と同様に、第３の実施形態に係る酸素バリア層４上に堆積された埋設層３は、酸化層（ＳｉＯ_２のようなもの）に限定されず、如何なるタイプの絶縁層、例えばダイヤモンド又は窒化シリコン層（Ｓｉ_３Ｎ_４層のようなもの）のようなＳｅＯＩ製造分野において従来用いられる層にまで拡張される。

本発明の第１、第２及び第３の実施形態に係る製造方法は、酸素バリア層４を形成する工程を更に備える。酸素バリア層４は、転写後に得られるＳｅＯＩ構造２０において、埋設層３と転写された薄層１０との間に配置される。この酸素バリア層４は、より正確に言えば、酸素層バリア４が酸素拡散に対する“バリア”を形成するように選択された、低い酸素拡散率を有する材料で作られる。

第１及び第３の実施形態において、酸素バリア層４はドナー基板１の表面上に形成される（図１ｄ及び３ｄそれぞれを参照）。

第２の実施形態において、酸素バリア層４は、支持基板２上に形成された埋設層３の表面上に形成される（図２ｃを参照）。

酸素バリア層４は、例えば堆積（ドナー基板１上、又は支持基板２上に形成される埋設層３上への堆積）により形成され、この堆積はＬＰＣＶＤにより実行され得る。

酸素バリア層４は、低い酸素拡散率で公知の材料、Ｓｉ_３Ｎ_４層のような窒化シリコン層（Ｓｉ_ｘＮ_ｙ層）であることが好適である。

別途の実施形態において、絶縁層３０が酸素バリア層４を含むことに関しては既に検討された。この実施形態は酸素バリア層４及び埋設層３が互いに同じ材料（例えば窒化シリコン）で作られた場合に関する第２及び第３の実施形態の変形例としてみることもできると記されている。

特に、本変形例において、酸素バリア層４及び埋設層３が単一層（絶縁層３０）を形成するように、支持基板上（第２の実施形態）又はドナー基板上に（第３の実施形態）例えば窒化シリコンのＬＰＣＶＤ堆積で、酸素バリア層４を形成する工程及び埋設層３を形成する工程が同時に行われるものとすることができる。

本発明の好適な実施形態に係るＳＭＡＲＴＣＵＴ（登録商標）タイプの転写プロセスの一般的な説明に戻る。ドナー基板は、その厚さ内にウイークネスゾーン６０を生成するのに適した核種の注入に露出される（図１ｄ、２ｄ、及び３ｄにおいて矢印６で表わされている）。

ドナー基板１の上面上に形成された酸素バリア層４上に埋設層３が形成される第３の実施形態において、核種の注入はスタック｛埋設層＋酸素バリア層｝（図３ｄを参照）を通り抜けて行われるものとすることができる。この場合において、埋設層３は、注入が行われるドナー基板の表面を保護する保護層として機能するものとすることができる。

一つの好適な実施形態によれば、埋設層は、保護層として機能するように、注入前にドナー基板上に堆積される。埋設層は、注入後にドナー基板と支持基板とが接触するに至る前に除去される。

第３の実施形態において、酸素バリア層４を通り抜けて注入が実行されることもでき、埋設層３は注入後に酸素バリア層４上に形成される。

上述した本発明の好適な実施形態の変形例として、他の注入技術（いくつかの核種の共注入、プラズマによる注入）及び／又は他の薄層転写技術が用いられてもよい。

更に、大きなＣＯＰ（典型的に約０．１４μｍより大きい）の準欠如（ｑｕａｓｉ−ａｂｓｅｎｃｅ）は、慣例上に転写可能なもの（ドナー基板が大きな欠陥を有するとき）より薄い無欠陥層を転写する手段を提供する。薄層における貫通欠陥の存在は、ドナー基板中のＣＯＰのサイズに直接的に関連する。

従って、本発明において、注入パラメーターは転写層が約０．１５μｍ以上の厚さを有するように調節されるとすることができる。

本発明の好適な実施形態の説明に戻る。ドナー基板及び支持基板はその後に密接に接触するにこととなり、その後にドナー基板はウイークネスゾーン６０の高さで分離される。このように、支持基板上にドナー基板の一部分が転写され、支持基板２上に薄層１０が形成される（図１ｆ、図２ｆ及び図３ｆを参照）。支持基板２は、支持基板と転写された薄層１０との間に配置された絶縁層３０、及び転写された薄層１０と接触する酸素バリア層４を有する

結合は、接触するに至る基板の一面又は両面に対してプラズマ活性処理を実行することで促進され得る。これはウイークネスゾーン６０が共注入により得られた場合に特に有利である。共注入は、場合によっては結合ステップをより敏感にさせ得る。

結合エネルギーを強化するために、ドナー基板の表面及び支持基板の表面が密接に接触するに至る前に、ドナー基板及び支持基板の各接触表面を洗浄するための処理が行われるとすることができる。しかし、本発明において、そのような洗浄処理は処理された表面の低減されたエッチングを提供するためだけであり、よってＣＯＰに対して限られた影響だけを有する（特に、図２ｄの覆いがいないドナー基板を洗浄するとき）。洗浄は、ＲＣＡウェット洗浄タイプの化学表面処理により行われるものとすることができる。このＲＣＡ処理の活動性（ａｇｇｒｅｓｓｉｏｎ）は、例えば、ケミカルバスの温度、露出時間、又は製品濃度をモニターすることで、僅かな量だけのエッチングが行われるように制御されるものとすることができる。特に、洗浄処理された表面のエッチング速度が制限されている（一分当り数オングストローム）ことをモニターすることは価値があり、この観点において、僅かな量のエッチングを生じさせるだけのために洗浄処理は適合され得る。

支持基板及びドナー基板の洗浄及び結合に関しては、 “ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｓｏｃｉｅｔｙ ｐｒｏｃｅｅｄｉｎｇ”のＶｏｌ．２００１−３にＯ．Ｒａｙｓｓａｃらによって発表された、“ＳＯＩからＳＯＩＭへの技術；特定の半導体プロセスへの応用”という題が付いている論文を参照として挙げることができる。この論文には、（ＳｉＯ_２／Ｓｉ_３Ｎ_４）、（Ｓｉ_３Ｎ_４／Ｓｉ_３Ｎ_４）、（Ｓｉ_３Ｎ_４／Ｓｉ）及び（Ｓｉ／ＳｉＯ_２）表面を接触させることで結合された構造が開示されている。

適切な結合を可能とするために、表面準備ステップとして化学機械的なステップが窒化シリコン層へ適用され得る。

米国特許出願公開第２００６／０１７２５０８号明細書の方法と同様に、本発明に係る製造方法は、転写後に転写された薄層１０内に存在する欠陥クラスタ（ないしはＣＯＰ）をキュアするためのステップを更に備える。キュアステップは、転写直後において行われることが好適であり、状況によってはＣＯＰ（例えば、薄層の犠牲酸化のようなもの）のサイズを増加させ得る如何なる操作前に行われることが好適である。

可能な一つの実施形態によれば、キュアステップは、転写後に得られた構造に熱処理を施すことにより行われる。このキュアステップは、ドナー基板から小さなＣＯＰの支持基板へ転写された薄層をキュアすることができる。

５μｍまでの厚さを有する層内に存在するＣＯＰは、例えば非酸化雰囲気の下で、アニールによりキュアされるものとすることができる。その層の体積内に存在する侵入型（ｉｎｔｅｒｓｔｉｔｉａｌ）の原子の高移動度性は、その後に除去されるＣＯＰで結晶の再構成を可能とする。例えば、分離後に得られた構造の非酸化雰囲気の下でのアニールは、転写後に得られた構造が個別的に熱処理される高温ＲＴＰ（ｒｅｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ：急速加熱処理）アニール、又は異なる構造がバッチにおいて処理されると共に炉の中で実行される熱アニールとすることができる。

急速加熱処理のアニールは、純水素、純アルゴン又は水素／アルゴン混合物を含む雰囲気の下で行われるＲＴＡ（ｒａｐｉｄ ｔｒｅａｔｍｅｎｔ ａｎｎｅａｌｉｎｇ）タイプとすることができる。アニール温度は典型的に１０５０℃〜１２５０℃の範囲内であり、アニール時間は典型的に６０秒未満である。炉中でのアニールは、９００℃〜１２００℃の範囲内の温度で、数時間にわたり、純水素、純アルゴン、又は水素／アルゴンの混合物の雰囲気の下で行われるものとすることができる。

更なる熱アニールの別度の実施例は、例えば公表された米国特許出願公開第２００２／０９０８１８号明細書に開示されているもののように、水素及び塩酸を含む雰囲気の下で行われるスムージングアニールである。

このタイプのスムージングアニールは、ＲＴＡタイプの急速アニール（ｆａｓｔ ａｎｎｅｌａｉｎｇ）、又はエピタキシャル装置タイプ（数秒〜数分の範囲内の継続時間）とすることができ、分離後に得られた構造はその後に個別的に処理され得る。スムージングアニールは炉中において（数時間のオーダで）行われるものとすることができ、異なる構造は異なるバッチにおいて処理され得る。

熱アニールによるこのキュアのサーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）（すなわち、特にアニール期間及び温度）は、選択されたアニールタイプ、ＣＯＰのサイズ（上記において示されているように、特に、引き上げの速度及び冷却速度に依存する）、薄層の厚さ及び窒素がドープされたか否かの関数として適合される。キュアアニーリングはＣＯＰをより小さくするときに更に有効であることに注目されたい。

これらのアニール操作は、薄層の表面におけるスムージング効果（滑らかな非酸化表面上の結晶の再構成による）を有することに注意されたい。

従って、この熱アニールステップによれば、薄層内のＣＯＰの密度は低減される。

更に、転写後に得られた構造２０において、アニールによるキュアステップが終了される際に、酸素の拡散、特に埋設層３（例えば、酸化シリコン等で作られた場合）から薄層１０に向かう酸素の拡散は酸素バリア層４によって制限される。

従って、埋設層からの酸素は転写された薄層１０内のＣＯＰ（及び、特にＣＯＰの内壁）に達しないことも可能であり、従ってキュアステップのＣＯＰ溶解効率が向上される。

絶縁層３０が酸素バリア層４からなる実施形態においては、酸素が薄層１０に向って移動する埋設層が存在しないので、ＣＯＰ溶解効率がさらに向上されことも記されている。

更に、酸素バリア層４は、酸素バリア層４が薄層１０及び／又は埋設層３（存在する場合）及び／又は支持基板２のエッチング特性と異なるエッチング特性を有することができる点において有利であることも分かる。従って、選択的なエッチング操作を実行されることができ、例えば薄層１０等をエッチングすることなく酸素バリア層４の材料をエッチングすることができる。そのような選択的なエッチング動作は、ＦｉｎＦｅｔデバイスのようなデバイス形成において有用となり得る。

一旦処理されると、ＳＯＩウェーハ２０を最終基板に結合することによって、酸素バリア層は最終基板上に転写される。確かに、その後、初期支持ウェーハ２は機械的に研磨され及び／又は化学的にエッチングされ、除去されることができる。この場合において、酸素バリア層は、絶縁層に結合された有効なエッチングストップ層として機能するので有効となり得る。

ＳＭＡＲＴＣＵＴ（登録商標）タイプの転写プロセスの認められた利点の一つは、ドナー基板の再利用の可能性である。ドナー基板の再利用は、新たな能動層（ａｃｔｉｖｅ ｌａｙｅｒ）が形成されて転写される新たなドナー基板を形成するため、又は新たな支持基板を作るためである。この発明において、支持基板上への薄層の転写後に、基板の再利用を可能とする（すなわち、転写プロセスにおいて基板を再利用する）ように適合されたドナー基板の処理ステップが製造方法に含まれるとすることができる。

この処理ステップは、米国特許出願公開第２００６／０１７２５０８号明細書に説明されているものに類似する。以下、一般的に、どのように実行されるかについて説明する。

第１の実施形態によれば、処理ステップはドナー基板内に存在する欠陥クラスタのサイズを増加することができる操作を経ることなく実行され、ドナー基板がドナー基板として再度用いられることができるように、ドナー基板の再利用を可能とするのに適合される。例えば、この処理ステップは、適合された研磨操作（ＣＭＰ）及び／又は洗浄操作を含むことができ、ＣＯＰへの制限された影響を有する方法で行われ、欠陥クラスタのサイズを増加させない。

第２の実施形態によれば、この処理ステップは、絶縁体性の基板上に新たな半導体を製造する際に支持基板としてドナー基板が用いられることができるように、ドナー基板の再利用を可能とするのに適合される。この場合には、処理ステップは分子結合と互角な表面条件（典型的に，５オングストロームの平均二乗偏差（ＲＭＳ）より小さな表面の粗さが要求される）を回復するようにデザインされる。再利用処理ステップの際に、再利用される基板の厚さのうち除去される材料の量は１０μｍ未満に制限されなければならず、最終的なＳｅＯＩウェーハ（再利用後）の厚さが課された厚さの範囲（典型的には７７５μｍのウェーハに対して±１０μｍ）以内に残存する。第２の実施形態においては、再利用処理中に行われ得る操作の選択に関してより大きな自由度が提供される。支持基板内のＣＯＰのサイズ及び密度は、最終のＳｅＯＩ基板の品質への制限された影響を有するだけである。従って、最初の基板内のＣＯＰの密度と同等の又はより大きなＣＯＰの密度を有する基板を用いることができる（例えば、１．５個／ｃｍ^２又は３個／ｃｍ^２より大きく、それぞれは３００ｍｍウェーハにおいて、１０００個以上又は２０００個以上のＣＯＰが存在することと同等である）。

明らかなように、本発明は、説明及び開示された実施形態に限定されることなく、当業者によって変更又は修正され得る。

特に、ＳＯＩ基板を作るために、ドナー基板はシリコンインゴットから切り出されることで明らかに形成される。

更に、本発明はＣＺ引き上げ法のプロセスに制限されず、インゴット引き上げの如何なるタイプのプロセスも用いられ得る。

本発明は、所定のウェーハ直径に制限されず、すべてのウェーハ直径において適用されるものとする。

Claims (20)

1. 第１密度の欠陥クラスタを有するドナー基板（１）を形成するステップと、
   絶縁層（３０）を形成するステップと、
   前記ドナー基板（１）から前記絶縁層（３０）を上に有する支持基板（２）に薄層（１０）を転写するステップと、
   転写された前記薄層（１０）をキュアして前記欠陥クラスタの前記第１密度を第２密度に低減させるステップと、
   を備える、絶縁構造（２０）上に半導体を形成する方法において、
   前記絶縁層（３０）の形成ステップが、転写される前記薄層（１０）に接触する酸素バリア層（４）を形成する工程と、前記支持基板（２）と前記酸素バリア層（４）との間に配置される埋設層（３）を形成する工程とを備え、前記絶縁層（３０）が前記埋設層（３）及び前記酸素バリア層（４）を備え、前記キュア中に前記酸素バリア層が前記薄層に向かう酸素の拡散を制限することを特徴とする方法。
2. 前記絶縁層（３０）は前記酸素バリア層（４）を含み、転写前に前記酸素バリア層が前記ドナー基板の表面上又は前記支持基板の表面上に形成される請求項１に記載の方法。
3. 前記埋設層（３）が、前記支持基板（２）の表面上に形成される請求項１に記載の方法。
4. 前記埋設層（３）が、前記支持基板（２）の表面を熱酸化することで形成される請求項１に記載の方法。
5. 前記埋設層（３）が、堆積によって前記支持基板（２）の表面上に形成される請求項１に記載の方法。
6. 前記酸素バリア層（４）が、前記支持基板（２）上に形成された前記埋設層（３）上に形成されており、前記薄層（１０）が前記ドナー基板（１）から前記酸素バリア層（４）上に転写される請求項３〜５の何れか一項に記載の方法。
7. 前記酸素バリア層（４）が、前記ドナー基板（１）の表面上に形成される請求項１に記載の方法。
8. 前記酸素バリア層（４）が、前記薄層と共に前記支持基板上に転写される請求項５に記載の方法。
9. 前記埋設層（３）が、前記支持基板の表面上に形成される請求項８に記載の方法。
10. 前記埋設層（３）が、前記酸素バリア層（４）上に形成される請求項７に記載の方法。
11. 前記酸素バリア（４）及び前記埋設層（３）が、前記薄層（１０）と共に前記支持基板上に転写される請求項８に記載の方法。
12. 前記酸素バリア層（４）が、窒化シリコン層を堆積することで形成される請求項１〜１１の何れか一項に記載の方法。
13. 前記堆積が、プラズマ強化化学気相成長により行われる請求項１２に記載の方法。
14. 前記キュアが、転写後に得られた前記絶縁構造（２０）に対して熱アニールを施すことで行われる請求項１〜１３の何れか一項に記載の方法。
15. 前記熱アニールが、非酸素雰囲気の下で行われる請求項１４に記載の方法。
16. 前記熱アニールが、純水素、純アルゴン、又は水素及びアルゴンの混合物を含む雰囲気で行われる請求項１５に記載の方法。
17. 前記熱アニールが、急速加熱処理であるか、又は炉の中で行われる請求項１６に記載の方法。
18. 前記熱アニールが、水素及び塩酸を含む雰囲気の下で行われるスムージングアニールである請求項１５に記載の方法。
19. 前記ドナー基板（１）中にウイークネスゾーン（６０）を形成して転写される前記薄層（１０）を画成するステップと、前記ドナー基板（１）、前記絶縁層（３０）及び前記支持基板（２）を結合させるステップと、前記ウイークネスゾーン（６０）で前記ドナー基板を分離するステップと、を更に備える請求項１〜１８の何れか一項に記載の方法。
20. 前記ドナー基板に電気回路を形成するために前記ドナー基板から更なる薄層を分離するステップを更に備える請求項１に記載の方法。

Images