TWI549192B - Method of manufacturing wafers - Google Patents

Method of manufacturing wafers Download PDF

Info

Publication number
TWI549192B
TWI549192B TW103118642A TW103118642A TWI549192B TW I549192 B TWI549192 B TW I549192B TW 103118642 A TW103118642 A TW 103118642A TW 103118642 A TW103118642 A TW 103118642A TW I549192 B TWI549192 B TW I549192B
Authority
TW
Taiwan
Prior art keywords
temperature
wafer
holding
bonded wafer
rta
Prior art date
Application number
TW103118642A
Other languages
English (en)
Other versions
TW201445636A (zh
Inventor
Toru Ishizuka
Norihiro Kobayashi
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201445636A publication Critical patent/TW201445636A/zh
Application granted granted Critical
Publication of TWI549192B publication Critical patent/TWI549192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Description

貼合晶圓的製造方法
本發明是關於依據離子注入剝離法所實行的貼合晶圓的製造方法。
作為絕緣體上矽(silicon on insulator，SOI)晶圓的製造方法，特別是使先端積體電路的高性能化成為可能的薄膜SOI晶圓的製造方法，將已離子注入之晶圓在接合後剝離以製造SOI晶圓的方法(離子注入剝離法，亦稱為智能剝離法(Smart Cut，註冊商標)的技術)受到了矚目。
此離子注入剝離法，是在二片矽晶圓中的至少一片形成氧化膜(絕緣膜)，並且由其中一片的矽晶圓(接合晶圓)的頂面，注入(佈植)氫離子或稀有氣體離子等氣體離子，而在該晶圓內部形成微小氣泡層(封入層)後，使已注入該離子的矽晶圓的面，隔著(經由)氧化膜與另一片矽晶圓(基底晶圓)密接，其後施加熱處理(剝離熱處理)，以微小氣泡層作為劈開面而將其中一片的晶圓(接合晶圓)剝離為薄膜狀，再進一步施加熱處理(結合熱處理)，以穩固地結合成為SOI晶圓的技術(參照專利文獻1)。在此階段中，劈開面(剝離面)成為SOI層的表面，且較容易得到SOI膜的厚度薄且均勻性高的SOI晶圓。另外，在此離子注入剝離 法中，也可不經由絕緣膜而直接貼合接合晶圓與基底晶圓來製造貼合晶圓。
然而，在剝離後的SOI晶圓表面，會存在由於離子注入所造成的損傷層，又，表面粗糙度會變得比通常的矽晶圓的鏡面大。因此，在離子注入剝離法中，必須除去這樣的損傷層與表面粗糙度。
以往，為了除去此損傷層等，在結合熱處理後的最終步驟中，會進行被稱為接觸拋光(touch polish)的研磨裕度(grinding allowance)極少的鏡面研磨(切削裕度：100nm程度)。然而，若對SOI層進行包含機械加工要素的研磨，則由於研磨的切削裕度並不均勻，故會發生藉由氫離子等的注入與剝離而完成的SOI層的膜厚均勻性惡化這樣的問題。
作為解決這種問題點的方法，進行高溫熱處理來取代前述接觸拋光，而可進行用以改善表面粗糙度的平坦化處理。
例如，在專利文獻2中，提出了一種技術，該技術是在剝離熱處理後(或結合熱處理後)，不研磨SOI層的表面而施加在含氫還原性氣氛下的熱處理(急速加熱和急速冷卻熱處理(RTA處理，Rapid Thermal Annealing))。更且，在專利文獻3的請求項2等之中，提出了一種技術，該技術是在剝離熱處理後(或結合熱處理後)，藉由在氧化性氣氛下的熱處理而在SOI層形成氧化膜之後，除去該氧化膜(犧牲氧化處理)，其次施加還原性氣氛的熱處理(急速加熱和急速冷卻熱處理(RTA處理))。
又，在專利文獻4中，為了避免在將剝離面直接氧化時容易發生的氧化誘導疊差(oxidation induced stacking faults，OSF)，藉由在惰性氣體、氫氣、或這些氣體的混合氣體氣氛下的平坦化熱處理之後，進行犧牲氧化處理，以同時達成剝離面平坦化與避免OSF。
在專利文獻5中，揭示了一種技術，該技術是在氧化性氣氛下進行為了提高剝離後的貼合晶圓的結合強度的結合熱處理時，為了確實地避免容易在剝離面發生的OSF，作為結合熱處理，以未滿950℃的溫度進行氧化熱處理後，於包含5%以下的氧的惰性氣體氣氛，以1000℃以上的溫度進行熱處理。
更且，在專利文獻6中，揭示了一種貼合晶圓的製造方法，其目的在於當組合RTA處理與犧牲氧化處理來進行貼合晶圓的薄膜表面平坦化與薄膜減薄時，可抑制體積微缺陷(bulk micro defect，BMD)密度增加且可使薄膜表面充分地平坦化，該貼合晶圓的製造方法，對剝離接合晶圓後的貼合晶圓，在含氫氣氛下進行第一RTA處理後，進行犧牲氧化處理以將薄膜減薄，其後，在含氫氣氛下，以高於第一RTA處理的溫度進行第二RTA處理。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開平5-211128號公報
專利文獻2：日本特開平11-307472號公報
專利文獻3：日本特開2000-124092號公報
專利文獻4：國際公開第WO2003/009386號/小冊子
專利文獻5：日本特開2010-98167號公報
專利文獻6：日本特開2012-222294號公報
根據前述文獻，已知一種技術，該技術在藉由離子注入剝離法來製作SOI晶圓等貼合晶圓的情況，為了使剛剝離後的薄膜表面(剝離面，在SOI晶圓中為SOI層的表面)平坦化和除去由於離子注入所造成的損傷層，在含氫還原性氣氛下施加高溫的RTA處理，並在此RTA處理前後進行犧牲氧化處理。
然而，得知了若藉由組合RTA處理與犧牲氧化處理來進行薄膜表面平坦化與薄膜減薄化(除去損傷與膜厚調整)，則會有基底晶圓中的氧析出物(bulk micro defect，BMD(體積微缺陷))密度增大的情況。一般而言，已知由於BMD會因為RTA處理而溶解，故BMD密度會減少。然而，得知了即便藉由RTA處理來使大尺寸的BMD暫時減少，但小尺寸的BMD核會高密度地重新發生，而此核會因其後的犧牲氧化處理而成長為大尺寸的BMD，其結果，BMD密度反而會增大這樣的現象。更且，得知了使RTA處理的溫度越高溫，則由於後續的氧化熱處理所造成的BMD密度就會進一步增大的關係。
在BMD密度高時，已知會發生貼合晶圓(例如SOI晶圓)受到元件製程的熱處理而大幅變形，在光微影步驟中 圖案會偏移而變得不良這樣的問題，特別是針對貼合晶圓，其供給高性能先端積體電路的製造，且該製造需要微細的光微影時，抑制BMD密度的增加被認為是重要的品質項目。
本發明是有鑑於前述這樣的問題而完成，目的在於提供一種貼合晶圓的製造方法，其組合RTA處理與犧牲氧化處理，在進行貼合晶圓的薄膜表面的平坦化與薄膜減薄化時，可抑制BMD密度增加且可使薄膜表面充分平坦化。
為了達成上述目的，本發明提供一種貼合晶圓的製造方法，由接合晶圓的表面離子注入氫離子、稀有氣體離子的至少一種的氣體離子來形成離子注入層，將前述接合晶圓的已離子注入的表面與基底晶圓的表面直接或隔著絕緣膜貼合後，以前述離子注入層為界使接合晶圓剝離，藉此來製作在前述基底晶圓上具有薄膜之貼合晶圓，該貼合晶圓的製造方法的特徵在於：具有對剝離前述接合晶圓後之貼合晶圓，在含氫氣氛下進行RTA處理後，進行犧牲氧化處理來減薄前述薄膜的步驟，並且，以將前述RTA處理的保持開始溫度設為比1150℃高的溫度且將前述RTA處理的保持結束溫度設為1150℃以下的條件，進行前述RTA處理。
若設為這樣的保持開始溫度及保持結束溫度，則可使薄膜表面充分平坦化。並且，藉由將保持結束溫度設為上述溫度，可充分抑制貼合晶圓中的小尺寸的新BMD核的形成。其結果，即使在RTA處理後進行犧牲氧化處理來進行薄膜減薄，也可抑制BMD密度的增加。
又，在由前述保持開始溫度至保持結束溫度為止的保持時間中，較佳是伴隨有溫度下降但不伴隨有溫度上昇。
藉由這樣地調整保持時間中的溫度，即使在RTA處理的最初階段將溫度設為可充分進行薄膜表面平坦化的高溫，也可在RTA處理的最後階段中，更確實地設為1150℃以下，亦可縮短處理時間。
又，較佳是將前述保持開始溫度設為1175℃以上且1250℃以下，且將前述保持結束溫度設為1100℃以上且1150℃以下。
若為這樣的保持開始溫度及保持結束溫度，可進一步使薄膜表面平坦化。並且，藉由將保持結束溫度設在上述範圍，可充分抑制小尺寸的新BMD核的形成。
依據本發明的貼合晶圓的製造方法，藉由先進行保持溫度的最初為高溫且最後為低溫的RTA處理，其後進行犧牲氧化處理，可製造一種表面粗糙度小、BMD密度低的貼合晶圓。若為這種BMD密度小的貼合晶圓，即使受到元件製程的熱處理，貼合晶圓也不會大幅變形，而難以發生在光微影步驟中圖案偏移而成為不良這樣的問題。
10‧‧‧接合晶圓
11‧‧‧基底晶圓
12‧‧‧氧化膜
13‧‧‧離子注入層
14‧‧‧氧化膜(埋入絕緣膜)
15‧‧‧貼合晶圓
16‧‧‧薄膜
第1圖是顯示實施例1的在製造貼合晶圓時的RTA處理溫度曲線的圖式。
第2圖是顯示實施例2的在製造貼合晶圓時的RTA處理 溫度曲線的圖式。
第3圖是顯示實施例3的在製造貼合晶圓時的RTA處理溫度曲線的圖式。
第4圖是顯示實施例4的在製造貼合晶圓時的RTA處理溫度曲線的圖式。
第5圖是顯示比較例1的在製造貼合晶圓時的RTA處理溫度曲線的圖式。
第6圖是顯示比較例2的在製造貼合晶圓時的RTA處理溫度曲線的圖式。
第7圖是顯示本發明的貼合晶圓的製造方法的實施態樣的一例的流程圖。
以下，就本發明的貼合晶圓的製造方法，作為實施態樣的一例，參照圖式來詳細說明，但本發明並不限定於此實施態樣。
本發明的貼合晶圓的製造方法，在以下是以製造SOI晶圓的態樣為中心來說明，但本發明的方法亦可適用於不形成絕緣膜而直接將2片晶圓貼合之直接貼合晶圓的製造。
第7圖是本發明的貼合晶圓的製造方法的流程圖。
首先，如第7圖的步驟(a)所示，準備接合晶圓10與成為支持基板之基底晶圓11。接合晶圓10及基底晶圓11可為鏡面研磨後的單晶矽晶圓。
此時，在步驟(a)中，作為基底晶圓11，其成為貼合晶圓之支持基板，會有為了在隨後的熱處理中使其可發 揮耐滑動差排特性而選擇相對較高氧濃度的基板的情況。又，藉由吸雜(gettering)以降低來自元件活性層的雜質的影響，以此為目的，作為基底晶圓11，會有選擇氧濃度、氮濃度或硼濃度高的基板的情況。如此，依據用於貼合晶圓的基板種類的不同，會有以下情況，亦即潛在地選擇到容易進一步地增加貼合晶圓的BMD密度的狀況，但若為本發明，即便使用如這些基板，也可有效抑制BMD密度的增加。
其次，如第7圖的步驟(b)所示，例如藉由熱氧化或化學氣相沈積(chemical vapor deposition，CVD)氧化等來形成會成為埋入於接合晶圓10中的氧化膜之氧化膜12。可形成氮化膜或氮氧化膜等公知絕緣膜來取代氧化膜。此氧化膜(絕緣膜)12可僅形成於基底晶圓11上，亦可形成於二片晶圓上，又，在製造直接貼合晶圓時亦可不形成。
其次，如第7圖的步驟(c)所示，由接合晶圓10的表面，離子注入氫離子、稀有氣體離子的至少一種的氣體離子來形成離子注入層13。例如，由已形成於接合晶圓10的表面上的氧化膜12的表面，藉由離子注入機，注入氫離子及稀有氣體離子中的至少一種的氣體離子，而在接合晶圓10的內部形成離子注入層13。在此步驟(c)中，能以可得到目標厚度的薄膜的方式來選擇離子注入的加速電壓。
其次，如第7圖的步驟(d)所示，將接合晶圓10的已離子注入的表面與基底晶圓11的表面直接或隔著絕緣膜12貼合。另外，在貼合前，為了除去附著於晶圓表面上的微粒和有機物等，也可在貼合二片晶圓前，進行洗淨，又，為 了提高貼合界面的結合強度，也可對晶圓表面施行電漿處理。
其次，如第7圖的步驟(e)所示，以離子注入層13為界來剝離接合晶圓10。藉此，製作一種在基底晶圓11上具有薄膜16之貼合晶圓15。在此步驟(e)中，施行熱處理，該熱處理包含以下的熱處理，亦即例如在惰性氣氛下將貼合晶圓保持在350℃~500℃的溫度而在離子注入層13產生微小氣泡層。然後，以離子注入層(微小氣泡層)13作為界面來剝離接合晶圓10，而得到一種貼合晶圓15，該貼合晶圓15於基底晶圓11上具有埋入氧化膜(埋入絕緣膜)14與薄膜16。
在步驟(a)~(e)後，如第7圖的步驟(f)所示，對已剝離接合晶圓10後之貼合晶圓15，在含氫氣氛下進行RTA處理，使薄膜16的剝離面平坦化。將此RTA處理的保持開始溫度設為比1150℃高的溫度，並將RTA處理的保持結束溫度設為1150℃以下。此RTA處理可使用燈具加熱式的單片式熱處理爐，又，亦可進一步使用可進行至磊晶成長的所謂的磊晶成長爐。
若為這樣的保持開始溫度及保持結束溫度，則可提高高溫保持中的平均溫度，而可使薄膜表面充分地平坦化。並且，藉由使保持結束溫度降低至上述溫度，可充分地抑制貼合晶圓中的小尺寸的新BMD核的形成。
一般認為BMD會藉由RTA處理暫時溶解而減少，但反而會高密度地形成較小尺寸的BMD核。然而，藉由本發明的貼合晶圓的製造方法中的RTA處理，如上所述，可充分 地抑制小尺寸的新BMD核的形成。
本發明中的保持開始溫度、保持結束溫度，是在急速昇溫(10℃/秒以上(一般為50℃/秒以下))、高溫保持、急速降溫(10℃/秒以上(一般為50℃/秒以下))的RTA處理中，介於急速昇溫與急速降溫之間的高溫保持時間的最初與最後的溫度。
本發明中的保持開始溫度是急速昇溫結束的點的溫度。亦即，在RTA處理中是藉由急速昇溫來昇溫至保持溫度，而本發明中的保持開始溫度是此昇溫速度急遽低下的點的溫度。特別是，自高溫保持開始溫度，溫度會成為一定或降低。
本發明中的保持結束溫度是急速降溫開始的點且為降溫速度急遽加速的點的溫度。例如溫度成為1150℃以下時，可將降溫速度急遽加速(例如降溫速度成為10℃/秒以上)的點定為保持結束溫度。
又，在由保持開始溫度至保持結束溫度的保持時間中，較佳是將RTA處理設為伴隨有溫度下降但不伴隨有溫度上昇。藉由如此地調整保持時間中的溫度，在RTA處理的最初階段，即便將溫度設為可充分地使薄膜表面平坦化的高溫，但在RTA處理的最後階段，可更確實地將溫度設為1150℃以下。又，亦可縮短高溫保持時間。高溫保持時間中的溫度降溫並不特別限定，例如，可以第1圖~第4圖這樣的模式來進行，亦可以一定速度降溫，亦可在保持開始溫度維持一定時間後降溫。降溫速度例如可設為0.1~5℃/秒。
又，較佳是將RTA處理中的保持開始溫度設為1175 ℃以上且1250℃以下，並將保持結束溫度設為1100℃以上且1150℃以下為佳。為了進一步提高RTA處理的表面粗糙度的改善效果，希望保持開始溫度盡可能為高溫，例如1200℃以上。
若為這樣的保持開始溫度及保持結束溫度，可提高高溫保持中的平均溫度，而可進一步使薄膜表面平坦化。並且，藉由將保持結束溫度設在上述範圍內，可充分地抑制小尺寸的新BMD核的形成。
進行步驟(f)的RTA處理後，如第7圖的步驟(g)所示，進行犧牲氧化處理以將薄膜16減薄。例如，藉由使用批次式縱型爐的氧化熱處理，將薄膜16的表面熱氧化以形成氧化膜，並藉由含有氫氟酸(HF)之水溶液等來除去該氧化膜，以將薄膜16減薄。
進行上述犧牲氧化處理時，對應想要調整的膜厚來選擇氧化膜厚。但是，為了確實地避免容易發生在剝離面的OSF，作為提高接合晶圓10與基底晶圓11的結合力的結合熱處理，會有在以未滿950℃的溫度進行氧化熱處理後，於含有氧5%以下的惰性氣氛下，以1000℃以上的溫度來進行熱處理，其後將所成長的氧化膜除去的情況。
上述步驟(f)的RTA處理及步驟(g)的犧牲氧化處理，重覆複數回。在以往的條件中，每當重覆RTA處理及犧牲氧化處理時，在RTA處理中BMD會被消除，另一方面卻會生成小尺寸的BMD核，而在犧牲氧化中BMD的尺寸會成長。然而，在本發明的RTA處理中，如上所述，由於可充 分地抑制小尺寸的新BMD核的形成，而可抑制由於犧牲氧化處理所造成的BMD密度的增加。
如此，在本發明中，對剝離接合晶圓後之貼合晶圓，在含氫氣氛下進行RTA處理時，能利用具有下述溫度保持曲線的熱處理方法來進行RTA處理，該溫度保持曲線是在處理的最初階段中上昇至可充分使表面平坦化的高溫來實行薄膜表面的平坦化後，在處理的最後階段中降低溫度至幾乎不發生小尺寸的新BMD核的形成的上限溫度以下。由於在RTA處理中幾乎沒有形成新BMD核，即使在RTA處理後藉由犧牲氧化處理來將薄膜16減薄，也可抑制BMD密度的增加。
[實施例]
以下，顯示實施例及比較例來進一步具體說明本發明，但本發明並不限於這些例子。
(實施例1)
準備不具有結晶起因的微粒(crystal originated particle，COP)之單晶矽晶圓(直徑300mm，晶向<100>)來作為接合晶圓。在此接合晶圓上成長190nm的氧化膜後，利用離子注入機，以50keV的加速能量來注入5×1016atoms/cm2的H+離子而形成離子注入層。
準備氧濃度22.4ppma(ASTM'79)的單晶矽晶圓(不具有氧化膜，直徑300mm，晶向<100>)來作為基底晶圓，並以接合晶圓的注入面作為接合面來密接於基底晶圓。其後，利用批次式橫型熱處理爐，對此密接的晶圓施行進料溫度200℃、最高溫度500℃的熱處理，使接合晶圓由離子注入層剝 離，而在基底晶圓上形成SOI層。
藉由單片式RTA裝置，在氫50%、氬50%的混合氣體氣氛下，將介於急速昇溫(30℃/秒)和急速降溫(30℃/秒)之間的溫度保持時間的步驟的保持開始時的溫度設為1175℃，並在保持時間的30秒間單調地減少溫度，且使保持結束時的溫度為1150℃，藉此來對此SOI層表面實施RTA處理。此時的熱處理溫度曲線為第1圖。其後，利用批次式縱型熱處理爐，進行900℃的高熱氧化(pyrogenic oxidation)及1050℃的含有1%氧之氬(Ar)氣體熱處理，而在SOI表面(SOI層的表面)施行氧化膜成長。其後，利用HF(氫氟酸)洗淨來除去氧化膜，以將SOI膜厚調整為90nm。
藉由紅外線斷層掃描裝置，對此SOI晶圓測定存在於自基底晶圓的背面至200μm為止的深度區域的BMD密度，結果得到1.1×107數目/cm3的密度。更且，於原子力顯微鏡(atomic force microscope，AFM)中，以30μm見方的區域，將此晶圓的表面粗糙度進行測定時，均方根(root mean square，RMS)值為0.38nm。
(實施例2)
利用與實施例1相同條件，將接合晶圓由離子注入層剝離，而在基底晶圓上形成SOI層。藉由單片式RTA裝置，在氫50%、氬50%的混合氣體氣氛下，將介於急速昇溫(30℃/秒)和急速降溫(30℃/秒)之間的溫度保持時間的步驟的保持開始時的溫度設為1175℃，並在保持時間開始10秒間維持為1175℃，且在自10秒後的20秒間單調地減少溫度，並使 保持結束時的溫度設為1150℃，藉此來對此SOI層表面實施RTA處理。此時的熱處理溫度曲線為第2圖。其後，利用批次式縱型熱處理爐，進行900℃的高熱氧化及1050℃的含有1%氧之Ar氣體熱處理，而在SOI表面施行氧化膜成長。其後，利用HF洗淨來除去氧化膜，以將SOI膜厚調整為90nm。
藉由紅外線斷層掃描裝置，對此SOI晶圓測定存在於自基底晶圓的背面至200μm為止的深度區域的BMD密度，結果得到1.2×107數目/cm3的密度。更且，於AFM中，以30μm見方的區域，將此晶圓的表面粗糙度進行測定時，RMS值為0.36nm。
(實施例3)
利用與實施例1相同條件，將接合晶圓由離子注入層剝離，而在基底晶圓上形成SOI層。藉由單片式RTA裝置，在氫50%、氬50%的混合氣體氣氛下，將介於急速昇溫(30℃/秒)和急速降溫(30℃/秒)之間的溫度保持時間的步驟的保持開始時的溫度設為1200℃，並在保持時間的30秒間單調地減少溫度，且使保持結束時的溫度為1100℃，藉此來對此SOI層表面實施RTA處理。此時的熱處理溫度曲線為第3圖。其後，利用批次式縱型熱處理爐，進行900℃的高熱氧化及1050℃的含有1%氧之Ar氣體熱處理，而在SOI表面施行氧化膜成長。其後，利用HF洗淨來除去氧化膜，以將SOI膜厚調整為90nm。
藉由紅外線斷層掃描裝置，對此SOI晶圓測定存在於自基底晶圓背面至200μm為止的深度區域的BMD密度， 結果得到9.0×106數目/cm3的密度。更且，於AFM中，以30μm見方的區域，將此晶圓的表面粗糙度進行測定時，RMS值為0.35nm。
(實施例4)
利用與實施例1相同條件，將接合晶圓由離子注入層剝離，而在基底晶圓上形成SOI層。藉由單片式RTA裝置，在氫50%、氬50%的混合氣體氣氛下，將介於急速昇溫(30℃/秒)和急速降溫(30℃/秒)之間的溫度保持時間的步驟的保持開始時的溫度設為1160℃，並在保持時間的30秒間單調地減少溫度，且使保持結束時的溫度為1100℃，藉此來對此SOI層表面實施RTA處理。此時的熱處理溫度曲線為第4圖。其後，利用批次式縱型熱處理爐，進行900℃的高熱氧化及1050℃的含有1%氧之Ar氣體熱處理，而在SOI表面施行氧化膜成長。其後，利用HF洗淨來除去氧化膜，以將SOI膜厚調整為90nm。
藉由紅外線斷層掃描裝置，對此SOI晶圓測定存在於自基底晶圓的背面至200μm為止的深度區域的BMD密度，結果得到8.0×106數目/cm3的密度。更且，於AFM中，以30μm見方的區域，將此晶圓的表面粗糙度進行測定時，RMS值為0.42nm。
(比較例1)
利用與實施例1相同條件，將接合晶圓由離子注入層剝離，而在基底晶圓上形成SOI層。藉由單片式RTA裝置，在氫50%、氬50%的混合氣體氣氛下，將介於急速昇溫(30℃/ 秒)和急速降溫(30℃/秒)之間的溫度保持時間的步驟的保持開始的溫度設為1175℃，並在保持時間的30秒間維持溫度不變，且使保持結束時的溫度仍為1175℃，藉此來對此SOI層表面實施RTA處理。此時的熱處理溫度曲線為第5圖。其後，利用批次式縱型熱處理爐，進行900℃的高熱氧化及1050℃的含有1%氧之Ar氣體熱處理，而在SOI表面施行氧化膜成長。其後，利用HF洗淨來除去氧化膜，以將SOI膜厚調整為90nm。
藉由紅外線斷層掃描裝置，對此SOI晶圓測定存在於自基底晶圓的背面至200μm為止的深度區域的BMD密度，結果得到3.0×107數目/cm3的密度。更且，於AFM中，以30μm見方的區域，將此晶圓的表面粗糙度進行測定時，RMS值為0.37nm。
(比較例2)
利用與實施例1相同條件，將接合晶圓由離子注入層剝離，而在基底晶圓上形成SOI層。藉由單片式RTA裝置，在氫50%、氬50%的混合氣體氣氛下，將介於急速昇溫(30℃/秒)和急速降溫(30℃/秒)之間的溫度保持時間的步驟的保持開始的溫度設為1100℃，並在保持時間的30秒間維持溫度不變，且使保持結束時的溫度仍為1100℃，藉此來對此SOI層表面實施RTA處理。此時的熱處理溫度曲線為第6圖。其後，利用批次式縱型熱處理爐，進行900℃的高熱氧化及1050℃的含有1%氧之Ar氣體熱處理，而在SOI表面施行氧化膜成長。其後，利用HF洗淨來除去氧化膜，以將SOI膜厚調整 為90nm。
藉由紅外線斷層掃描裝置，對此SOI晶圓測定存在於自基底晶圓的背面至200μm為止的深度區域的BMD密度，結果得到8.0×106數目/cm3的密度。更且，於AFM中，以30μm見方的區域，將此晶圓的表面粗糙度進行測定時，RMS值為0.55nm。
將實施例1~實施例4、比較例1及比較例2的條件及結果總結於表1中。
如表1所示，表面粗糙度被認為主要依存於高溫保持時的平均溫度，BMD密度則被認為主要依存於高溫保持結束的溫度。若比較實施例1、2與比較例1，雖然就表面粗糙度而言並沒有大的差異，但保持結束溫度低的實施例1、2的BMD密度，相較於比較例1，可減低1/3程度。
又，藉由如實施例3這樣地使保持結束溫度進一步低溫化，可進一步減低BMD密度，同時，即使將保持結束溫 度低溫化，但藉由提高保持開始溫度以使高溫保持時的平均溫度提高，可防止表面粗糙度惡化。
在實施例4中，藉由將保持結束溫度低至1100℃以減低BMD密度，且將保持開始溫度稍微降低但比1150℃高，藉此，相較於保持在1100℃的一定溫度的比較例2，可防止表面粗糙度惡化。
並且，本發明並不限於上述實施形態。上述實施形態為例示，任何與本發明的申請專利範圍所記載的技術思想具有實質相同的構成並達到同樣的作用效果者，皆包含於本發明的技術範圍內。

Claims (3)

  1. 一種貼合晶圓的製造方法，由接合晶圓的表面離子注入氫離子、稀有氣體離子的至少一種的氣體離子來形成離子注入層，將前述接合晶圓的已離子注入的表面與基底晶圓的表面直接或隔著絕緣膜貼合後，以前述離子注入層為界使接合晶圓剝離，藉此來製作在前述基底晶圓上具有薄膜之貼合晶圓，該貼合晶圓的製造方法的特徵在於：具有對剝離前述接合晶圓後之貼合晶圓，在含氫氣氛下進行RTA處理後，進行犧牲氧化處理來減薄前述薄膜的步驟，並且，以將前述RTA處理的保持開始溫度設為1160℃以上且將前述RTA處理的保持結束溫度設為1150℃以下的條件，進行前述RTA處理。
  2. 如請求項1所述的貼合晶圓的製造方法，其中，在由前述保持開始溫度至前述保持結束溫度為止的保持時間中，伴隨有溫度下降但不伴隨有溫度上昇。
  3. 如請求項1或請求項2所述的貼合晶圓的製造方法，其中，將前述保持開始溫度設為1175℃以上且1250℃以下，且將前述保持結束溫度設為1100℃以上且1150℃以下。
TW103118642A 2013-05-29 2014-05-28 Method of manufacturing wafers TWI549192B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013113307A JP6086031B2 (ja) 2013-05-29 2013-05-29 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201445636A TW201445636A (zh) 2014-12-01
TWI549192B true TWI549192B (zh) 2016-09-11

Family

ID=51988262

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118642A TWI549192B (zh) 2013-05-29 2014-05-28 Method of manufacturing wafers

Country Status (8)

Country Link
US (1) US9735045B2 (zh)
EP (1) EP3007204B1 (zh)
JP (1) JP6086031B2 (zh)
KR (1) KR102022504B1 (zh)
CN (1) CN105264641B (zh)
SG (1) SG11201509256XA (zh)
TW (1) TWI549192B (zh)
WO (1) WO2014192207A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3046877B1 (fr) * 2016-01-14 2018-01-19 Soitec Procede de lissage de la surface d'une structure
KR20180114927A (ko) * 2016-02-16 2018-10-19 쥐-레이 스위츨란드 에스에이 접합된 경계면들에 걸친 전하 운반을 위한 구조물, 시스템 및 방법
US20220048762A1 (en) * 2020-08-14 2022-02-17 Beijing Voyager Technology Co., Ltd. Void reduction on wafer bonding interface

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521314B (en) * 1998-10-16 2003-02-21 Shinetsu Handotai Kk Method of fabricating SOI wafer by hydrogen ion delamination method and SOI wafer fabricated by the method
TW201005883A (en) * 2008-03-21 2010-02-01 Shinetsu Chemical Co Method for manufacturing soi wafer
JP2010062532A (ja) * 2008-09-03 2010-03-18 Soitec Silicon On Insulator Technologies 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
TW201025444A (en) * 2008-08-28 2010-07-01 Shinetsu Handotai Kk Method for manufacturing soi wafer, and soi wafer
TW201115635A (en) * 2009-05-14 2011-05-01 Semiconductor Energy Lab Method for manufacturing SOI substrate and SOI substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307472A (ja) 1988-06-03 1989-12-12 Matsushita Electric Ind Co Ltd 押出コーティング装置
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
KR100874724B1 (ko) 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
EP1652230A2 (fr) 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5276863B2 (ja) 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
EP2261954B1 (en) 2008-04-01 2020-01-22 Shin-Etsu Chemical Co., Ltd. Method for producing soi substrate
JP2010098167A (ja) 2008-10-17 2010-04-30 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2943458B1 (fr) 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP5703920B2 (ja) * 2011-04-13 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521314B (en) * 1998-10-16 2003-02-21 Shinetsu Handotai Kk Method of fabricating SOI wafer by hydrogen ion delamination method and SOI wafer fabricated by the method
TW201005883A (en) * 2008-03-21 2010-02-01 Shinetsu Chemical Co Method for manufacturing soi wafer
TW201025444A (en) * 2008-08-28 2010-07-01 Shinetsu Handotai Kk Method for manufacturing soi wafer, and soi wafer
JP2010062532A (ja) * 2008-09-03 2010-03-18 Soitec Silicon On Insulator Technologies 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
TW201115635A (en) * 2009-05-14 2011-05-01 Semiconductor Energy Lab Method for manufacturing SOI substrate and SOI substrate

Also Published As

Publication number Publication date
TW201445636A (zh) 2014-12-01
JP2014232806A (ja) 2014-12-11
EP3007204A4 (en) 2017-03-01
EP3007204B1 (en) 2021-09-29
WO2014192207A1 (ja) 2014-12-04
JP6086031B2 (ja) 2017-03-01
US9735045B2 (en) 2017-08-15
KR102022504B1 (ko) 2019-09-18
SG11201509256XA (en) 2015-12-30
CN105264641B (zh) 2018-01-12
EP3007204A1 (en) 2016-04-13
US20160079114A1 (en) 2016-03-17
KR20160013037A (ko) 2016-02-03
CN105264641A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
JP4820801B2 (ja) 貼り合わせウェーハの製造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP4552856B2 (ja) Ｓｏｉウェーハの作製方法
TW201721710A (zh) 貼合式soi晶圓的製造方法
KR20140121392A (ko) 접합 soi 웨이퍼의 제조방법
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
KR20160134661A (ko) 접합웨이퍼의 제조방법
KR20160132017A (ko) 접합 soi웨이퍼의 제조방법
TWI549192B (zh) Method of manufacturing wafers
JP4285244B2 (ja) Ｓｏｉウェーハの作製方法
JP2005340348A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP2003347176A (ja) 貼り合わせウェーハの製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
EP1906450A1 (en) Process for producing simox substrate, and simox substrate produced by said process
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2004288790A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP4442090B2 (ja) Ｓｏｉ基板の製造方法
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JPWO2011118205A1 (ja) Ｓｏｉウェーハの製造方法