CN100474529C - 制造二氧化硅层的方法 - Google Patents

制造二氧化硅层的方法 Download PDF

Info

Publication number
CN100474529C
CN100474529C CNB2004800440133A CN200480044013A CN100474529C CN 100474529 C CN100474529 C CN 100474529C CN B2004800440133 A CNB2004800440133 A CN B2004800440133A CN 200480044013 A CN200480044013 A CN 200480044013A CN 100474529 C CN100474529 C CN 100474529C
Authority
CN
China
Prior art keywords
teos
deposition
substrate
nitrogen
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800440133A
Other languages
English (en)
Other versions
CN101023517A (zh
Inventor
K·布德尔
N·达瓦尔
I·凯尔富尔克
S·R·A·范阿尔德
M·J·德布兰克
C·A·范德尤德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soi Teker Isolator Silicon Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soi Teker Isolator Silicon Technology filed Critical Soi Teker Isolator Silicon Technology
Publication of CN101023517A publication Critical patent/CN101023517A/zh
Application granted granted Critical
Publication of CN100474529C publication Critical patent/CN100474529C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及制造低粗糙度的二氧化硅层(2)的方法，该方法包括下述步骤：-通过低压化学气相沉积(LPCVD)方法，在基底(1)上沉积二氧化硅层(2)，该沉积方法同时使用原硅酸四乙酯(TEOS)流体作为膜沉积用源材料和对TEOS不具有反应性的稀释剂气体流体，以便稀释剂气体/TEOS之比介于0.5至100；-在介于600℃至1200℃的温度下使所述二氧化硅层退火10分钟至6小时的持续时间。

Description

制造二氧化硅层的方法
本发明涉及在基底上沉积的低粗糙度的二氧化硅层的制造方法，和尤其在光学、光电子或电子学领域中应用的包括这种二氧化硅层作为埋层的复合基底或晶片的制造方法。
图1A-1E示出了制造这种复合基底所使用的现有技术的方法的不同步骤。
根据图1A可看出，二氧化硅层2首先沉积在被称为“源基底”的本体基底1上，这是因为它用于提供随后构成复合基底顶层的材料。鉴于旨在获得的复合基底的种类，这种源基底可以是例如硅、锗化硅、应变硅或锗。
在实现沉积二氧化硅层2所使用的不同技术当中，本领域技术人员已知的一种简称为“LPCVD TEOS”，它是指使用“原硅酸四乙酯”作为源材料，“低压化学气相沉积”二氧化硅膜。
通过在LPCVD反应器内引入一个基底或者一批基底1，并将反应器内的基底暴露于作为二氧化硅(SiO2)用源材料的原硅酸四乙酯(其化学式为Si(OC2H5)4)下，从而进行这种沉积。
与其它氧化物沉积方法，例如低温或者高温沉积方法相比，这一方法在所得氧化物层的均匀度或者密度方面提供一些优点。
然后，对如此获得的二氧化物层2进行热退火，以便改进其结构和电性能。
然而，与热生长的层相比，用TEOS沉积的层具有显著较高的表面粗糙度。因此，要求额外的化学机械抛光(CMP)步骤，使二氧化硅层2的自由面光滑，之后将其与另一基底粘结。
为了进行这一步骤，人们使用具有研磨膏或者液体的抛光头h(在图1B上可看出)。
然后，根据图1C可看出，通过注入原子物质，在源基底1内部产生弱化区(zone of weakness)10。
术语“原子物质注入”是指能将所述物质引入到源基底1的材料内的分子或者离子、原子物质的任何轰击，且所述物质的最大浓度在距离被轰击表面的特定深度处，在本发明的情况下，其深度优选大于二氧化硅层2的厚度。采用同样大约在最大值处分布的能量，将分子、离子或原子物质引入到该材料内。
可例如使用离子束注入机或者等离子体注入机，将原子物质注入到所述源基底1内。
优选地，通过离子轰击进行所述注入。更优选，所注入的离子物质是氢。可有利地单独或者结合氢使用其它离子物质，如稀有气体(例如，氦)的离子。
弱化区10在两部分，亦即基底的薄顶层11和其余部分12之间的界面处标记。
作为例举，可参考涉及以商品名“Smart Cut”公知的方法的文献。
然后通过分子粘结到二氧化硅层2的自由面上，从而粘结支持基底3(参见图1D)。
最后，根据图1E可看出，将其余部分12从源基底1上沿着弱化区10分离(detach)，以保持仅仅顶层11在二氧化硅层2和支持基底3上。
关于分离，可单独或者结合使用下述技术之一：施加机械或者电来源的应力，化学蚀刻或者供应能量(激光、微波，其中包括热和炉处理)。所述分离技术是本领域技术人员已知的，且此处将不会更详细地描述。
如此获得的复合基底标记为4。
在以上提及的方法中，图1B的抛光步骤具有许多缺点，例如所得层2缺少均匀度，该方法的重现性差且该方法的生产量低。
此外，这一额外的步骤增加每一基底或晶片的制造成本。
本发明的目的是克服以上提及的缺点，尤其省去化学和机械抛光步骤。
因此，本发明的目的是改进LPCVD TEOS沉积方法，以便获得高质量的二氧化硅层2，就表面粗糙度、均匀度和颗粒密度来说，所述二氧化硅层2满足基底直接粘结的标准且可用作氧化物埋层。
最后，本发明的目的还在于提供具有优异电特征的界面。
为此，本发明提供制造低粗糙度的二氧化硅层的方法。
该方法的特征在于，它包括由下述组成的下述步骤：
-通过低压化学气相沉积(LPCVD)方法，在基底上沉积二氧化硅层，该沉积方法同时使用原硅酸四乙酯(TEOS)流体作为膜沉积用源材料和对TEOS不具有反应性的稀释剂气体流体，以便稀释剂气体/TEOS之比介于0.5至100；
-在介于600℃至1200℃的温度下使所述二氧化硅层退火10分钟至6小时的持续时间。
优选地，稀释剂气体选自氮气、氩气(Ar)、氦气(He)及其混合物。
优选地，退火在介于700℃至900℃的温度下进行1至4小时的持续时间。
有利地，其在含氮气、氩气或氦气或其任何混合物的惰性环境下进行。
可单独或者结合本发明的下述其它有利的但非限制性的特征：
-在沉积方法过程中，氮气/TEOS之比优选介于2至10，更优选约3.6；
-沉积温度优选介于625℃至725℃，更优选介于650℃至700℃，最优选约675℃；
-沉积压力优选介于10至1000Pa，更优选介于50至150Pa，最优选约100Pa；
-TEOS流量优选介于10至200sccm，更优选50至90sccm，最优选约70sccm，和氮气流量优选介于10至2000sccm，更优选100至500sccm，和最优选约250sccm。
有利地，添加氧气流体到氮气/TEOS混合物中，其中氧气流量介于5至100sccm，优选10至40sccm，和更优选约25sccm。
优选地，所述二氧化硅层的厚度介于10至400nm。
本发明还提供尤其在光学、光电子或电子学领域中应用的具有二氧化硅埋层的复合基底的制造方法。
该方法包括由下述组成的下述步骤：
a)通过任何前述权利要求的方法，在被称为“源基底”的第一基底上沉积二氧化硅层；
b)在所述源基底内注入原子物质，在其内确定弱化区，所述弱化区分开薄的顶层与所述基底的其余部分，所述薄的顶层与所述二氧化硅层接触；
c)通过分子粘合，对着二氧化硅层直接粘结被称为“支持基底”的第二基底；
d)将源基底的其余部分沿着所述弱化区分离，以便获得所述复合基底。
有利地，由选自硅、锗、锗化硅(SiGe)或应变硅的材料制造源基底。
根据本发明的下述说明，本发明的其它特征和优点将变得显而易见。
参考附图，数本发明，其中：
-图1A-1E是在具有二氧化硅埋层的复合基底的现有技术的制造方法中所使用的不同步骤的示意图，
-图2是显示作为二氧化硅层的平均厚度值(MT)的函数，二氧化硅层厚度的标准偏差(SDT)的图表，其中根据各种“LPCVD TEOS”方法沉积二氧化硅层，它们中的一些对应于本发明，和其它对应于对比方法。
-图3是显示作为二氧化硅层的平均厚度值(MT)的函数，二氧化硅层的粗糙度(R)的图表，其中根据各种“LPCVD TEOS”方法沉积二氧化硅层，它们中的一些对应于本发明，和其它对应于对比方法。
根据本发明，如下所述改进图1A中二氧化硅的沉积步骤。
发明人现已发现，在沉积方法过程中，通过同时使用稀释剂气体流体，和TEOS流体，可降低通过“LPCVD TEOS”沉积方法获得的二氧化硅层的粗糙度。稀释剂气体优选氮气，但它可以是对TEOS不具有反应性的任何其它气体，其中氩气(Ar)和氦气(He)是非限制性实例。或者，可使用这种非反应性气体的任何混合物。
现描述测定最佳操作条件的试验。
通过低压蒸气化学沉积(LPVCD)方法，进行二氧化硅的沉积，其中包括：
-在LPCVD反应器的工艺腔室内引入一批源基底；
-在升高的温度下，在低压下，引入不同化学反应物的气体流体，以便作为在气体反应物之间化学反应的结果，形成二氧化硅层。
在这些试验中所使用的反应器是垂直间歇反应器(由ASM公司销售，商品名称为“A400”)。
气体反应物是原硅酸四乙酯(TEOS)、氧气，在一些情况下的氮气。
TEOS是相对惰性的材料，在室温下为液体。TEOS蒸气可从鼓泡器中使用载体气体，例如氮气或者氩气，或者由液体直接注射体系供应到反应器的工艺腔室内。
1)对比方法
a)方法A
使用在下表1提及的操作条件，在三个硅基底上分别制造三层二氧化硅层。
表1
 
步骤名称 时间(hh:mm:ss) 温度(℃) N<sub>2</sub>流量(sccm) TEOS流量(sccm)  O<sub>2</sub>流量(sccm) 压力(MTorr)
装入(boat in) 0:10:00 650 1000 - - atm
泵送 0:15:30 达到675 - - - -
吹扫 0:10:30 675 500 - - 750
泵送/泄漏检测 0:07:20 675 - - - -
稳定化 0:30:00 675 500 - - 750
预沉积 0:05:00 675 - - 100 -
沉积 0:48:30 675 - 70 25 750
后沉积 0:05:00 675 - - 100
泵送/吹扫 0:15:00 675 500 - - -
反填充 0:11:00 达到650 5000 - - 达到atm
排出(boat out) 0:10:00 650 - - - atm
“atm”是指“大气压”
“sccm”是指“标准立方厘米/分钟”
750mTorr等于100Pa。
通过下述反应形成二氧化硅层：
Si(OC2H5)4(液体)→SiO2(固体)+4C2H4(气体)+2H2O(气体)
在这一情况下，氮气仅仅用于吹扫工艺腔室，但在沉积步骤过程中不存在。
重复沉积工艺，以便获得不同厚度的二氧化硅层。
这一方法被称为方法A。
b)方法B
使用表1中提及的操作条件，重复方法A，所不同的是沉积压力为1200mTorr(160Pa)，而不是750mTorr(100Pa)。
这一方法被称为方法B。
c)方法C
使用表1中提及的操作条件，重复方法A，所不同的是沉积温度为635℃，而不是675℃，和TEOS流量为50sccm，而不是70sccm。
这一方法被称为方法C。
2)根据本发明的方法
a)方法D
重复以上提及的方法，但采用表2中提及的操作条件。
表2
 
步骤名称 时间(hh:mm:ss) 温度(℃) N<sub>2</sub>流量(sccm) TEOS流量(sccm)  O<sub>2</sub>流量(sccm) 压力(MTorr)
装入 0:10:00 650 1000 - - atm
泵送 0:15:30 达到675 - - - -
吹扫 0:10:30 675 500 - - 750
泵送/泄漏检测 0:07:20 675 - - - -
稳定化 0:30:00 675 500 - - 750
预沉积 0:05:00 675 500 - 100 -
沉积 0:49:00 675 500 70 25 750
后沉积 0:05:00 675 500 - 100
泵送/吹扫 0:15:00 675 500 - - -
反填充 0:11:00 达到650 5000 - - 达到atm
排出 0:10:00 650 - - - atm
“atm”是指“大气压”
“sccm”是指“标准立方厘米/分钟”
750mTorr等于100Pa。
这一方法被称为方法D。
b)方法E
重复方法D，但使用250sccm的氮气流量，而不是500sccm。
这一方法被称为方法E。
下表3中概述了五种以上提及的方法的主要沉积参数。
表3 TEOS沉积步骤的对比
 
方法名称 温度(℃) TEOS流量(sccm)  N<sub>2</sub>流量(sccm) O<sub>2</sub>流量(sccm) 压力(Pa) N<sub>2</sub>/TEOS之比  
方法A 675 70 0 25 100 0
方法B 675 70 0 25 160 0
方法C 635 50 0 25 100 0
方法D 675 70 500 25 100 7.2
方法E 675 70 250 25 100 3.6
然后，在氮气或者氩气中，在大气压下，在介于700至900℃的温度下，使不同的二氧化硅层进行退火步骤1-4小时。
在使通过退火步骤获得的二氧化硅(SiO2)层致密化之后，通过ADEACUMAP反射仪测量这一SiO2层的厚度。
在图2中示出了结果。
图2的图表代表在致密化之后，以埃(0.1nm)为单位的SiO2层厚度的标准偏差(SDT)，与以埃(0.1nm)为单位的通过方法A-E获得的SiO2层在沉积之后的平均厚度(MT)的对比。
在所述附图中可看出，采用方法D获得了厚度均匀的良好结果，和尤其低于200nm的厚度来说，采用方法E，获得了更好的结果。
此外，通过AFM技术，在不同的致密化氧化物层的中心处，对1×1μm2进行粗糙度测量。
图3中示出了结果。
图3的图表代表对于通过方法A-E获得的SiO2层来说，以埃(0.1nm)为单位的粗糙度RMS值(R)，与以埃(0.1nm)为单位的在沉积之后的平均厚度(MT)的对比。
这种粗糙度测量的目的显然是表征氧化物层直接粘结到支持基底上的能力。
典型地低于0.55nm的粗糙度允许粘结。
根据图3中可看出，沉积越厚，粗糙度越大，在给定的厚度处，方法E得到最好的结果，即低的粗糙度。
另外，可实现待粘结的一个或两个表面的等离子体活化的处理，以便进一步提高粘结能。
最后，如下概述了根据本发明方法的最佳操作条件：
TEOS：优选10至200sccm，更优选介于50至90sccm，最优选约70sccm。
氧气流量：优选5至100sccm，更优选10至40sccm，最优选约25sccm。
氮气流量：优选10至2000sccm，更优选100至500sccm，最优选约250sccm。
氮气：原硅酸四乙酯之比：优选0.5至100，更优选2至10，最优选约3.6。
沉积温度：优选625℃至725℃，更优选650℃至700℃，最优选约675℃。
沉积压力：优选10至1000Pa，更优选50至150Pa，最优选约100Pa。
退火条件：优选温度为600℃至1200℃，经10分钟至6小时的持续时间，更优选温度为700至900℃经1至4小时的持续时间。
尽管最简单地在大气压下操作的退火炉内进行退火，但也可在较低或较高的压力下进行退火。在以上定义的范围内的操作条件取决于特定的沉积反应器条件，例如反应器的几何形状和尺寸。
此外，退火环境看起来不是非常关键的。尽管惰性的退火环境，例如氮气、氩气或氦气的优点是，在沉积的氧化物层下的基底没有被氧化，但在惰性环境内退火，以及在氧化环境，例如空气，或者氮气/空气混合物中退火将降低膜的表面粗糙度。
显然，由于在退火过程中底下基底的氧化是非所需的，因此在制造方法中，优选惰性的退火环境。
本发明还提供参考图1A-1E，如前所述的复合基底4的制造方法，但根据以上所述的方法，实现LPCVD步骤。
此外，省去图1B中现有技术的CMP步骤。
作为例举，可通过分别使用硅、锗化硅、应变硅和锗作为源基底1，可获得简称为“SOI”、“SGOI”、“sSOI”和“GOI”的基底(它们分别是指“在绝缘体上的硅”、“在绝缘体上的锗化硅”、“在绝缘体上的应变硅”和“在绝缘体上的锗”)。

Claims (20)

1.制造低粗糙度的二氧化硅层(2)的方法，所述粗糙度低于0.55nm，该方法包括下述步骤：
- 通过低压化学气相沉积(LPCVD)方法，在基底(1)上沉积二氧化硅层(2)，该沉积方法同时使用原硅酸四乙酯(TEOS)流体作为膜沉积用源材料和对TEOS不具有反应性的稀释剂气体流体，以便稀释剂气体/TEOS之比介于0.5至100；
- 在介于700℃至900℃的温度下使所述二氧化硅层退火1至4小时的持续时间。
2.权利要求1的方法，其中稀释剂气体选自氮气、氩气(Ar)、氦气(He)及其混合物。
3.权利要求1或2的方法，其中在含氮气、氩气或氦气或其任何混合物的惰性环境下进行退火。
4.权利要求1或2的方法，其中稀释剂气体为氮气，并且其中在沉积方法过程中，氮气/TEOS之比介于2至10。
5.权利要求4的方法，其中在沉积方法过程中，氮气/TEOS之比为3.6。
6.权利要求1或2的方法，其中沉积温度介于625℃至725℃。
7.权利要求6的方法，其中沉积温度介于650℃至700℃。
8.权利要求7的方法，其中沉积温度为675℃。
9.权利要求1或2的方法，其中沉积压力介于10至1000Pa。
10.权利要求9的方法，其中沉积压力介于50至150Pa。
11.权利要求10的方法，其中沉积压力为100Pa。
12.权利要求1或2的方法，其中稀释剂气体为氮气，并且其中TEOS流量介于10至200sccm，和氮气流量介于10至2000sccm。
13.权利要求12的方法，其中TEOS流量介于50至90sccm，和氮气流量介于100至500sccm。
14.权利要求13的方法，其中TEOS流量为70sccm，和氮气流量为250sccm。
15.权利要求1或2的方法，其中稀释剂气体为氮气，并且其中添加氧气流体到氮气/TEOS混合物中，其中氧气流量介于5至100sccm。
16.权利要求15的方法，其中氧气流量介于10至40sccm。
17.权利要求16的方法，其中氧气流量为25sccm。
18.权利要求1或2的方法，其中所述二氧化硅层(2)的厚度介于10至400nm。
19.在光学、光电子或电子学领域中应用的具有二氧化硅埋层(2)的复合基底(4)的制造方法，特征在于，该方法包括由下述组成的步骤：
- a)通过任何一项前述权利要求的方法，在被称为“源基底”的第一基底(1)上沉积二氧化硅层(2)；
- b)在所述源基底(1)内注入原子物质，在其内确定弱化区(10)，所述弱化区(10)分开薄的顶层(11)与所述基底(1)的其余部分(12)，所述薄的顶层(11)与所述二氧化硅层(2)接触；
- c)通过分子粘合，对着二氧化硅层(2)直接粘结被称为“支持基底”的第二基底(3)；
- d)将源基底(1)的其余部分(12)沿着所述弱化区(10)分离，以便获得所述复合基底(4)。
20.权利要求19的方法，其中源基底(1)包括选自硅、锗、锗化硅(SiGe)或应变硅的材料。
CNB2004800440133A 2004-09-16 2004-09-16 制造二氧化硅层的方法 Active CN100474529C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2004/011616 WO2006029651A1 (en) 2004-09-16 2004-09-16 Method of manufacturing a silicon dioxide layer

Publications (2)

Publication Number Publication Date
CN101023517A CN101023517A (zh) 2007-08-22
CN100474529C true CN100474529C (zh) 2009-04-01

Family

ID=34959489

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800440133A Active CN100474529C (zh) 2004-09-16 2004-09-16 制造二氧化硅层的方法

Country Status (6)

Country Link
US (1) US7645486B2 (zh)
EP (1) EP1789999B1 (zh)
JP (1) JP4796066B2 (zh)
CN (1) CN100474529C (zh)
TW (1) TWI298912B (zh)
WO (1) WO2006029651A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113182B2 (ja) 2006-10-27 2013-01-09 ソイテック 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
FR2913528B1 (fr) 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5391599B2 (ja) 2008-07-14 2014-01-15 オムロン株式会社 基板接合方法及び電子部品
JP2011029594A (ja) * 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN102011105B (zh) * 2010-10-12 2014-06-04 上海宏力半导体制造有限公司 低压淀积氧化硅工艺方法
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
CN102270578A (zh) * 2011-08-01 2011-12-07 无锡中微晶园电子有限公司 掺杂衬底上的超薄SiO2生长工艺
CN102931063B (zh) * 2011-08-10 2016-05-11 无锡华润上华半导体有限公司 双栅介质层的制作方法
CN102674373B (zh) * 2012-05-28 2014-01-29 上海华力微电子有限公司 利用正硅酸乙酯制备二氧化硅的设备及方法
US9271708B2 (en) 2013-03-13 2016-03-01 Medtronic Vascular, Inc. Suturing device and method for sealing an opening in a blood vessel or other biological structure
US9314229B2 (en) 2013-03-13 2016-04-19 Medtronic Vascular, Inc. Suturing device and method for sealing an opening in a blood vessel or other biological structure
CN103526181B (zh) * 2013-10-18 2016-06-22 四川飞阳科技有限公司 Lpcvd自动补水***
CN104561928A (zh) * 2014-12-24 2015-04-29 浙江大学 一种在玻璃基底上沉积二氧化硅薄膜的方法
US9570289B2 (en) * 2015-03-06 2017-02-14 Lam Research Corporation Method and apparatus to minimize seam effect during TEOS oxide film deposition
CN109860507B (zh) * 2018-12-03 2022-01-28 中国计量大学 一种泡沫导电网/二氧化硅制备装置及控制方法
CN113363134A (zh) * 2020-03-05 2021-09-07 上海新微技术研发中心有限公司 沉积氧化硅薄膜的方法
JP7487659B2 (ja) 2020-12-25 2024-05-21 株式会社Sumco Ｓｏｉウェーハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219774A (en) * 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
US5849644A (en) * 1996-08-13 1998-12-15 Micron Technology, Inc. Semiconductor processing methods of chemical vapor depositing SiO2 on a substrate
US5869406A (en) * 1995-09-28 1999-02-09 Mosel Vitelic, Inc. Method for forming insulating layers between polysilicon layers
US6218315B1 (en) * 2000-02-24 2001-04-17 International Business Machines Corporation HTO (high temperature oxide) deposition for capacitor dielectrics
CN1383194A (zh) * 2001-04-20 2002-12-04 应用材料有限公司 氧化硅薄膜的沉积

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4230773A (en) * 1978-12-04 1980-10-28 International Business Machines Corporation Decreasing the porosity and surface roughness of ceramic substrates
US5028566A (en) * 1987-04-10 1991-07-02 Air Products And Chemicals, Inc. Method of forming silicon dioxide glass films
IT1227245B (it) * 1988-09-29 1991-03-27 Sgs Thomson Microelectronics Strato dielettrico di prima interconnessione per dispositivi elettronici a semiconduttore
JPH0697158A (ja) * 1991-09-12 1994-04-08 Semiconductor Energy Lab Co Ltd 光気相反応方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5486267A (en) * 1994-02-28 1996-01-23 International Business Machines Corporation Method for applying photoresist
US5491104A (en) * 1994-09-30 1996-02-13 Industrial Technology Research Institute Method for fabricating DRAM cells having fin-type stacked storage capacitors
JP2822910B2 (ja) * 1995-03-17 1998-11-11 日本電気株式会社 半導体装置の層間絶縁膜の形成方法
KR100203134B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 층간절연막 평탄화방법
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
US5952771A (en) * 1997-01-07 1999-09-14 Micron Technology, Inc. Micropoint switch for use with field emission display and method for making same
US5933739A (en) * 1997-09-11 1999-08-03 Vlsi Technology, Inc. Self-aligned silicidation structure and method of formation thereof
US6232234B1 (en) * 1999-03-24 2001-05-15 Applied Materials, Inc. Method of reducing in film particle number in semiconductor manufacture
KR100297733B1 (ko) * 1999-06-24 2001-09-22 윤종용 하부막질 의존성을 제거한 오존-ｔｅｏｓ 산화막 증착방법 및 다중 온도로 증착이 가능한 증착장치
US6281140B1 (en) * 2000-06-12 2001-08-28 Taiwan Semiconductor Manufacturing Company Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure
JP3916383B2 (ja) * 2000-07-18 2007-05-16 松下電器産業株式会社 半導体装置及びその製造方法
US6858537B2 (en) * 2001-09-11 2005-02-22 Hrl Laboratories, Llc Process for smoothing a rough surface on a substrate by dry etching
FR2835095B1 (fr) 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
KR100444492B1 (ko) * 2002-05-16 2004-08-16 주식회사 하이닉스반도체 반도체소자의 제조 방법
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219774A (en) * 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
US5869406A (en) * 1995-09-28 1999-02-09 Mosel Vitelic, Inc. Method for forming insulating layers between polysilicon layers
US5849644A (en) * 1996-08-13 1998-12-15 Micron Technology, Inc. Semiconductor processing methods of chemical vapor depositing SiO2 on a substrate
US6218315B1 (en) * 2000-02-24 2001-04-17 International Business Machines Corporation HTO (high temperature oxide) deposition for capacitor dielectrics
CN1383194A (zh) * 2001-04-20 2002-12-04 应用材料有限公司 氧化硅薄膜的沉积

Also Published As

Publication number Publication date
EP1789999B1 (en) 2017-06-07
US7645486B2 (en) 2010-01-12
WO2006029651A1 (en) 2006-03-23
TW200633064A (en) 2006-09-16
CN101023517A (zh) 2007-08-22
EP1789999A1 (en) 2007-05-30
JP4796066B2 (ja) 2011-10-19
WO2006029651A9 (en) 2007-06-28
US20070134887A1 (en) 2007-06-14
TWI298912B (en) 2008-07-11
JP2008513600A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
CN100474529C (zh) 制造二氧化硅层的方法
CN100576462C (zh) 减小厚绝缘体层的粗糙度的方法
US8105957B2 (en) Method of producing semiconductor device
US5750211A (en) Process for depositing a SiOx film having reduced intrinsic stress and/or reduced hydrogen content
US6596654B1 (en) Gap fill for high aspect ratio structures
US7488693B2 (en) Method for producing silicon oxide film
EP2657363B1 (en) Method of depositing silicon dioxide films
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
US6905939B2 (en) Process for forming silicon oxide material
US20190074176A1 (en) Oxide with higher utilization and lower cost
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2009503845A (ja) 基材表面を不動態化する方法
KR20180035684A (ko) 하드 마스크 및 그 제조 방법
Ong et al. A new fabrication method for low stress PECVD-SiNx layers
JP2006500778A (ja) ウェハ用二層ｌｔｏ背面シール
TWI823050B (zh) 無氫二氧化矽
US20110008972A1 (en) Methods for forming an ald sio2 film
KR100845736B1 (ko) 이산화규소층의 제조방법
JPH0574763A (ja) ゲート絶縁膜の形成方法
JP4690734B2 (ja) 単結晶ＳｉＣ基板の製造方法
EP4343019A1 (en) Deposition of thick layers of silicon dioxide
US11926903B2 (en) Etching of alkali metal compounds
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法
KR20180035683A (ko) 붕소막 및 그 성막 방법, 및 하드 마스크 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: S.O.I. TEKER ISOLATOR SILICON TECHNOLOGY

CP01 Change in the name or title of a patent holder

Address after: French horn

Patentee after: SOITEC

Address before: French horn

Patentee before: S.O.I. Teker Isolator Silicon Technology