JP4136167B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4136167B2 JP4136167B2 JP07508199A JP7508199A JP4136167B2 JP 4136167 B2 JP4136167 B2 JP 4136167B2 JP 07508199 A JP07508199 A JP 07508199A JP 7508199 A JP7508199 A JP 7508199A JP 4136167 B2 JP4136167 B2 JP 4136167B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- operational amplifier
- semiconductor integrated
- integrated circuit
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特に駆動すべき液晶パネルのデータ線に接続されるボルテージホロワ接続の演算増幅器のバイアス電流を調整可能とした半導体集積回路装置に関する。
【0002】
【従来の技術】
液晶表示装置において、液晶パネルのデータ線を駆動する水平ドライバICの出力段には、データ信号に基づく階調電圧をインピーダンス変換して液晶パネルに駆動電圧として出力するために、ボルテージホロワ接続の演算増幅器とこの演算増幅器に含まれるMOSトランジスタにバイアス電流を流すためのバイアス回路部とを備えている。液晶パネルを駆動するとき、全画面に同一色を出力する場合でも液晶の寿命を伸ばすためにドット反転駆動の場合はドットごと、ライン反転駆動の場合はラインごとに正電圧と負電圧を交互に印加しなければならないので、演算増幅器からは負電圧から正電圧の立ち上がり波形と正電圧から負電圧の立ち下がり波形の電圧が出力される。この立ち上がり波形および立ち下がり波形は液晶パネルへの書き込みが正常に行なわれるためには傾きが急峻であることが要求される。この立ち上がり波形および立ち下がり波形は液晶パネルの負荷が大きくなるに従い、または、演算増幅器に含まれるMOSトランジスタのバイアス電流が小さくなるに従い緩やかな傾きとなり、逆に液晶パネルの負荷が小さくなるに従い、または、演算増幅器に含まれるMOSトランジスタのバイアス電流が大きくなるに従い急な傾きとなる。したがって、液晶パネルへの書き込みが正常に行なわれ、かつ、バイアス電流による消費電流が小さくなる適正な立ち上がり波形および立ち下がり波形の傾きとするには、液晶パネルの負荷の大きさに応じて演算増幅器のバイアス電流を増減する必要があり、例えば、負荷がより大きくなれば演算増幅器はバイアス電流をより大きく、負荷がより小さくなれば演算増幅器はバイアス電流をより小さくする必要がある。水平ドライバICには、この液晶パネルの負荷の大きさに応じて演算増幅器に複数段階のバイアス電流を切換えて流すためのバイアス回路部が従来から使用されている。
【0003】
上記の従来のバイアス回路部について詳しく説明するに先立ち、上記の演算増幅器について簡単に触れておく。図6に示す1例は立ち上がり専用演算増幅器1と立ち下がり専用演算増幅器2との2アンプ方式で、演算増幅器1の回路例は図8に、演算増幅器2の回路例は図9に示し、演算増幅器1には演算増幅器1のNチャネルMOSトランジスタQ5,Q7にバイアス電圧を供給する端子3を有し、演算増幅器2には演算増幅器2のPチャネルMOSトランジスタQ15,Q17にバイアス電圧を供給する端子4を有している。演算増幅器1のMOSトランジスタQ5および演算増幅器2のQ15に流れるバイアス電流が大きくなるに従いそれぞれの波形の傾きは急峻となり、逆に小さくなるに従いそれぞれの波形の傾きは緩やかとなる。波形図7に示す他例は立ち上がり波形と立ち下がり波形の両方をひとつの演算増幅器5で出力する1アンプ方式で、演算増幅器5の回路例は図示しないが基本的には図8および図9の回路を一体化した回路で、演算増幅器5には図6に示す端子3,4に相当するバイアス電圧を供給する端子6,7を有している。
【0004】
次に従来のバイアス回路部を図5を参照して説明する。図において、バイアス回路部10は、バイアス電流源11とバイアス電圧取出し回路12とを備えている。バイアス電流源11は、相異なるオン抵抗R1,R2(R1>R2)を有する並列接続のバイアス電流源用PチャネルMOSトランジスタQ21,Q22と、インバータ13と、バイアス切り換え端子14とを有している。MOSトランジスタQ21,Q22はソースを高電圧側端子VDDに接続し、ドレインをバイアス電圧取出し回路12に接続し、ゲートをMOSトランジスタQ22のゲートはインバータ13を介してMOSトランジスタQ21のゲートに共通接続してバイアス切り換え端子14に接続している。
【0005】
バイアス電圧取出し回路12は、バイアス電流源11と低電圧側端子VSS間に接続されたNチャネルMOSトランジスタQ23と、MOSトランジスタQ23にミラー接続されたNチャネルMOSトランジスタQ24と、高電圧側端子VDDと低電圧側端子VSS間にMOSトランジスタQ24とで直列接続されたPチャネルMOSトランジスタQ25と、MOSトランジスタQ25にミラー接続されたPチャネルMOSトランジスタQ26と、高電圧側端子VDDと低電圧側端子VSS間にMOSトランジスタQ26とで直列接続されたNチャネルMOSトランジスタQ27とを有している。MOSトランジスタQ23は、ドレインをMOSトランジスタQ21,Q22のドレインに接続し、ソースを低電圧側端子VSSに接続し、ドレインとゲートとを短絡させてダイオード接続している。MOSトランジスタQ24は、ドレインをMOSトランジスタQ25のドレインに接続し、ソースを低電圧側端子VSSに接続し、ゲートをMOSトランジスタQ23のゲートに接続している。MOSトランジスタQ25は、ソースを高電圧側端子VDDに接続し、ドレインとゲートとを短絡させてダイオード接続して演算増幅器のPチャネルMOSトランジスタのバイアス電圧を取出すための端子15に接続している。MOSトランジスタQ26は、ソースを高電圧側端子VDDに接続し、ドレインをMOSトランジスタQ27のドレインに接続し、ゲートをMOSトランジスタQ25のゲートに接続している。MOSトランジスタQ27は、ソースを低電圧側端子VSSに接続し、ドレインとゲートとを短絡させてダイオード接続して演算増幅器のNチャネルMOSトランジスタのバイアス電圧を取出すための端子16に接続している。バイアス回路部10の演算増幅器への接続は、2アンプ方式の場合、演算増幅器1の端子3に端子16で行うと共に演算増幅器2の端子4に端子15で行い、1アンプ方式の場合、演算増幅器5の端子6に端子16で行うと共に演算増幅器5の端子7に端子15で行っている。
【0006】
次に上記のバイアス回路部10の動作を説明する。バイアス切り換え端子14にL入力されるとMOSトランジスタQ21がON動作してバイアス電流源11の抵抗はMOSトランジスタQ21のON抵抗R1(>R2)となり、バイアス電流源11にはON抵抗R1に対応した電流がON抵抗R2に対応した場合より小さい電流で流れ、バイアス電圧取出し回路12からはON抵抗R2に対応した場合より端子15により小さい(VDDにより近い)バイアス電圧が供給され、端子16により小さい(VSSにより近い)バイアス電圧が供給される。バイアス切り換え端子14にH入力されるとMOSトランジスタQ22がON動作してバイアス電流源11の抵抗はMOSトランジスタQ22のON抵抗R2(<R1)となり、バイアス電流源11にはON抵抗R2に対応した電流がON抵抗R1に対応した場合より大きい電流で流れ、バイアス電圧取出し回路12からはON抵抗R1に対応した場合より端子15に、より大きい(VDDからより遠い)バイアス電圧が供給され、端子16に、より大きい(VSSからより遠い)バイアス電圧が供給される。
【0007】
従って、バイアス電流源11のON抵抗R1にマッチングする比較的小さい負荷の液晶パネルとバイアス電流源11のON抵抗R2にマッチングする比較的大きい負荷の液晶パネルとがあるとき、このバイアス回路部10を有する水平ドライバICに接続される液晶パネルが前者のときバイアス切り換え端子14にL入力してバイアス電流源11の抵抗としてMOSトランジスタQ21のON抵抗R1(>R2)を選択すると、演算増幅器の出力は液晶パネルの負荷に対応する比較的小さい駆動能力となり、後者のときバイアス切り換え端子14にH入力してバイアス電流源11の抵抗としてMOSトランジスタQ22のON抵抗R2(<R1)を選択すると、演算増幅器の出力は液晶パネルの負荷に対応する比較的大きい駆動能力となる。
【0008】
【発明が解決しようとする課題】
ところで、従来のバイアス回路は複数個(図5では2個)の限られたバイアス電流源用MOSトランジスタを切換えてバイアス電流源の電流値を変えることにより演算増幅器のバイアス電流値を変え演算増幅器出力の駆動能力を変えているため、演算増幅器出力の駆動能力の変化量が限られており、液晶パネルの大きさを変更したときや、液晶パネルの製造ばらつきによって、液晶パネルの抵抗または容量負荷が変化したとき、演算増幅器出力の駆動能力を適正値に切換えることができず不足または過度となり、不足の場合は出力波形の立ち上がりおよび立ち下がり波形の傾きが緩やかとなって液晶パネルへの書き込みが間に合わず液晶パネルの表示異常になり、過度の場合は演算増幅器のバイアス電流による消費電流が大きくなるという問題があった。
従って、本発明は上記の問題点を解決するためになされたもので、液晶パネルの大きさを変更したときや、液晶パネルの製造ばらつきに対応してバイアス回路のバイアス電流源の電流を調整可能とした半導体集積回路装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
(1)本発明に係わる半導体集積回路装置は、駆動すべき液晶パネルのデータ線に出力端子を介して接続されるボルテージホロワ接続の演算増幅器と、この演算増幅器にバイアス電圧を供給するバイアス回路部とを備えた半導体集積回路装置において、前記バイアス回路部に前記バイアス電圧を調整する複数のバイアス調整端子を設け、これら端子間を開放状態、短絡状態または外付け抵抗接続状態に選択可能としたことを特徴とする。
(2)本発明に係わる半導体集積回路装置は上記(1)項において、前記バイアス回路がバイアス電流源として直列接続した複数個のMOSトランジスタを有し、前記バイアス調整端子が前記MOSトランジスタのうち少なくとも1個のMOSトランジスタのソースおよびドレインに接続されていることを特徴とする。
(3)本発明に係わる半導体集積回路装置は上記(1)項において、前記演算増幅器が立ち上がり波形と立ち下がり波形の両方を出力する1アンプ方式である。
(4)本発明に係わる半導体集積回路装置は上記(1)項において、前記演算増幅器が立ち上がり用演算増幅器と立ち下がり用演算増幅器とからなる2アンプ方式であることを特徴とする。
(5)本発明に係わる半導体集積回路装置は上記(3)項において、前記バイアス回路が前記演算増幅器の立ち上がり波形用バイアス電圧と立ち下がり波形用バイアス電圧とを取出すバイアス電圧取出し回路を有することを特徴とする。
(6)本発明に係わる半導体集積回路装置は上記(4)項において、前記バイアス回路が前記立ち上がり用演算増幅器と立ち下がり用演算増幅器演算増幅器へのバイアス電圧を取出すバイアス電圧取出し回路を有することを特徴とする。
【0010】
【発明の実施の形態】
以下に、本発明に基づき、液晶表示装置において、液晶パネルを駆動する第1実施例の半導体集積回路装置である水平ドライバICを液晶パネルのデータ線384本分の駆動能力を有するものとして図1および図3を参照して説明する。尚、図5乃至図7と同一部分には同一符号を付してその説明を省略する。
図1において、水平ドライバIC100は出力段にデータ線384本に対応し図7に示したのと同一の1アンプ方式のボルテージホロワ接続の384個の演算増幅器5と、各演算増幅器5の出力にそれぞれ接続された384個の出力端子8と、各演算増幅器5に共通のバイアス回路部20と、バイアス回路部20に接続されたバイアス調整端子27,28とを備え、各演算増幅器5の入力は水平ドライバIC100内の図示しないシフトレジスタ、データレジスタ、ラッチ、レベルシフタ及びD/Aコンバータを順次段接続した前段回路のD/Aコンバータの出力に接続されている。このドライバIC100はドット反転駆動にでもライン反転駆動にでも用いることができる。
【0011】
バイアス回路部20は図3に示すように、バイアス電流源21と従来のバイアス回路部10に備えられたのと同一のバイアス電圧取出し回路12とを備えている。バイアス電流源21は、オン抵抗R1−R2,R2(R2<R1)を有する直列接続のバイアス電流源用PチャネルMOSトランジスタQ31,Q32を有している。MOSトランジスタQ31はソースを高電圧側端子VDDに接続し、ドレインをMOSトランジスタQ32のソースに接続し、ゲートを低電圧側端子VSSに接続している。MOSトランジスタQ32はドレインをバイアス電圧取出し回路12のMOSトランジスタQ23のドレインに接続し、ゲートを低電圧側端子VSSに接続している。バイアス調整端子27,28は MOSトランジスタQ31のソースおよびドレインに接続している。バイアス回路部20の演算増幅器5への接続は、端子6に端子16と端子7に端子15とで行っている。
【0012】
次に上記のバイアス回路部20の動作を説明する。バイアス調整端子27,28間に外付け抵抗を接続せず開放状態とすると、MOSトランジスタQ31,Q32がON動作してバイアス電流源21の抵抗はMOSトランジスタQ31のON抵抗R1−R2とMOSトランジスタQ32のON抵抗R2の和R1(>R2)となり、バイアス電流源21にはON抵抗R1に対応した電流がON抵抗R2に対応した場合より小さい電流で流れ、バイアス電圧取出し回路12からはON抵抗R2に対応した場合より端子15に、より小さい(VDDにより近い)バイアス電圧が供給され、端子16に、より小さい(VSSにより近い)バイアス電圧が供給される。
【0013】
バイアス調整端子27,28間を短絡状態とすると、 MOSトランジスタQ31は短絡されMOSトランジスタQ32がON動作してバイアス電流源21の抵抗はMOSトランジスタQ32のON抵抗R2(<R1)となり、バイアス電流源21にはON抵抗R2に対応した電流がON抵抗R1に対応した場合より大きい電流で流れ、バイアス電圧取出し回路12からはON抵抗R1に対応した場合より端子15に、より大きい(VDDからより遠い)バイアス電圧が供給され、端子16に、より大きい(VSSからより遠い)バイアス電圧が供給される。
【0014】
バイアス調整端子27,28間に外付け抵抗29を接続する場合は、バイアス電流源21の抵抗はR2<R<R1の範囲で調整可能となり、バイアス電流源21にはR2<R<R1に対応した電流がON抵抗R1に対応した場合より大きい電流で、かつ、ON抵抗R2に対応した場合より小さい電流で流れ、バイアス電圧取出し回路12からは端子15にON抵抗R1に対応した場合より大きく(VDDからより遠く)、かつ、ON抵抗R2に対応した場合より小さい(VDDにより近い)バイアス電圧が供給され、端子16にON抵抗R1に対応した場合より大きく(VSSからより遠い)、かつ、ON抵抗R2に対応した場合より小さい(VSSにより近い)バイアス電圧が供給される。
【0015】
次に水平ドライバIC100を液晶パネルに接続したときの動作を説明する。バイアス電流源21のON抵抗R1にマッチングする比較的小さい負荷の液晶パネルとバイアス電流源21のON抵抗R2にマッチングする比較的大きい負荷の液晶パネルとが標準的にあるとき、水平ドライバIC100に接続される液晶パネルが前者のときバイアス調整端子27,28間を開放状態としてバイアス電流源21の抵抗をMOSトランジスタQ31のON抵抗R1−R2とMOSトランジスタQ32のON抵抗R2の和R1(>R2)とすると、演算増幅器5の出力は液晶パネルの負荷に対応する比較的小さい駆動能力となり、後者のときバイアス調整端子27,28間を短絡状態としてバイアス電流源21の抵抗をMOSトランジスタQ32のON抵抗R2(<R1)とすると、演算増幅器5の出力は液晶パネルの負荷に対応する比較的大きい駆動能力となる。以上のように標準的な負荷の液晶パネルに使用する場合は、バイアス調整端子27,28間を開放状態か短絡状態にするだけで使用可能となる。
一方、液晶パネルの大きさを変更し、または液晶パネルの製造ばらつきがあり、バイアス電流源21のON抵抗R1にマッチングするより大きく、ON抵抗R2にマッチングするより小さい負荷の液晶パネルであるときは、バイアス調整端子27,28間に外付け抵抗29を接続してバイアス電流源21の抵抗をR2<R<R1の範囲で液晶パネルの負荷にマッチングするよう調整すると、演算増幅器5の出力は液晶パネルの負荷に対応する大きさの駆動能力となる。
【0016】
次に、本発明に基づき、液晶パネルを駆動する第2実施例の半導体集積回路装置である水平ドライバICを液晶パネルのデータ線384本分の駆動能力を有するものとして図2および図3を参照して説明する。尚、図1と図3乃至図7と同一部分には同一符号を付してその説明を省略する。
図2において、水平ドライバIC200は出力段にデータ線384本のN番目(N=1,3,…,383)と(N+1)番目を1組として対応しN番目と(N+1)番目を1組として配置した、図6に示したのと同一の2アンプ方式のボルテージホロワ接続の192組の演算増幅器1,2と、データ線384本に対応した384個の出力端子8と、N番目と(N+1)番目の演算増幅器1,2とN番目と(N+1)番目の出力端子8間に接続した切り換えスイッチ9と、各演算増幅器1,2に接続され実施例1と同一のバイアス回路部20と、バイアス回路部20に接続されたバイアス調整端子27,28とを備え、各演算増幅器1,2の入力は水平ドライバIC200内の図示しないシフトレジスタ、データレジスタ、ラッチ、レベルシフタ及びD/Aコンバータを順次段接続した前段回路のD/Aコンバータの出力に接続されている。バイアス回路部20の演算増幅器1,2への接続は、演算増幅器1の端子3に端子16と演算増幅器2の端子4に端子15とで行っている。切り換えスイッチ9はN番目と(N+1)番目の演算増幅器3,4の出力をN番目と(N+1)番目の出力端子8に交互に出力する。従って、この水平ドライバIC200はドット反転駆動に用いることができる。尚、水平ドライバIC200を液晶パネルに接続したときの動作は水平ドライバIC100に準じるので説明を省略する。
【0017】
以上で説明したように水平ドライバICのバイアス回路部20のバイアス電流源21としてオン抵抗R1−R2,R2(R2<R1)を有する直列接続のバイアス電流源用PチャネルMOSトランジスタQ31,Q32を設け、MOSトランジスタQ31のソースおよびドレインにバイアス調整端子27,28を接続して、液晶パネルの負荷の大きさに応じてバイアス調整端子27,28間を開放状態、短絡状態、または外付け抵抗29により調整することにより、水平ドライバICを液晶パネルの負荷の大きさに応じた適正な駆動能力にすることができる。
尚、上記第1および第2実施例において、バイアス回路部20の替わりにバイアス回路部20のMOSトランジスタのPチャネルとNチャネルを逆にして回路構成した図4に示すバイアス回路部30を使用してもよい。
【0018】
【発明の効果】
本発明に係わる半導体集積回路装置によれば、バイアス調整端子間を開放状態、短絡状態、または外付け抵抗により調整することにより液晶パネルの負荷の大きさに応じた適正な駆動をすることができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例である水平ドライバICの要部回路図。
【図2】 本発明の第2実施例である水平ドライバICの要部回路図。
【図3】 図1および図2の水平ドライバICに使用される1例のバイアス回路部を示す回路図。
【図4】 図1および図2の水平ドライバICに使用される他例のバイアス回路部を示す回路図。
【図5】 従来の水平ドライバICのバイアス回路部を示す回路図。
【図6】 2アンプ方式のボルテージホロア接続の演算増幅器の説明図。
【図7】 1アンプ方式のボルテージホロア接続の演算増幅器の説明図。
【図8】 立ち上がり専用演算増幅器を示す回路図。
【図9】 立ち下がり専用演算増幅器を示す回路図。
【符号の説明】
1、2,5 演算増幅器
12 バイアス電圧取り出し回路
20、30 バイアス回路部
21、31 バイアス電流源
27、28 バイアス調整端子
Q31,Q32 バイアス電流源用PチャネルMOSトランジスタ
Q41,Q42 バイアス電流源用NチャネルMOSトランジスタ
Claims (6)
- 駆動すべき液晶パネルのデータ線に出力端子を介して接続されるボルテージホロワ接続の演算増幅器と、この演算増幅器にバイアス電圧を供給するバイアス回路部とを備えた半導体集積回路装置において、前記バイアス回路部に前記バイアス電圧を調整する複数のバイアス調整端子を設け、これら端子間を開放状態、短絡状態または外付け抵抗接続状態に選択可能としたことを特徴とする半導体集積回路装置。
- 前記バイアス回路がバイアス電流源として直列接続した複数個のMOSトランジスタを有し、前記バイアス調整端子が前記MOSトランジスタのうち少なくとも1個のMOSトランジスタのソースおよびドレインに接続されていることを特徴とする請求項1記載の半導体集積回路装置。
- 前記演算増幅器が立ち上がり波形と立ち下がり波形の両方を出力する1アンプ方式であることを特徴とする請求項1記載の半導体集積回路装置。
- 前記演算増幅器が立ち上がり用演算増幅器と立ち下がり用演算増幅器とからなる2アンプ方式であることを特徴とする請求項1記載の半導体集積回路装置。
- 前記バイアス回路が前記演算増幅器の立ち上がり波形用バイアス電圧と立ち下がり波形用バイアス電圧とを取出すバイアス電圧取出し回路を有することを特徴とする請求項3記載の半導体集積回路装置。
- 前記バイアス回路が前記立ち上がり用演算増幅器と立ち下がり用演算増幅器演算増幅器へのバイアス電圧を取出すバイアス電圧取出し回路を有することを特徴とする請求項4記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07508199A JP4136167B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07508199A JP4136167B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000267064A JP2000267064A (ja) | 2000-09-29 |
JP4136167B2 true JP4136167B2 (ja) | 2008-08-20 |
Family
ID=13565885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07508199A Expired - Fee Related JP4136167B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4136167B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3514719B2 (ja) * | 2000-09-14 | 2004-03-31 | シャープ株式会社 | D/a変換回路およびそれを用いた画像表示装置 |
JP5226920B2 (ja) * | 2001-08-24 | 2013-07-03 | 旭化成エレクトロニクス株式会社 | ディスプレイパネル駆動回路 |
JP5108187B2 (ja) * | 2001-08-22 | 2012-12-26 | 旭化成エレクトロニクス株式会社 | ディスプレイパネル駆動回路 |
US20120038614A1 (en) * | 2009-02-23 | 2012-02-16 | Hidetaka Mizumaki | Display device and driving device |
CN101487937B (zh) * | 2009-02-25 | 2011-04-13 | 友达光电股份有限公司 | 平面显示器 |
JP2012156700A (ja) * | 2011-01-25 | 2012-08-16 | Ricoh Co Ltd | 誤差増幅回路及びスイッチングレギュレータ |
-
1999
- 1999-03-19 JP JP07508199A patent/JP4136167B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000267064A (ja) | 2000-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3981539B2 (ja) | 半導体集積回路装置 | |
KR100297140B1 (ko) | 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로 | |
US6392485B1 (en) | High slew rate differential amplifier circuit | |
US7432922B2 (en) | Source driver and source driving method | |
US10650770B2 (en) | Output circuit and data driver of liquid crystal display device | |
JP3092506B2 (ja) | 半導体装置およびこれを用いた表示駆動装置 | |
US7646371B2 (en) | Driver circuit, electro-optical device, and electronic instrument | |
US20060033550A1 (en) | Level shift circuit | |
KR950007462B1 (ko) | 멀티모드 입력회로 | |
JPH0973784A (ja) | 半導体装置及びその制御回路 | |
JP2003022056A (ja) | 駆動回路及び液晶表示装置 | |
US6624669B1 (en) | Drive circuit and drive circuit system for capacitive load | |
US7078941B2 (en) | Driving circuit for display device | |
JP4425620B2 (ja) | 出力回路 | |
JP4136167B2 (ja) | 半導体集積回路装置 | |
US6630930B2 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
US6628274B1 (en) | Display drive device, display device, hand-carry electronic device, and display driving method | |
KR19980024952A (ko) | 디스플레이 드라이버 | |
JP2000221926A (ja) | ラッチ回路およびこれを搭載した液晶表示装置 | |
US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same | |
US7002373B2 (en) | TFT LCD gate driver circuit with two-transistion output level shifter | |
US5455531A (en) | Flip-flop circuit | |
JP3573055B2 (ja) | 表示体駆動装置、表示装置及び携帯電子機器 | |
JP2000049584A (ja) | レベルシフト回路を備えた電圧出力回路 | |
KR100848090B1 (ko) | 레벨 시프터 및 이를 이용한 액정 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |