JP4020106B2 - 画素回路、その駆動方法、電気光学装置および電子機器 - Google Patents

Description

本発明は、有機発光ダイオード素子のように電流によって駆動される被駆動素子を有する画素回路、画素回路の駆動方法、電気光学装置および電子機器に関する。

近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下適宜「ＯＬＥＤ素子」と略称する）素子が注目されている。このＯＬＥＤ素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた特性を有している。
このＯＬＥＤ素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、発光状態が維持できなくなる電流型の被駆動素子である。このため、ＯＬＥＤ素子をアクティブ・マトリクス方式で駆動する場合、書込期間（選択期間）において、画素の階調に応じた電圧を駆動トランジスタのゲートに書き込んで、当該電圧をゲート容量や容量素子などにより保持するとともに、当該ゲート電圧に応じた電流を駆動トランジスタがＯＬＥＤ素子に流し続ける構成が一般的となっている。

ところで、この構成では、駆動トランジスタの特性がばらつくことによって、画素毎に、ＯＬＥＤ素子の明るさが相違して表示品位が低下する、という問題が指摘されている。このため、駆動トランジスタの特性ばらつきが存在しても、被駆動素子に流れる電流のばらつきを小さく抑える技術が種々提案されている。例えば、このような技術としては、カレントミラー回路を２組（４個）以上のトランジスタ群で構成して、ばらつきを平均化する技術（特許文献１参照）や、電流供給回路と電流供給先との対応関係を周期的に変更することによってばらつきを均一化する技術（特許文献２参照）などが挙げられる。
特開平１０−１９７８９６号公報 特開２００３−６６９０３号公報

しかしながら、特許文献１に記載の技術では、製造プロセスの相違によって、電流のばらつきが残存する可能性が否定できない。特に、大画面表示装置の場合には、大局的なばらつきの傾向があり、これによる表示ムラを解消することは困難であると考えられる。また、特許文献２に記載の技術では、電流供給先のブロック毎にばらつきが偏在しているため、ブロック状の表示ムラが発生してしまうという不都合が想定される。
本発明の目的は、駆動トランジスタの特性ばらつき等が存在しても、その影響を少なくすることが可能な、画素回路、その駆動方法、電気光学装置および電子機器を提供することにある。

上記目的を達成するために本発明に係る画素回路の駆動方法は、抵抗素子と、ドレインが所定の電源線に接続されるとともに、ソースが前記抵抗素子の一端に接続された駆動トランジスタと、一端が前記抵抗素子の他端に接続され、他端が所定の電位線に接続された被駆動素子と、前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、一端が前記駆動トランジスタのゲートに接続された容量素子と、共通端が前記容量素子の他端に接続され、一端が前記電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと、を有する画素回路の駆動方法であって、前記単極双投スイッチの共通端および一端の間を閉成させ、前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加する第１ステップと、前記単極双投スイッチの共通端および一端の間の閉成を維持し、前記スイッチングトランジスタをオフさせる第２ステップと、前記単極双投スイッチの共通端および他端の間を閉成させ、前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加する第３ステップと、前記単極双投スイッチの共通端および一端の間を閉成させるとともに、前記スイッチングトランジスタをオフさせる第４ステップとを有することを特徴とする。
また、被駆動素子と、ドレインが所定の電源線に接続されるとともに、ソースが前記被駆動素子の一端に接続された駆動トランジスタと、一端が前記被駆動素子の他端に接続され、他端が所定の電位線に接続された抵抗素子と、前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、一端が前記駆動トランジスタのゲートに接続された容量素子と、共通端が前記容量素子の他端に接続され、一端が前記電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと、を有する画素回路の駆動方法であって、前記単極双投スイッチの共通端および一端の間を閉成させ、前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加する第１ステップと、前記単極双投スイッチの共通端および一端の間の閉成を維持し、前記スイッチングトランジスタをオフさせる第２ステップと、前記単極双投スイッチの共通端および他端の間を閉成させ、前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加する第３ステップと、前記単極双投スイッチの共通端および一端の間を閉成させるとともに、前記スイッチングトランジスタをオフさせる第４ステップとを有するようにしても良い。
この方法によれば、第２ステップにおいて当該駆動トランジスタが被駆動素子に流す電流が、駆動トランジスタの特性等によって目標電流からシフトした場合、第４ステップでは、そのシフト量を相殺するような電流が当該被駆動素子に流れる。
本発明において、前記第１および第２ステップを通して前記被駆動素子に電流を流す期間と、前記第３および第４ステップを通して前記被駆動素子に電流を流す期間とを同一長とし、前記第１および第２ステップと、前記第３および第４ステップとを交互に実行することが好ましい。これにより、被駆動素子に流れる電流値は、実効的に目標電流値に近づくことになる。

本発明は、上記駆動方法のほか、画素回路それ自体として概念することができる。
また、前記被駆動素子は、流れる電流に応じた輝度で発光する電気光学素子であることが望ましい。
さらに、本発明は、画素回路の駆動方法や、画素回路それ自体のほかにも電気光学装置や、この電気光学装置を有する電子機器としても概念することができる。

以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。また、図２は、同電気光学装置の画素回路の構成を示す図である。
まず、図１に示されるように、電気光学装置１０では、複数本の走査線１０２が横方向（Ｘ方向）に延接される一方、複数本のデータ線１１２が図において縦方向（Ｙ方向）に延設されている。そして、これらの走査線１０２とデータ線１１２との交差の各々に対応して画素回路２００がそれぞれ設けられている。

説明の便宜上、本実施形態では、走査線１０２の本数（行数）を「３２０」とし、データ線の本数（列数）を「２４０」として、画素回路２００が縦３２０行×横２４０列のマトリクス状に配列する構成を想定する。ただし、本発明をこの配列に限定する趣旨ではない。
なお、画素回路２００には、後述するようにＯＬＥＤ素子が含まれ、このＯＬＥＤ素子への電流を画素回路２００毎に制御することによって、所定の画像を階調表示する。
また、図１に示されるように、制御線１０４が、走査線１０２と対となるように、Ｘ方向に延設されている。

制御回路１２は、走査線駆動回路１４およびデータ線駆動回路１６に、それぞれクロック信号（図示省略）などを供給して両駆動回路を制御するとともに、データ線駆動回路１６に、画素の階調を指定する階調データを供給する。また、制御回路１２は、１フレーム（垂直走査期間）毎に、論理レベルが反転するフレーム信号ＦＲを出力する。このため、フレームには、フレーム信号ＦＲがＬレベルとなるものと、フレーム信号ＦＲがＨレベルとなるものとの２種類が存在するので、これらを区別するために、便宜的に、フレーム信号ＦＲがＬ、Ｈレベルとなるフレームを、それぞれ第１、第２フレームと称することにする（図３参照）。なお、図３において第１および第２フレームの期間長が互いに等しい点はいうまでもない。

走査線駆動回路１４は、１水平走査期間毎に１行ずつ走査線１０２を選択するとともに、選択した走査線１０２に対してＨレベルの走査信号を供給するものである。ここで、説明の便宜上、ｉ行目（ｉは、１≦ｉ≦３２０を満たす整数であり、行を一般化して説明するためのもの）の走査線１０２に供給される走査信号をＧ_{ＷＲＴ−ｉ}と表記する。
各行には、それぞれＮＡＮＤ回路１８が設けられて、走査信号とフレーム信号ＦＲとの否定論理積信号を求めて、制御線１０４に制御信号として供給する構成となっている。ここで、ｉ行目の制御線１０４に供給される制御信号をＧ_ＳＬ−ｉと表記する。

データ線駆動回路１６は、選択された走査線１０２に位置する１行分（１〜２４０列目）までの階調データを、それぞれ後述するアルゴリズムを用いてアナログの電圧信号に変換し、１〜２４０列目のデータ線１１２にデータ信号Ｘ−１〜Ｘ−２４０としてそれぞれ供給するものである。本実施形態において、データ線駆動回路１６は、第１および第２フレームにおいて用いるアルゴリズムが互いに異なるので、フレームを識別するためにフレーム信号ＦＲが供給されている。
なお、本実施形態では、データ信号の電圧が高いほど、画素が明るくなるように指定し、反対に、電圧が低いほど、画素が暗くなるように指定するが、この理由は、後述する駆動トランジスタがｎチャネル型であるからである。
また、説明の便宜上、ｊ列目（ｊは、１≦ｊ≦２４０を満たす整数であり、列を一般化して説明するためのもの）のデータ線１１２に供給されるデータ信号をＸ−ｊと表記する。

また、すべての画素回路２００には、ＯＬＥＤ素子の電源となる高位側電圧Ｖ_ＥＬが電源線１１４を介してそれぞれ供給される一方、すべての画素回路２００は、電圧基準の電位Ｇｎｄに共通接地されている。

本実施形態において、マトリクス状に配列する画素回路２００は、すべて共通の構成である。そこで、画素回路２００の構成については、ｉ行ｊ列に位置するもので代表して説明することにする。
図２に示されるように、画素回路２００は、ｎチャネル型の駆動トランジスタ２１０と、ｎチャネル型のスイッチングトランジスタ２１３と、容量素子２２２と、スイッチ２２４と、抵抗素子２２６と、電気光学素子たるＯＬＥＤ素子２３０とを有する。
このうち、スイッチングトランジスタ２１３のゲート（Ｇ）は、ｉ行目の走査線１０２に接続され、ソース（Ｓ）がｊ列目のデータ線１１２に接続され、ドレイン（Ｄ）が容量素子２２２の一端および駆動トランジスタ２１０のゲート（Ｇ）にそれぞれ接続されている。

駆動トランジスタ２１０のドレイン（Ｄ）は、電源線１１４に接続され、ソース（Ｓ）は、抵抗素子２２６の一端およびスイッチ２２４の端子ｂにそれぞれ接続されている。抵抗素子２２６の他端は、ＯＬＥＤ素子２３０の陽極に接続される一方、当該ＯＬＥＤ素子２３０の陰極は、電位Ｇｎｄに接地されている。
このため、電源の高位側電圧Ｖ_ＥＬおよび接地電位Ｇｎｄの間の電流経路には、ＯＬＥＤ素子２３０と抵抗素子２２６とが電気的に直列接続された状態で介挿されるとともに、当該経路に流れる電流が、駆動トランジスタ２１０のゲート電圧に応じて制御される構成となっている。

一方、容量素子２２２の他端は、スイッチ２２４の端子ｃ（共通端）に接続されている。スイッチ２２４は、制御信号Ｇ_ＳＬ−ｉの論理レベルに応じて端子ａ、ｂのいずれか一方を選択して、選択した端子と端子ｃとの間を閉成する単極双投スイッチである。詳細には、ｉ行目の制御線１０４に供給される制御信号Ｇ_ＳＬ−ｉがＨレベルである場合、図において実線で示されるように端子ａが選択されて、端子ｃ、ａの間が閉成する一方、制御信号Ｇ_ＳＬ−ｉがＬレベルである場合、図において破線で示されるように端子ｂが選択されて、端子ｃ、ｂの間が閉成する。スイッチ２２４の端子ａは、電位Ｇｎｄに接地される一方、端子ｂは、上述したように駆動トランジスタ２１０のソースおよび抵抗素子２２６の一端に接続されている。
なお、説明の便宜上、容量素子２２２の一端（駆動トランジスタ２１０のゲート、スイッチングトランジスタ２１３のドレイン）をノードＮとする。

なお、マトリクス型に配列する画素回路２００は、ガラス等の透明基板に、走査線１０２やデータ線１１２とともに形成されている。このため、駆動トランジスタ２１０や、スイッチングトランジスタ２１３、スイッチ２２４は、ポリシリコンプロセスによるＴＦＴ（薄膜トランジスタ）によって構成される。また、抵抗素子２２６もポリシリコン等で構成される。さらに、ＯＬＥＤ素子２３０は、基板上において、ＩＴＯ（酸化錫インジウム）などの透明電極膜を陽極（個別電極）とし、アルミニウムやリチウムなどの単体金属膜またはこれらの積層膜を陰極（共通電極）として、発光層を挟持した構成となっている。

次に、電気光学装置１０の動作について説明する。図３は、電気光学装置１０の動作を説明するためのタイミングチャートである。
まず、走査線駆動回路１４は、図３に示されるように、１垂直走査期間（１Ｆ）の開始時から、１行目、２行目、３行目、…、３２０行目の走査線１０２を、順番に１本ずつ１水平走査期間（１Ｈ）毎に選択するとともに、選択した走査線１０２の走査信号のみをＨレベルとし、他の走査線への走査信号をＬレベルとする。
一方、各行のＮＡＮＤ回路１８から出力される制御信号Ｇ_ＳＬ−１〜Ｇ_{ＳＬ−３２０}は、図３に示されるように、第１フレームであれば、フレーム信号ＦＲがＬレベルとなるので、走査信号の論理レベルとは無関係にＨレベルとなる一方、第２フレームであれば、フレーム信号がＨレベルとなるので、対応する走査信号がＨレベルになったときだけＬレベルとなる。

ここで、第１フレームにおいて、データ線駆動回路１６は、階調データをアナログの電圧信号に変換するに際し、列毎に、図４（ａ）に示されるようなアルゴリズムを用いる。すなわち、データ線駆動回路１６は、第１フレームにおいて、走査信号Ｇ_{ＷＲＴ−ｉ}がＨレベルとなる水平走査期間では、ｉ行ｊ列の画素に対応する階調データＤ（ｉ、ｊ）をそのまま単純に電圧Ｖ_Ｓ（ｉ、ｊ）のアナログ信号に変換し、データ信号Ｘ−ｊとしてｊ列目のデータ線１１２に供給する。このような変換動作を、データ線駆動回路１６は、ｊ列以外についても同時並行的に実行する。
なお、データ線駆動回路１６は、第１フレームにおいて、次の走査信号Ｇ_{ＷＲＴ−（ｉ＋１）}がＨレベルとなる水平走査期間では、同様に、（ｉ＋１）行ｊ列の画素に対応する階調データＤ（ｉ＋１、ｊ）を電圧Ｖ_Ｓ（ｉ＋１、ｊ）のアナログ信号に変換し、データ信号Ｘ−ｊとしてｊ列目のデータ線１１２に供給する。

一方、第２フレームにおいて、データ線駆動回路１６は、階調データをアナログの電圧信号に変換するに際し、列毎に、図４（ｂ）に示されるようなアルゴリズムを用いる。すなわち、データ線駆動回路１６は、第２フレームにおいて、走査信号Ｇ_{ＷＲＴ−ｉ}がＨレベルとなる水平走査期間では、ｉ行ｊ列の画素に対応する階調データＤ（ｉ、ｊ）と、当該階調データＤ（ｉ、ｊ）で指定される階調に応じて変換した補助データＤ_α（ｉ、ｊ）とを加算して、当該加算データをアナログの電圧信号に変換し、データ信号Ｘ−ｊとしてｊ列目のデータ線１１２に供給する。なお、階調データＤ（ｉ、ｊ）を、当該データで指定される階調に応じた補助データＤ_α（ｉ、ｊ）に変換する方法としては、階調毎に補助データを予め記憶したテーブルを用いるほか、演算等によって算出する方法などが考えられる。

このときのデータ信号Ｘ−ｊの電圧は、階調データＤ（ｉ、ｊ）と補助データＤ_αとの加算結果に対応しているので、補助データＤ_α（ｉ、ｊ）をアナログ変換した分をＶ_αとしたとき、Ｖ_Ｓ（ｉ、ｊ）＋Ｖ_α（ｉ、ｊ）と表すことができる。なお、このような変換動作を、ｊ列以外についても同時並行的に実行する点については、第１フレームと同様である。
また、データ線駆動回路１６は、第２フレームにおいて、次の走査信号Ｇ_{ＷＲＴ−（ｉ＋１）}がＨレベルとなる水平走査期間では、同様に、（ｉ＋１）行ｊ列の画素に対応する階調データＤ（ｉ＋１、ｊ）から、電圧Ｖ_Ｓ（ｉ＋１、ｊ）＋Ｖ_α（ｉ＋１、ｊ）の信号を変換し、データ信号Ｘ−ｊとしてｊ列目のデータ線１１２に供給する。

このように第２フレームにおいて加算される電圧Ｖ_α（ｉ，ｊ）の意味内容を明らかにするために、画素回路２００の動作について、ｉ行ｊ列の画素回路で代表させて説明することにする。
なお、画素回路については、第１および第２フレームで動作を分けることができ、さらに、各フレームにおいても走査線１０２の選択期間と非選択期間とに分けることができる。このため、動作については、これらの組み合わせによって４つに分類できる。

まず、フレーム信号ＦＲがＬレベルである第１フレームにおいて、走査信号Ｇ_{ＷＲＴ−ｉ}がＨレベルとなる期間（第１フレームの選択期間）では、図５に示されるように、スイッチングトランジスタ２１３がオンする一方、スイッチ２２４における端子ｃと端子ａとの間が閉成する。
また、データ信号Ｘ−ｊは、上述したように電圧Ｖ_Ｓ（ｉ、ｊ）となる。ここで、電圧Ｖ（ｉ、ｊ）を簡易的にＶ_Ｓと表記すると、ノードＮは、この電圧Ｖ_Ｓとなる。また、このノードＮの電圧Ｖ_Ｓは容量素子２２２によって保持される。
ノードＮの電圧（すなわち、ゲート電圧Ｖ_Ｓ）に応じて駆動トランジスタ２１０のソース・ドレイン間に流れる電流が、電源線１１４→駆動トランジスタ２１０→抵抗素子２２６→ＯＬＥＤ素子２３０という経路で流れる。このときにＯＬＥＤ素子２３０に流れる電流の値をＩ_１とする。

次に、第１フレームにおいて、走査信号Ｇ_{ＷＲＴ−ｉ}がＬレベルとなる期間（第１フレームの非選択期間）では、図６に示されるように、スイッチングトランジスタ２１３がオフするが、スイッチ２２４における端子ｃと端子ａとの間の閉成状態が継続するので、ノードＮは電圧Ｖ_Ｓに保持される。したがって、ＯＬＥＤ素子２３０には、引き続き電流値Ｉ_１で示される電流が流れ続けることになる。

続いて、フレーム信号ＦＲがＨレベルである第２フレームにおいて、走査信号Ｇ_{ＷＲＴ−ｉ}がＨレベルとなる期間（第２フレームの選択期間）では、図７に示されるように、スイッチングトランジスタ２１３がオンする一方、制御信号Ｇ_ＳＬ−ｉがＬレベルとなるので、スイッチ２２４では、端子ｂが選択されて、端子ｃ、ｂとの間が閉成する。
また、データ信号Ｘ−ｊは、上述したように電圧Ｖ_Ｓ（ｉ、ｊ）＋Ｖ_α（ｉ，ｊ）である。ここで、Ｖ_α（ｉ，ｊ）を簡易的にＶ_αと表記すると、ノードＮは電圧（Ｖ_Ｓ＋Ｖ_α）となるので、当該電圧に応じて電流が、電源線１１４→駆動トランジスタ２１０→抵抗素子２２６→ＯＬＥＤ素子２３０という経路で流れる。このときにＯＬＥＤ素子２３０に流れる電流の値をＩ_２とする。

抵抗素子２２６の抵抗値をＲと表記したときに、抵抗素子２２６の電圧降下分はＲ・Ｉ_２となる。ＯＬＥＤ素子２３０における電圧降下を無視できるのであれば、容量素子２２２の他端における電圧は、抵抗素子２２６の電圧降下分に等しいＲ・Ｉ_２である。
したがって、容量素子２２２の両端子間に保持される電圧は、
Ｖ_Ｓ＋Ｖ_α−Ｒ・Ｉ_２
となる。

次に、第２フレームにおいて、走査信号Ｇ_{ＷＲＴ−ｉ}がＬレベルとなる期間（第２フレームの非選択期間）では、図８に示されるように、スイッチングトランジスタ２１３がオフする一方、スイッチ２２４では端子ｃと端子ａとの間の閉成状態が復帰する。このため、ノードＮの電圧は、第２フレームの選択期間における容量素子２２２の両端電圧となるので、
Ｖ_Ｓ＋Ｖ_α−Ｒ・Ｉ_２
となる。

本実施形態では、第１フレームにおいて、走査線１０２が選択されたとき、画素の階調に対応した電圧がノードＮに書き込まれる動作が、選択行に位置する画素回路の各々で実行される。このような動作は走査線１０２が選択される毎に実行されるので、最初の１行目から最終の３２０行目の走査線１０２まで選択されると、３２０行２４０列の画素回路のすべてに対して書込動作が完了することになる。
一方、第２フレームにおいても、走査線１０２が選択されたとき、画素の階調に対応した電圧と補助電圧との加算電圧がノードＮに書き込まれる動作が、選択行に位置する画素回路の各々で実行される。そして、最初の１行目から最終の３２０行目の走査線１０２まで選択されると、３２０行２４０列の画素回路のすべてに対して書込動作が完了することになる。
なお、第１または第２フレームの非選択期間のいずれにおいても、ノードＮの電圧に応じた電流がＯＬＥＤ素子２３０および抵抗素子２２６に流れる動作が継続して実行される。

ところで、本実施形態では、第１フレームにおいて階調データに応じてＯＬＥＤ素子２３０に流れた電流が値Ｉ_１で、第２フレームの非選択期間においても同様にＯＬＥＤ素子２３０に流す必要がある。このためには、第２フレームの非選択期間においてノードＮの電圧がＶ_Ｓであれば良く、その条件はＶ_α＝Ｒ・Ｉ_２である。
この条件を満たすには、加算電圧（Ｖ_Ｓ＋Ｖ_α）がノードＮに印加されて、当該加算電圧をゲート電圧とする駆動トランジスタ２１０によって抵抗素子２２６に電流が値Ｉ_２で流れたときに、電圧Ｖ_αは、当該抵抗素子２２６における電圧降下分Ｒ・Ｉ_２と等しくなるように設定される。
なお、電流値Ｉ_２は、ノードＮの電圧（Ｖ_Ｓ＋Ｖ_α）に応じて定まり、このうち、電圧Ｖ_Ｓは画素の階調に応じて変化するので、電圧Ｖ_αについても階調に応じて変化させる必要がある。この点を考慮して、図４（ｂ）に示したアルゴリズムでは、電圧Ｖ_αの成分である補助データＤ_α（ｉ、ｊ）を、階調データＤ（ｉ、ｊ）で指定される階調に応じた変化させる構成としてある。

このように、第２フレームの選択期間において、スイッチングトランジスタ２１３をオンさせて、ノードＮを介し容量素子２２２の一端に電圧（Ｖ_Ｓ＋Ｖ_α）を印加する一方、スイッチ２２４の端子ｃ、ｂの間を閉成させて、容量素子２２２の他端に、抵抗素子２２６の電圧降下であるＲ・Ｉ_２（＝Ｖ_α）を印加させ、第２フレームの非選択期間において、スイッチングトランジスタ２１３をオフさせるとともに、スイッチ２２４の端子ｃ、ａの間を閉成させて、容量素子の他端を、それまで印加させていた電圧降下分Ｒ・Ｉ_２（から電位Ｇｎｄに）引き下げることによって、ＯＬＥＤ素子２３０に引き続き電流を値Ｉ_１で流すことができる。
ただし、この内容は、駆動トランジスタ２１０の特性にばらつきが存在しない場合である。そこで次に、駆動トランジスタ２１０の特性にばらつきが存在する場合について説明する。

まず、第１フレームの選択期間および非選択期間において、ノードＮが電圧Ｖ_Ｓである場合に、ＯＬＥＤ素子２３０に流れる電流値を（Ｉ_１＋ΔＩ_１）と表すことにする。このΔＩ_１は、駆動トランジスタ２１０の特性ばらつき等によって生じる電流誤差を示し、正または負のいずれも取り得る。
次に、第２フレームの選択期間において、ノードＮが電圧（Ｖ_Ｓ＋Ｖ_α）となってときに、ＯＬＥＤ素子２３０および抵抗素子２２６に流れる電流値を（Ｉ_２＋ΔＩ_２）と表す。
ここで、第１および第２フレームにわたって抵抗素子２２６には、同一の駆動トランジスタ２１０によって制御された電流が流れるので、｜Ｉ_１｜≦｜Ｉ_２｜であって、両者は同一符号となる。
すなわち、駆動トランジスタ２１０は、本実施形態ではｎチャネル型であり、第２フレームの選択期間におけるノードＮの電圧は、第１フレームにおけるノードＮの電圧よりも電圧Ｖ_Ｓだけ高いので、誤差電流値Ｉ_１が正値であれば誤差電流値Ｉ_２も正値であり、誤差電流値Ｉ_１が負値であれば誤差電流値Ｉ_２も負値であり、いずれも誤差電流値Ｉ_２の絶対値は、Ｉ_１絶対値以上となる。

一方、第２フレームの選択期間において、容量素子２２２の他端における電圧は、抵抗素子２２６の電圧降下分のＲ・（Ｉ_２＋ΔＩ_２）である。上述したようにＶ_α＝Ｒ・Ｉ_２となるように設定されているので、容量素子２２２の他端における電圧は、（Ｖ_α＋Ｒ・ΔＩ_２）と言い換えることができる。したがって、第２フレームの選択期間において、容量素子２２２の両端に保持される電圧は、（Ｖ_Ｓ＋Ｖ_α）から（Ｖ_α＋Ｒ・ΔＩ_２）を減じた（Ｖ_Ｓ−Ｒ・ΔＩ_２）となる。
同フレームの非選択期間において、スイッチングトランジスタ２１３がオフし、容量素子２２２の他端がＧｎｄに接地されるので、ノードＮの電圧は、容量素子２２２によって保持された（Ｖ_Ｓ−Ｒ・ΔＩ_２）となる。
駆動トランジスタ２１０のゲートが電圧Ｖ_Ｓであれば、ＯＬＥＤ素子２３０に流れる電流はＩ_１であるので、ゲート電圧の変化（減少）分であるＲ・ΔＩ_２による電流値の変化分をΔＩ_？と表記すると、第２フレームの非選択期間においてＯＬＥＤ素子２３０に流れる電流値は、
Ｉ_１−ΔＩ_？
となる。

ここで、ＯＬＥＤ素子２３０に流れる電流値は、第１フレームの非選択期間では（Ｉ_１＋ΔＩ_１）であり、第２フレームの非選択期間では（Ｉ_１−ΔＩ_？）であるので、ＯＬＥＤ素子２３０に流れる電流実効値Ｉ_ｅｆｆは、第１および第２フレームにわたった２フレームを単位時間として、次式のように表される。

この式（１）において、ΔＩ_１とΔＩ_？の自乗項を近似的にゼロとすると、次式のように簡略化される。

式（２）において、ΔＩ_１とΔＩ_？とはいずれも同極性であるので、電流実効値Ｉ_ｅｆｆがＩ_１に近づくように互いに相殺し合う。
ΔＩ_１とΔＩ_？との大きさは、ＯＬＥＤ素子２３０に流す電流（すなわち、画素階調）や、抵抗素子２２６の抵抗値Ｒ、駆動トランジスタ２１０の特性等に依存するが、式（１）におけるΔＩ_１とΔＩ_？が小さければ、各自乗項を無視できるので、式（２）より概ね等しくすることができる。
なお、電流実効値の計算においては、第１および第２フレームの選択期間を考慮しなければならないが、選択期間長は、非選択期間長に対して充分に短いので、式（１）および式（２）では無視している。

このように本実施形態では、駆動トランジスタ２１０等に特性ばらつきが存在することによって、第１フレームにおいて誤差電流ΔＩ_１が大きくなっても、当該誤差電流ΔＩ_１を打ち消してゼロとするような誤差電流ΔＩ_？が第２フレームにおいて流れるので、結果的に、第１および第２フレームを通してみて、ＯＬＥＤ素子２３０に流れる電流の実効値は、ゲート電圧Ｖ_Ｓに対応した目標電流である値Ｉ_１に近づくことになる。したがって、本実施形態によれば、駆動トランジスタ２１０に特性ばらつき等が存在しても、その影響は、各画素回路にわたって少なくなるのである。

なお、上述した実施形態においては、駆動トランジスタ２１０のソースを抵抗素子２２６の一端に接続するとともに、抵抗素子２２６の他端をＯＬＥＤ素子２３０の陽極に接続したが、図９に示されるように、駆動トランジスタ２１０のソースをＯＬＥＤ素子２３０の陽極に接続するとともに、ＯＬＥＤ素子２３０の陰極を抵抗素子２２６の一端に接続する構成としても良い。
また、ＯＬＥＤ素子２３０を、電源線１１４と駆動トランジスタ２１０のドレインとの間に介挿して、駆動トランジスタ２１０を挟んでＯＬＥＤ素子２３０と抵抗素子２２６とを配置する構成としても良い。

実施形態では、単色の画素について階調表示をする構成になっていたが、例えば図１０に示されるように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応させて画素回路２００Ｒ、２００Ｇ、２００Ｂを配列させるとともに、これらの３画素により１ドットを構成して、カラー表示を行うとしても良い。そして、カラー表示させる場合、ＯＬＥＤ素子２３０Ｒ、２３０Ｇ、２３０Ｂは、それぞれ赤、緑、青にて発光するように発光層が選択される。
このようにカラー表示させる構成において、ＯＬＥＤ素子２３０Ｒ、２３０Ｇ、２３０Ｂの発光効率が互いに異なる場合には、電源電圧Ｖ_ＥＬを色毎に異ならせる必要もある。

上述した実施形態において、第１および第２フレームを切り替える周期は、用途にもよるが、例えば表示装置の場合には、１／３０秒以下の周期が好ましく、１／６０秒以下から１／１２０秒以上の範囲がより好ましい。これにより、両フレームにおける発光輝度の変化に起因したフリッカの発生を有効に抑制できる。
さらに、このような切り替え周期であるならば、第１および第２フレームを交互に実行するのではなく、例えば第１、第１、第２、第２フレームを実行しても良い。
また、上述した実施形態において、第１および第２フレームの切り替えを面単位としたが、画素単位、行単位、列単位、または、複数の画素からなるブロック単位としても良い。すなわち、同一の垂直走査期間において、第１フレームで駆動される画素と、第２フレームで駆動される画素とを混在させても良い。このように混在させると、第１および第２フレームにおいて画素の明るさに相違が発生しても、その相違を目立たなくさせることができる。

なお、実施形態では、駆動トランジスタ２１０をｎチャネル型としたが、ｐチャネル型としても良い。スイッチングトランジスタ２１３のチャネル型についても同様である。また、スイッチングトランジスタ２１３を、ｐチャネル型およびｎチャネル型を相補型に組み合わせたトランスミッションゲートで構成しても良い。
また、ＯＬＥＤ素子２３０は、電流駆動型素子の一例であり、これに代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、ＬＥＤなどの他の発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いても良い。

次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について説明する。まず、上述した電気光学装置１０を、表示部に適用した携帯電話について説明する。図１１は、この携帯電話の構成を示す斜視図である。
この図において、携帯電話１１００は、複数の操作ボタン１１０２のほか、受話口１１０４、送話口１１０６とともに、表示部として、上述した電気光学装置１０を備えるものである。

続いて、上述した電気光学装置１０を、ファインダに用いたデジタルスチルカメラについて説明する。図１２は、このデジタルスチルカメラの背面を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、デジタルスチルカメラ１２００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成・記憶するものである。ここで、デジタルスチルカメラ１２００におけるケース１２０２の背面には、上述した電気光学装置１０の表示面が設けられる。この電気光学装置１０は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。また、ケース１２０２の前面側（図１２においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット１２０４が設けられている。

撮影者が電気光学装置１０によって表示された被写体像を確認して、シャッタボタン１２０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１２０８のメモリに転送・記憶される。また、このデジタルスチルカメラ１２００にあって、ケース１２０２の側面には、外部表示を行うためのビデオ信号出力端子１２１２と、データ通信用の入出力端子１２１４とが設けられている。

なお、電子機器としては、図１１の携帯電話や、図１２のデジタルスチルカメラの他にも、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述した電気光学装置が適用可能なのは言うまでもない。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源（例えばラインヘッド）に適用してもよい。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置の画素回路を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置におけるデータ線駆道回路の動作を示す図である。 同画素回路の動作説明図である。 同画素回路の動作説明図である。 同画素回路の動作説明図である。 同画素回路の動作説明図である。 同画素回路の例を示す図である。 カラー表示する場合の画素回路の配置例を示す図である。 同電気光学装置を用いた携帯電話を示す図である。 同電気光学装置を用いたデジタルスチルカメラを示す図である。

符号の説明

１０…電気光学装置、１２…制御回路、１４…走査線駆動回路、１６…データ線駆動回路、１０２…走査線、１０４…制御線、１１２…データ線、１１４…電源線、２００…画素回路、２１０…駆動トランジスタ、２１３…スイッチングトランジスタ、２２２…容量（容量素子）、２２４…スイッチ、２２６…抵抗素子、２３０…ＯＬＥＤ素子（被駆動素子）、１１００…携帯電話機、１２００…デジタルスチルカメラ

Claims (8)

1. 抵抗素子と、
   ドレインが所定の電源線に接続されるとともに、ソースが前記抵抗素子の一端に接続された駆動トランジスタと、
   一端が前記抵抗素子の他端に接続され、他端が所定の電位線に接続された被駆動素子と、
   前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、
   一端が前記駆動トランジスタのゲートに接続された容量素子と、
   共通端が前記容量素子の他端に接続され、一端が前記電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと、
   を有する画素回路の駆動方法であって、
   前記単極双投スイッチの共通端および一端の間を閉成させ、前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加する第１ステップと、
   前記単極双投スイッチの共通端および一端の間の閉成を維持し、前記スイッチングトランジスタをオフさせる第２ステップと、
   前記単極双投スイッチの共通端および他端の間を閉成させ、前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加する第３ステップと、
   前記単極双投スイッチの共通端および一端の間を閉成させるとともに、前記スイッチングトランジスタをオフさせる第４ステップと
   を有することを特徴とする画素回路の駆動方法。
2. 被駆動素子と、
   ドレインが所定の電源線に接続されるとともに、ソースが前記被駆動素子の一端に接続された駆動トランジスタと、
   一端が前記被駆動素子の他端に接続され、他端が所定の電位線に接続された抵抗素子と、
   前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、
   一端が前記駆動トランジスタのゲートに接続された容量素子と、
   共通端が前記容量素子の他端に接続され、一端が前記電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと、
   を有する画素回路の駆動方法であって、
   前記単極双投スイッチの共通端および一端の間を閉成させ、前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加する第１ステップと、
   前記単極双投スイッチの共通端および一端の間の閉成を維持し、前記スイッチングトランジスタをオフさせる第２ステップと、
   前記単極双投スイッチの共通端および他端の間を閉成させ、前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加する第３ステップと、
   前記単極双投スイッチの共通端および一端の間を閉成させるとともに、前記スイッチングトランジスタをオフさせる第４ステップと
   を有することを特徴とする画素回路の駆動方法。
3. 前記第１および第２ステップを通して前記被駆動素子に電流を流す期間と、
   前記第３および第４ステップを通して前記被駆動素子に電流を流す期間と
   を互いに同一長とし、
   前記第１および第２ステップと、前記第３および第４ステップとを交互に実行する
   ことを特徴とする請求項１または２に記載の画素回路の駆動方法。
4. 抵抗素子と、
   ドレインが所定の電源線に接続されるとともに、ソースが前記抵抗素子の一端に接続された駆動トランジスタと、
   一端が前記抵抗素子の他端に接続され、他端が所定の電位線に接続された被駆動素子と、
   前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、
   一端が前記駆動トランジスタのゲートに接続された容量素子と、
   共通端が前記容量素子の他端に接続され、一端が前記電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと、
   を有し、
   第１フレームの選択期間、前記第１フレームの非選択期間、第２フレームの選択期間、前記第２フレームの非選択期間と続き、
   前記第１フレームの選択期間では、前記単極双投スイッチの共通端および一端の間が閉成し、前記スイッチングトランジスタがオンするとともに、前記被駆動素子に流すべき目標電流に応じた電圧が前記データ線に印加され、
   前記第１フレームの非選択期間では、前記単極双投スイッチの共通端および一端の間の閉成が維持され、前記スイッチングトランジスタがオフし、
   前記第２フレームの選択期間では、前記単極双投スイッチの共通端および他端の間が閉成し、前記スイッチングトランジスタがオンするとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧が、前記データ線に印加され、
   前記第２フレームの非選択期間では、前記単極双投スイッチの共通端および一端の間が閉成するとともに、前記スイッチングトランジスタがオフする
   ことを特徴とする画素回路。
5. 被駆動素子と、
   ドレインが所定の電源線に接続されるとともに、ソースが前記被駆動素子の一端に接続された駆動トランジスタと、
   一端が前記被駆動素子の他端に接続され、他端が所定の電位線に接続された抵抗素子と、
   前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、
   一端が前記駆動トランジスタのゲートに接続された容量素子と、
   共通端が前記容量素子の他端に接続され、一端が前記電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと、
   を有し、
   第１フレームの選択期間、前記第１フレームの非選択期間、第２フレームの選択期間、前記第２フレームの非選択期間と続き、
   前記第１フレームの選択期間では、前記単極双投スイッチの共通端および一端の間が閉成し、前記スイッチングトランジスタがオンするとともに、前記被駆動素子に流すべき目標電流に応じた電圧が前記データ線に印加され、
   前記第１フレームの非選択期間では、前記単極双投スイッチの共通端および一端の間の閉成が維持され、前記スイッチングトランジスタがオフし、
   前記第２フレームの選択期間では、前記単極双投スイッチの共通端および他端の間が閉成し、前記スイッチングトランジスタがオンするとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧が、前記データ線に印加され、
   前記第２フレームの非選択期間では、前記単極双投スイッチの共通端および一端の間が閉成するとともに、前記スイッチングトランジスタがオフする
   ことを特徴とする画素回路。
6. 前記被駆動素子は、流れる電流に応じた輝度で発光する電気光学素子である
   ことを特徴とする請求項４または５に記載の画素回路。
7. 走査線とデータ線とに対応して設けられる画素回路と、
   走査線を駆動する走査線駆動回路と、
   データ線を駆動するデータ線駆動回路と
   を有する電気光学装置であって、
   前記画素回路は、
   抵抗素子と、
   ドレインが所定の電源線に接続されるとともに、ソースが前記抵抗素子の一端に接続された駆動トランジスタと、
   一端が前記抵抗素子の他端に接続され、他端が所定の電位線に接続された被駆動素子と、
   前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、
   一端が前記駆動トランジスタのゲートに接続された容量素子と、
   共通端が前記容量素子の他端に接続され、一端が前記電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと、
   を有し、
   第１フレームの選択期間、前記第１フレームの非選択期間、第２フレームの選択期間、前記第２フレームの非選択期間と続き、
   前記第１フレームの選択期間では、前記単極双投スイッチの共通端および一端の間が閉成し、前記スイッチングトランジスタがオンするとともに、前記被駆動素子に流すべき目標電流に応じた電圧が前記データ線に印加され、
   前記第１フレームの非選択期間では、前記単極双投スイッチの共通端および一端の間の閉成が維持され、前記スイッチングトランジスタがオフし、
   前記第２フレームの選択期間では、前記単極双投スイッチの共通端および他端の間が閉成し、前記スイッチングトランジスタがオンするとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧が、前記データ線に印加され、
   前記第２フレームの非選択期間では、前記単極双投スイッチの共通端および一端の間が閉成するとともに、前記スイッチングトランジスタがオフする
   ことを特徴とする電気光学装置。
8. 請求項７に記載の電気光学装置を有する電子機器。

Images