JP4752177B2 - 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器 - Google Patents

Description

本発明は、有機ＥＬディスプレイなどの表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器に関する。

近年、電気光学装置として有機ＥＬ素子を用いた有機ＥＬディスプレイ（有機エレクトロルミネッセンス表示装置）が、低消費比電力、高視野角、高コントラスト比で他の装置より優れているとして注目されている。この有機ＥＬディスプレイのデータ線駆動回路には、デジタル／アナログ変換回路が用いられている。データ線駆動回路のデジタル／アナログ変換回路は、デジタルデータである画像データ（階調データ）に応じたアナログ電流（電流信号）を、複数のデータ線をそれぞれ介して複数の画素回路に供給するようになっている（例えば、特許文献１）。

また、液晶表示装置として、バックライトの明るさを強弱させて階調表示を行わせることにより、今までＴＦＴ特性ムラが原因で不良となっていた液晶パネルも製品として出荷することができ、歩留まりの向上を図ったものが知られている（例えば、特許文献２参照）。
特開２０００−１２２６０８号公報 特開平５−２７３５２３号公報

ところで、上記従来の有機ＥＬディスプレイのデータ線駆動回路は、複数のデータ線と同じ数の出力端子を備え、各出力端子から電流信号を出力するようになっている。このようなデータ線駆動回路は、例えば１チップの半導体集積回路（以下、ドライバＩＣと呼ぶ）で作られるが、製造上、当然出力電流にばらつきが発生する。そのため、上記従来の有機ＥＬディスプレイでは、ドライバＩＣにおける出力端子間の出力電流ばらつきが許容値より大きい場合には、そのドライバＩＣは通常不良品になるので、ドライバＩＣの歩留まりが低下してしまうという問題があった。

本発明は、上記従来の問題点に着目してなされたもの、その目的は、データ信号の大きさ及び表示時間をデータ信号を生成する駆動回路毎に個別に設定可能にし、歩留まりの向上を図った表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器を提供することにある。

本発明における表示装置の駆動回路は、複数の画素を備えた表示装置の駆動回路において、前記複数の画素の各々へ供給されるデータ信号として電流信号を出力する電流生成回路であり、前記複数の画素の各々の表示輝度に対応するデジタル階調データを前記電流信号の基準値に基づき前記電流信号にそれぞれ変換する複数のデジタル／アナログ変換回路を含む第１の駆動回路と、前記複数の画素の各々の表示時間が設定されるカウンタを含み、前記カウンタのカウント数に基づき前記表示時間を制御する第２の駆動回路と、前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下か否かに応じて予め設定されるデータ基準信号及び時間基準信号を生成し、前記データ基準信号を前記第１の駆動回路へ出力するとともに、前記時間基準信号を前記第２の駆動回路へ出力する制御回路と、を備え、前記第１の駆動回路は、前記制御回路から出力される前記データ基準信号に応じて前記電流信号の前記基準値を設定し、前記第２の駆動回路は、前記制御回路から出力される前記時間基準信号に応じて前記カウンタが計数する前記カウント数を設定し、前記制御回路は、前記データ線駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下である場合には、前記電流信号の電流値を制御するための基準値を第１の基準値にするデータ基準信号と、前記表示時間を制御するための基準値を第２の基準値にする時間基準信号とを出力し、前記データ線駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値よりも大きい場合には、前記電流信号の電流値と前記表示時間との積が一定の値となるように、前記電流信号の電流値の大きさを制御するための基準値を第１の基準値よりも大きくするデータ基準信号と、前記表示時間を制御するための基準値を第２の基準値よりも小さくする時間基準信号とを出力することを要旨とする。

この発明は、データ信号の大きさと表示を行う時間との掛け算によって、各画素の表示
輝度（平均的な輝度）を制御する表示装置の駆動方法に適用される。以下の発明も同様である。なお、ここにいう「データ基準信号が第１の基準値と等しい場合」とは、第１の駆動回路が生成するデータ信号のばらつきが許容値以下で、第１の駆動回路が検査工程で良品と判定された場合に、データ基準信号が第１の基準値と等しい値に設定される場合をいう。また、「データ基準信号が第１の基準値より大きい場合」とは、第１の駆動回路が生成するデータ信号のばらつきが許容値より大きく、第１の駆動回路が検査工程で不良品と判定された場合に、データ基準信号が第１の基準値より大きい値に設定される場合をいう。以下の発明においても同様である。

これによれば、制御回路は、データ基準信号が第１の基準値と等しい場合には、時間基準信号を第２の基準値と等しくする。この場合、第１の駆動回路は、データ信号の大きさは変えないように設定される。例えば、第１の駆動回路は、各画素ごとのデジタル階調データを変換率「１」でアナログ信号であるデータ信号に変換するように設定される。一方、第２の駆動回路は、第２の基準値に対応する基準の大きさの時間制御信号を生成するように設定される。

また、制御回路は、データ基準信号が第１の基準値より大きい場合には、時間基準信号を第２の基準値より小さくする。この場合、第１の駆動回路は、データ基準信号が第１の基準値と等しい場合よりも大きいデータ信号を生成するように設定される。例えば、第１の駆動回路は、各画素ごとのデジタル階調データを「１」より大きい変換率でアナログ信号であるデータ信号に変換するように設定される。一方、第２の駆動回路は、第２の基準値に対応する基準の大きさの時間制御信号より小さい時間制御信号を生成するように設定される。

したがって、データ信号の大きさ及び表示を行う時間（表示時間）を、第１の駆動回路毎に個別に設定することができる。
また、データ基準信号が第１の基準値より大きい場合、つまり、第１の駆動回路が、データ信号のばらつきが許容値より大きいために不良品と判定される場合には、第１の駆動回路が良品の場合よりも大きいデータ信号を生成するようにすることで、データ信号のばらつきによる影響を小さくすることができる。この場合、データ信号を大きくした分だけ表示輝度が全体的に大きくなってしまうので、他の表示装置による表示輝度との釣り合いをとるために、表示輝度が大きくなる分だけ時間基準信号を第２の基準値より小さくして表示を行う時間を短くする。

このため、階調データに応じた輝度での表示を実現できるとともに、データ信号のばらつきが大きい不良品の第１の駆動回路を良品として使用することができる。したがって、データ信号を生成する第１の駆動回路がデータ信号のばらつき大により不良品と判定される場合にも、その不良品を良品として救済することができ、歩留まりを向上することができる。

これによれば、データ基準信号、及び、前記時間基準信号はデータ信号のばらつきの大きさに応じて設定されるので、例えば、そのばらつきの大きさに応じてデータ基準信号を大きくしてデータ信号を大きくするとともに、そのばらつきの大きさに応じて時間基準信号を大きくして時間制御信号を大きくすることができる。したがって、データ信号のばらつきの大きさが異なる場合にも、不良品の第１の駆動回路を良品として救済することができ、歩留まりをさらに向上することができる。

一般に第１の駆動回路の各出力端子から各画素へ供給される電流信号（出力電流）のばらつきは、その回路を構成するトランジスタの利得係数βと閾値電圧Ｖｔｈに起因して発生する。この第１の駆動回路においては、トランジスタの飽和電流を出力電流として利用する構成にする場合があり、その出力電流は下記の式１のように表わされる。

Ｉ＝（１／２）×β×（Ｖｇｓ−Ｖｔｈ）^２・・・・( 式１）
この式１から分かるように、あるβ値を持つトランジスタに関しては、Ｖｇｓが小さいほど、つまりＶｇｓがＶｔｈと近い値になるほど、出力電流ＩがＶｔｈのばらつきの影響を受けやすくなる。Ｖｇｓが小さい状態とはＩが小さい状態であるので、第１の駆動回路の出力電流値が小さいほど、その出力電流ばらつきが大きくなるといえる。本発明は、このような傾向を利用している。

これによれば、第１の駆動回路は、制御回路から出力されるデータ基準信号に応じて複数のデジタル／アナログ変換回路から出力される電流信号の電流値を設定する。これにより、第１の駆動回路の検査工程において、第１の駆動回路から出力される電流信号のばらつき（第１の駆動回路の出力電流ばらつき）を測定し、そのばらつきが許容値より大きい場合には、制御回路が生成するデータ基準信号を第１の基準値より大きくして、そのデータ基準信号に応じて第１の駆動回路の電流信号の電流値を大きめに設定する。このように設定された第１の駆動回路を用いる場合、制御回路は、第２の基準値よりも小さい時間基準信号を生成して第２の駆動回路へ供給することで、各画素が表示を行う時間を短めにする。

このように、第１の駆動回路の検査工程において、その出力電流ばらつきを測定し、そのばらつきが許容値より大きい場合には制御回路が生成するデータ基準信号を第１の基準値より大きめに設定することにより、そのデータ基準信号に応じて第１の駆動回路の電流信号を大きめに設定する。これにより、第１の駆動回路の出力電流ばらつきが小さくなり、そのばらつきが大きくて通常では不良品となる第１の駆動回路を良品として使用可能にして救済することができ、歩留まりを向上することができる。

これによれば、データ信号のばらつきが大きい不良品の第１の駆動回路を良品として使用する場合に、階調データに応じた輝度の表示を得ることができる。

これによれば、制御回路は、データ信号のばらつきの大きさに応じて、電流値と表示時間との積（電流値×表示時間）が一定の値になるように、第１の駆動回路と第２の駆動回路を制御するので、データ信号のばらつきが大きい不良品の第１の駆動回路を良品として使用する場合に、同じ階調データに対して同じ輝度の表示を得ることができる。
また、この表示装置の駆動回路において、前記制御回路は、前記データ信号のばらつきの大きさに応じて、前記電流値と前記表示時間との積が一定の値になるように、前記データ基準信号が第１の基準値より小さい場合には、前記時間基準信号を第２の基準値より大きくすることを要旨とする。
なお、ここにいう「データ基準信号が第１の基準値より小さい場合」とは、例えば第１の駆動回路が生成するデータ信号のばらつきが許容値以下の良品であって、データ基準信号を第１の基準値より小さい値に設定する必要のある場合をいう。
これによれば、制御回路は、データ基準信号が第１の基準値より小さい場合、時間基準信号を第２の基準値より大きくする。この場合、第１の駆動回路は、データ基準信号が第１の基準値と等しい場合よりも小さいデータ信号を生成するように設定される。例えば、第１の駆動回路は、画素ごとのデジタル階調データを「１」より小さい変換率でアナログ信号であるデータ信号に変換するように設定される。一方、第２の駆動回路は、第２の基準値に対応する基準の大きさの時間制御信号より大きい時間制御信号を生成するように設定される。
したがって、第１の駆動回路を、データ基準信号が第１の基準値と等しい場合よりも小さいデータ信号を生成するように設定することも可能になる。これにより、第１の駆動回路毎に個別に設定する際の設定方法が増え、第１の駆動回路の歩留まりがさらに向上する。

本発明における表示装置の駆動方法は、複数の画素を備えた表示装置の駆動方法において、前記複数の画素の各々へ供給されるデータ信号として電流信号を出力する電流生成回路であり、前記複数の画素の各々の表示輝度に対応するデジタル階調データを前記電流信号の基準値に基づき前記電流信号にそれぞれ変換する複数のデジタル／アナログ変換回路を含む第１の駆動回路によって、前記データ信号を生成し、前記複数の画素の各々の表示時間が設定されるカウンタを含み、前記カウンタのカウント数に基づき前記表示時間を制御する第２の駆動回路によって、前記表示時間を制御する時間制御信号を生成し、前記第
１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下か否かに応じて予め設定されるデータ基準信号及び時間基準信号を制御回路により生成して、前記データ基準信号を前記制御回路により前記第１の駆動回路へ出力するとともに、前記時間基準信号を前記制御回路により前記第２の駆動回路へ出力し、前記制御回路から出力される前記データ基準信号に応じて前記電流信号の前記基準値を前記第１の駆動回路で設定し、前記制御回路から出力される前記時間基準信号に応じて前記カウンタが計数する前記カウント数を前記第２の駆動回路で設定し、前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下である場合には、前記電流信号の電流値を制御するための基準値を第１の基準値にするデータ基準信号と、前記表示時間を制御するための基準値を第２の基準値にする時間基準信号とが制御回路から出力され、前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値よりも大きい場合には、前記電流信号の電流値と前記表示時間との積が一定の値となるように、前記電流信号の電流値を制御するための基準値を第１の基準値よりも大きくするデータ基準信号と、前記表示時間を制御するための基準値を第２の基準値よりも小さくする時間基準信号とが制御回路から出力されることを要旨とする。

これによれば、データ信号の大きさ及び表示を行う時間を、第１の駆動回路毎に個別に設定することができる。したがって、データ信号を生成する第１の駆動回路がデータ信号のばらつき大により不良品と判定される場合にも、その不良品を良品として救済することができ、歩留まりを向上することができる。

これによれば、データ基準信号が第１の基準値より小さい場合、制御回路により、時間基準信号を第２の基準値より大きくする。この場合、第１の駆動回路により、データ基準信号が第１の基準値と等しい場合よりも小さいデータ信号が生成される。例えば、第１の駆動回路により、画素ごとのデジタル階調データが「１」より小さい変換率でアナログ信号であるデータ信号に変換される。一方、第２の駆動回路により、第２の基準値に対応する基準の大きさの時間制御信号より大きい時間制御信号が生成される。

したがって、第１の駆動回路により、データ基準信号が第１の基準値と等しい場合よりも小さいデータ信号を生成可能になる。これにより、第１の駆動回路毎に個別に設定する際の設定方法が増え、第１の駆動回路の歩留まりがさらに向上する。

本発明における電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差部に対応する位置に配置され、電気光学素子をそれぞれ有する複数の画素と、を備えた電気光学装置において、前記複数のデータ線を介して前記複数の画素の各々へ供給されるデータ信号として電流信号を出力する電流生成回路であり、前記複数の画素の各々の表示輝度に対応するデジタル階調データを前記電流信号の基準値に基づき前記電流信号にそれぞれ変換する複数のデジタル／アナログ変換回路を含むデータ線駆動回路と、前記複数の画素の各々における前記電気光学素子の発光時間が設定されるカウンタを含み、前記複数の走査線へ供給され、前記電気光学素子の発光時間を制御する時間制御信号を前記カウンタのカウント数に基づき生成する走査線駆動回路と、前記データ線駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下か否かに応じて予め設定されるデータ基準信号及び時間基準信号を生成し、前記データ基準信号を前記データ線駆動回路へ出力するとともに、前記時間基準信号を前記走査線駆動回路へ出力する制御回路と、を備え、前記データ線駆動回路は、前記制御回路から出力される前記データ基準信号に応じて前記電流信号の前記基準値を設定し、前記走査線駆動回路は、前記制御回路から出力される前記時間基準信号に応じて前記カウンタが計数する前記カウント数を設定し、前記制御回路は、前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下である場合には、前記電流信号の電流値を制御する
ための基準値を第１の基準値にするデータ基準信号と、前記発光時間を制御するための基準値を第２の基準値にする時間基準信号とを出力し、前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値よりも大きい場合には、前記電流信号の電流値と前記発光時間との積が一定の値となるように、前記電流信号の電流値を制御するための基準値を第１の基準値よりも大きくするデータ基準信号と、前記発光時間を制御するための基準値を第２の基準値よりも小さくする時間基準信号とを出力することを要旨とする。

これによれば、制御回路は、データ基準信号が第１の基準値と等しい場合には、時間基準信号を第２の基準値と等しくする。この場合、データ線駆動回路は、データ信号の大きさは変えないように設定される。例えば、データ線駆動回路は、画素ごとのデジタル階調データを変換率「１」でアナログ信号であるデータ信号に変換するように設定される。一方、走査線駆動回路は、第２の基準値に対応する基準の大きさの時間制御信号を生成するように設定される。

また、制御回路は、データ基準信号が第１の基準値より大きい場合には、時間基準信号を第２の基準値より小さくする。この場合、データ線駆動回路は、データ基準信号が第１の基準値と等しい場合、つまりデータ線駆動回路が良品の場合よりも大きいデータ信号を生成するように設定される。例えば、データ線駆動回路は、画素ごとのデジタル階調データを「１」より大きい変換率でアナログ信号であるデータ信号に変換するように設定される。一方、走査線駆動回路は、第２の基準値に対応する基準の大きさの時間制御信号より小さい時間制御信号を生成するように設定される。

したがって、データ信号の大きさ及び電気光学素子の発光時間を、データ線駆動回路毎に個別に設定することができる。
また、データ信号のばらつきが大きいためにデータ線駆動回路が不良品と判定される場合には、データ線駆動回路が良品の場合よりも大きいデータ信号を生成するようにすることで、データ信号のばらつきによる影響を小さくすることができる。この場合、データ信号を大きくした分だけ表示輝度が全体的に大きくなってしまうので、他の表示装置による表示輝度との釣り合いをとるために、表示輝度が大きくなる分だけ時間基準信号を第２の基準値より小さくして表示を行う時間を短くする。

このため、階調データに応じた輝度での表示を実現できるとともに、データ信号のばらつきが大きい不良品のデータ線駆動回路を良品として使用することができる。したがって、データ信号を生成するデータ線駆動回路がデータ信号のばらつき大により不良品と判定される場合にも、その不良品を良品として救済することができ、歩留まりを向上することができる。

これによれば、データ基準信号、及び、前記時間基準信号はデータ信号のばらつきの大きさに応じて設定されるので、例えば、そのばらつきの大きさに応じてデータ基準信号を大きくしてデータ信号を大きくするとともに、そのばらつきの大きさに応じて時間基準信号を大きくして時間制御信号を大きくすることができる。したがって、データ信号のばらつきの大きさが異なる場合にも、不良品のデータ線駆動回路を良品として救済することができ、歩留まりをさらに向上することができる。

上記式１から分かるように、あるβ値を持つトランジスタに関しては、Ｖｇｓが小さいほど、つまりＶｇｓがＶｔｈと近い値になるほど、出力電流ＩがＶｔｈのばらつきの影響を受けやすくなる。Ｖｇｓが小さい状態とはＩが小さい状態であるので、データ線駆動回路の出力電流値が小さいほど、その出力電流ばらつきが大きくなるといえる。本発明は、このような傾向を利用している。

これによれば、データ線駆動回路は、制御回路から出力されるデータ基準信号に応じて複数のデジタル／アナログ変換回路から出力される電流信号の電流値を設定する。これにより、データ線駆動回路の検査工程において、データ線駆動回路から出力される電流信号のばらつき（データ線駆動回路の出力電流ばらつき）を測定し、そのばらつきが許容値より大きい場合には、制御回路が生成するデータ基準信号を第１の基準値より大きくして、そのデータ基準信号に応じてデータ線駆動回路の電流信号の電流値を大きめに設定する。このように設定されたデータ線駆動回路を用いる場合、制御回路は、第２の基準値よりも小さい時間基準信号を生成して走査線駆動回路へ供給することで、各画素が表示を行う時間を短めにする。

このように、データ線駆動回路の検査工程において、その出力電流ばらつきを測定し、そのばらつきが許容値より大きい場合には制御回路が生成するデータ基準信号を第１の基準値より大きめに設定することにより、そのデータ基準信号に応じてデータ線駆動回路の電流信号を大きめに設定する。これにより、データ線駆動回路の出力電流ばらつきが小さくなり、そのばらつきが大きくて通常では不良品となるデータ線駆動回路を良品として使用可能にして救済することができ、歩留まりを向上することができる。

これによれば、データ信号のばらつきが大きい不良品のデータ線駆動回路を良品として使用する場合に、階調データに応じた輝度の表示を得ることができる。

これによれば、制御回路は、データ信号のばらつきの大きさに応じて、電流値と表示時間との積（電流値×表示時間）が一定の値になるように、データ線駆動回路と走査線駆動回路を制御するので、データ信号のばらつきが大きい不良品のデータ線駆動回路を良品として使用する場合に、同じ階調データに対して同じ輝度の表示を得ることができる。
また、この電気光学装置において、前記制御回路は、前記データ信号のばらつきの大きさに応じて、前記電流値と前記発光時間との積が一定の値になるように、前記データ基準信号が前記第１の基準値より小さい場合には前記時間基準信号を第２の基準値より大きくすることを要旨とする。
これによれば、制御回路は、データ基準信号が第１の基準値より小さい場合には、時間基準信号を第２の基準値より大きくする。この場合、データ線駆動回路は、データ基準信号が第１の基準値と等しい場合よりも小さいデータ信号を生成するように設定される。例えば、データ線駆動回路は、画素ごとのデジタル階調データを「１」より小さい変換率でアナログ信号であるデータ信号に変換するように設定される。一方、走査線駆動回路は、第２の基準値に対応する基準の大きさの時間制御信号より大きい時間制御信号を生成するように設定される。
したがって、データ線駆動回路を、データ基準信号が第１の基準値と等しい場合よりも小さいデータ信号を生成するように設定することも可能になる。これにより、データ線駆動回路毎に個別に設定する際の設定方法が増え、データ線駆動回路の歩留まりがさらに向上する。

本発明における電子機器は、上記の電気光学装置を実装したことを要旨とする。
これによれば、データ信号の大きさ及び電気光学素子の発光時間を、データ線駆動回路毎に個別に設定することができる。また、データ線駆動回路がデータ信号のばらつき大により不良品と判定される場合にも、その不良品を良品として救済することができ、歩留まりを向上することができる。したがって、低コストで、かつ面内の輝度むらの少ない表示が可能な電子機器を実現できる。

[ 一実施形態]
以下、本発明を具体化した一実施形態を、図１〜図１０に基づいて説明する。
図１は表示装置或いは電気光学装置としての有機ＥＬディスプレイ１０の回路構成を示し、図２は表示パネル部とデータ線駆動回路の内部回路構成を示し、そして、図３は画素回路の内部回路構成を示している。

図１に示すように、有機ＥＬディスプレイ１０は、画像表示を行う表示パネル部１１、第１の駆動回路或いは電流生成回路としてのデータ線駆動回路１２、第２の駆動回路としての走査線駆動回路１３、メモリ回路１４、及び、データ線駆動回路１２及び走査線駆動回路１３を制御する制御回路１５を備えている。

有機ＥＬディスプレイ１０の表示パネル部１１及び各回路１２〜１５は、それぞれが独立した電子部品によって構成されている。例えば、各回路１２〜１５は、１チップの半導体集積回路によってそれぞれ構成されている。

表示パネル部１１には、図１及び図２に示すように、複数の有機ＥＬ素子２１がマトリクス状に配置された画素エリアが備えられている。表示パネル部１１は、列方向に沿ってのびるデータ線Ｘ１〜Ｘｍ（ｍは自然数）と、行方向に沿ってのびる複数の走査線Ｙ１〜Ｙｎ（ｎは自然数）との交差部に対応する位置に配列された複数の画素回路２０を有している。

各画素回路２０は、複数のデータ線Ｘ１〜Ｘｍと複数の走査線Ｙ１〜Ｙｎの交差部に対応する位置に配置され、１つのデータ線と１つの走査線とにそれぞれ接続されることにより、マトリクス状に配列されている。各画素回路２０には電気光学素子としての有機ＥＬ素子２１が設けられている（図３参照）。有機ＥＬ素子２１は、駆動電流Ｉが供給されることによって発光する電流駆動型の発光素子である。なお、本明細書では、画素回路２０を「画素」とも呼ぶ。

データ線駆動回路１２は、図１及び図２に示すように、複数のデータ線Ｘ１〜Ｘｍを介して複数の画素回路（画素）２０の各々へ供給されるデータ信号としての出力電流（電流信号）Ｉｏｕｔ１〜ｍを生成する。データ線駆動回路１２には、複数のデータ線Ｘ１〜Ｘｍにそれぞれ対応して、複数のデジタル／アナログ変換回路３０が設けられている。各デジタル／アナログ変換回路３０は、メモリ回路１４から出力される各画素ごとのデジタル階調データ（画像データ）を電流信号にそれぞれ変換して出力電流Ｉｏｕｔ１〜ｍを生成し、複数のデータ線Ｘ１〜Ｘｍの対応するデータ線にそれぞれ出力する。そして、データ線駆動回路１２は、各データ線Ｘ１〜Ｘｍを介して、複数の走査線Ｙ１〜Ｙｎのうちの選択された走査線に接続された１行分の画素回路群の各画素回路２０に出力電流Ｉｏｕｔ１〜ｍをそれぞれ一斉に供給するようになっている。なお、メモリ回路１４から出力される各画素ごとのデジタル階調データは、各画素での表示輝度の階調度を表わす、８ビットのデジタル階調データである。

走査線駆動回路１３は、図１及び図２に示すように、複数の走査線Ｙ１〜Ｙｎのうちの１本を順次に選択して１行分の画素回路群を選択する。走査線駆動回路１３は、走査クロック信号である垂直同期信号ＶＴと水平同期信号ＨＴとに同期して画素選択制御信号ＧＳ１〜ＧＳｎ（図７参照）を順次に生成して出力することで、複数の走査線Ｙ１〜Ｙｎを順次に選択するようになっている。また、走査線駆動回路１３は、各画素回路２０の有機ＥＬ素子２１の発光時間ｔを制御する時間制御信号としての画素発光制御信号ＧＥ１〜ＧＥｎ（図７参照）を順次に生成して、複数の走査線Ｙ１〜Ｙｎのうちの選択された走査線に供給するようになっている。

制御回路１５は、図１に示すように、データ線駆動回路１２、走査線駆動回路１３を制御し、特に、出力電流Ｉｏｕｔ１〜ｍの大きさを制御する出力電流の基準値設定信号（データ基準信号）をデータ線駆動回路１２に対して出力する。また、制御回路１５は、ＧＳ１〜ＧＳｎ、及び、ＧＥ１〜ＧＥｎの動作波形を制御する走査クロック信号（ＨＴ，ＶＴ）とＧＥ１〜ＧＥｎのＨレベル期間を制御するカウント数設定信号（時間基準信号）を走査線駆動回路１３に対して出力する。なお、ＧＥ１〜ＧＥｎのＨレベル期間は有機ＥＬ素子２１の発光時間ｔに対応する。これら各種信号のうち、出力電流の基準値設定信号及びカウント数設定信号は切替え手段４０によって制御される。

図３は、各画素回路２０の内部構成の一例を示す回路図である。
画素回路２０は、有機ＥＬ素子２１と、第１〜第４のトランジスタ２３〜２６と、保持コンデンサ２７とを有している。保持コンデンサ２７は、データ線Ｘ１〜Ｘｍのうちの対応する１つデータ線（例えば図３で示すデータ線Ｘｍ）を介して供給される出力電流Ｉｏｕｔｍに応じた電荷を保持する。第１〜第３のトランジスタ２３〜２５はｎチャンネル型ＦＥＴであり、第４のトランジスタ２６はｐチャンネル型ＦＥＴである。

第１のトランジスタ２３のソースは、第２〜第４のトランジスタ２４〜２６のドレインとそれぞれ接続されている。第１のトランジスタ２３のドレインは、第４のトランジスタ２６のゲートに接続されている。保持コンデンサ２７は、第４のトランジスタ２６のソースとゲートとの間に接続されている。また、第４のトランジスタ２６のソースは、電源電圧Ｖ_ＯＥＬにも接続されている。

第２のトランジスタ２４のソースは、データ線Ｘｍを介してデータ線駆動回路１２の対応する１つのデジタル／アナログ変換回路３０に接続されている。有機ＥＬ素子２１は、その陽極が第３のトランジスタ２５のソースに接続され、陰極が接地されている。

第１のトランジスタ２３と第２のトランジスタ２４の各ゲートは、走査線Ｙｎを構成する２つの副走査線の一方である第１の副走査線Ｙ１ｎに接続されており、その各ゲートに
は、第１の副走査線Ｙ１ｎを介して走査線駆動回路１３から画素選択制御信号ＧＳｎが入力される。また、第３のトランジスタ２５のゲートは、走査線Ｙｎを構成する２つの副走査線の他方である第２の副走査線Ｙ２ｎに接続されており、そのゲートには、第２の副走査線Ｙ２ｎを介して走査線駆動回路１３から画素発光制御信号ＧＥｎが入力される。なお、図３では、複数の走査線Ｙ１〜Ｙｎのうちの走査線Ｙｎを示してあるが、その他の走査線Ｙ１〜Ｙｎ−１も、走査線Ｙｎと同様に、第１の副走査線Ｙ１１〜Ｙ１ｎ−１と第２の副走査線Ｙ２１〜Ｙ２ｎ−１とでそれぞれ構成されている。

第１のトランジスタ２３と第２のトランジスタ２４は、保持コンデンサ２７に電荷を蓄積する際に使用されるスイッチングトランジスタである。第３のトランジスタ２５は、有機ＥＬ素子２１の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第４のトランジスタ２６は、有機ＥＬ素子２１に流れる駆動電流Ｉを制御するための駆動トランジスタである。その駆動電流Ｉは、保持コンデンサ２７に保持される電荷量（電圧）によって制御される。

図４は、画素回路２０の動作を示すタイミングチャートである。ここでは、第１の副走査線Ｙ１ｎを介して入力される画素選択制御信号ＧＳｎ、第２の副走査線Ｙ２ｎを介して入力される画素発光制御信号ＧＥｎと、データ線Ｘｍを介して入力される出力電流Ｉｏｕｔｍと、有機ＥＬ素子２１に流れる駆動電流Ｉとが示されている。

図４に示す１垂直走査期間は、全ての走査線Ｙ１〜Ｙｎが順に選択されて１画面の表示がなされる１フレーム期間である。プログラム期間は、各画素回路２０の保持コンデンサ２７に出力電流Ｉｏｕｔ１〜ｍ（ここでは、Ｉｏｕｔｍ）に対応した電荷を蓄積する期間である。また、発光期間（発光時間ｔ）は、各画素回路２０の有機ＥＬ素子２１に駆動電流Ｉを流すことで有機ＥＬ素子２１が発光する期間である。

次に、図４に基づいて画素回路２０の動作を説明する。ここでは、説明を簡単にするために、複数の走査線Ｙ１〜Ｙｎのうちの選択された一つの走査線Ｙｎに接続された１行分の画素回路群のうち、データ線Ｘｍに接続された１つの画素回路２０の動作のみを説明する。

図４のｔ１時点からｔ２時点までのプログラム期間では、走査線駆動回路１３が、Ｈレベルの画素選択制御信号ＧＳｎを第１の副走査線Ｙ１ｎへ供給する。また、このプログラム期間では、データ線駆動回路１２のデジタル／アナログ変換回路３０が、メモリ回路１４から出力されるデジタル階調データ（以下、単に「階調データ」という。）に応じた出力電流Ｉｏｕｔｍを生成し、データ線Ｘｍへ供給する。このとき、その出力電流Ｉｏｕｔｍは、図３の矢印で示すように、電源電圧Ｖ_ＯＥＬ側から、データ線Ｘｍに接続された画素回路２０の第４のトランジスタ２６、第２のトランジスタ２４、及びデータ線Ｘｍを通ってデジタル／アナログ変換回路３０側へ流れる。

第１のトランジスタ２３及び第２のトランジスタ２４がオン状態になっているとき、データ線駆動回路１２の複数のデジタル／アナログ変換回路３０のうちの、データ線Ｘｍに接続されたデジタル／アナログ変換回路３０は、階調データに応じた出力電流Ｉｏｕｔｍを流す定電流源として機能する。そして、保持コンデンサ２７には、出力電流Ｉｏｕｔｍに対応した電荷が保持され、プログラム期間は終了する。この結果、第４のトランジスタ２６のソース／ゲート間には、保持コンデンサ２７に記憶された電圧が保持される。

プログラム期間が終了して画素選択制御信号ＧＳｎがＬレベルになると（ｔ２時点）、第１のトランジスタ２３と第２のトランジスタ２４は共にオフ状態になるとともに、データ線駆動回路１２はデータ線Ｘｍに接続された画素回路２０への出力電流Ｉｏｕｔｍの供
給を停止する。

続いて、ｔ２時点からｔ３時点までの発光期間では、走査線駆動回路１３が、画素選択制御信号ＧＳｎをＬレベルに維持して、第１及び第２のトランジスタ２３，２４をオフ状態に保ったまま、Ｈレベルの画素発光制御信号ＧＥｎを第２の副走査線Ｙ２ｎへ供給して、第３のトランジスタ２５をオン状態にする。

このとき、保持コンデンサ２７には、出力電流Ｉｏｕｔｍに対応した電荷が予め保持されているので、第４のトランジスタ２６には出力電流Ｉｏｕｔｍとほぼ同じ駆動電流Ｉが流れ、その駆動電流Ｉは第３のトランジスタ２５を通って有機ＥＬ素子２１に流れる。これにより、データ線Ｘｍに接続された画素回路２０の有機ＥＬ素子２１は、発光期間（発光時間ｔ）の間、出力電流Ｉｏｕｔｍに応じた輝度で発光する。こうして、出力電流Ｉｏｕｔｍとほぼ同じ駆動電流Ｉが発光時間ｔの間、有機ＥＬ素子２１に流れて有機ＥＬ素子２１が発光する。画素回路２０（画素）の平均的な輝度は、駆動電流Ｉと発光時間ｔの積（Ｉ×ｔ）で決定される。図１において、駆動電流Ｉの大きさを制御するのが出力電流の基準値設定信号であり、発光時間ｔを制御するのがカウント数設定信号である。

このように、駆動電流Ｉと発光時間ｔの積（Ｉ×ｔ）で決まる各画素回路２０（各画素）の表示輝度（有機ＥＬ素子２１の発光による平均的な輝度）を、制御回路１５が制御するようになっている。

制御回路１５には、図１に示すように、データ線駆動回路１２が出力する駆動電流Ｉｏｕｔ１〜ｍの大きさを決定する出力電流の基準値設定信号、及び、走査線駆動回路１３が出力する画素発光時間制御信号ＧＥ１〜ｎのタイミングを決定するカウント数設定信号、を制御する切替え手段４０が接続されている。この切替え手段４０は、例えば図８に示すように、第１の位置（ｔｙｐ位置）と、第２の位置（ｌａｒｇｅ位置）との２位置間で切替え可能になっており、その切替えによって駆動電流Ｉｏｕｔ１〜ｍの大きさと発光時間ｔとを制御する機能を有している。

切替え手段４０は、例えば、データ線駆動回路１２の各デジタル／アナログ変換回路３０の出力電流Ｉｏｕｔ１〜ｍのばらつきを検査工程で作業者が測定し、そのばらつきが許容値以下で、データ線駆動回路が１２が良品であると判定されたときに、作業者により第１の位置に設定される。なお、以下の説明で、データ線駆動回路１２の各デジタル／アナログ変換回路３０の出力電流Ｉｏｕｔ１〜ｍのばらつき、すなわちデータ線駆動回路１２における出力端子間の出力電流ばらつきを、「データ線駆動回路１２の出力電流ばらつき」という。

また、切替え手段４０は、データ線駆動回路１２の出力電流ばらつきが許容値より大きく、データ線駆動回路１２が不良品であると判定されたときに、作業者により第２の位置に設定される。

図１に示すように、制御回路１５は、切替え手段４０から入力される第１の切替え信号（ｔｙｐ信号）または第２の切替え信号（ｌａｒｇｅ信号）に基づいて出力電流の基準値設定信号とカウント数設定信号とを生成し、それぞれデータ線駆動回路１２と走査線駆動回路１３へ出力する。なお、切替え手段４０から制御回路１５へ出力される第１及第２の切替え信号は、例えばＨレベルの信号である。

切替え信号の機能について、図８を参照しながら説明する。制御回路１５が第１の切替え信号（ｔｙｐ信号）に対応した出力電流の基準値設定信号をデータ線駆動回路１２へ出力すると、データ線駆動回路１２の各デジタル／アナログ変換回路３０は、出力電流Ｉｏ
ｕｔの基準値、つまり出力電流Ｉｏｕｔ１〜ｍの基準値が第１の基準値（Ｉ１＝１）に設定され、各画素ごとの階調データを変換率「１」でアナログ信号に変換する。これにより、同時に、制御回路１５が第１の切替え信号（ｔｙｐ信号）に対応したカウント数設定信号を走査線駆動回路１３へ出力すると、走査線駆動回路１３はカウント数設定信号の値（カウント数設定値）を第２の基準と「１」と等しくするように内部制御する。

また、制御回路１５が第２の切替え信号（ｌａｒｇｅ信号）をデータ線駆動回路１２へ出力すると、各デジタル／アナログ変換回路３０は、出力電流Ｉｏｕｔの基準値が第１の基準値（Ｉ１＝１）より大きい値（Ｉ２＝２）に設定され、各画素ごとの階調データを変換率「２」でアナログ信号に変換する。このとき、制御回路１５は、走査線駆動回路１３へ出力するカウント数設定信号の値（カウント数設定値）を第２の基準値「１」より小さい値「０．５」にするようになっている。

このようにして、制御回路１５は、出力電流の基準値設定信号及びカウント数設定信号をデータ線駆動回路１２及び走査線駆動回路１３へそれぞれ出力することで、各画素回路２０の有機ＥＬ素子２１に流す駆動電流Ｉと発光時間ｔを制御して、複数の画素の各々の平均的な輝度が一定になるように制御している。

次に、出力電流の基準値設定信号から駆動電流Ｉｏｕｔ１〜ｍを生成する回路構成例として、データ線駆動回路１２に設けられている複数のデジタル／アナログ変換回路３０を図５に基づいて説明する。

各デジタル／アナログ変換回路３０は、図２及び図５に示すように、基準値設定回路部３１と、デジタル／アナログ変換回路部３２とを備えている。
デジタル／アナログ変換回路部３２は、メモリ回路１４から出力される各画素ごとの階調データを、基準値設定回路部３１で設定された変換率でアナログ信号に変換した出力電流Ｉｏｕｔ１〜ｍを生成して出力する。

基準値設定回路部３１は、電源電位と接地電位との間に並列接続された２つの電流ラインＩＬ１，ＩＬ２を備えている。電流ラインＩＬ１にはスイッチＳＷ１と変換用トランジスタＴｒ１が、電流ラインＩＬ２にはスイッチＳＷ２と変換用トランジスタＴｒ２が、それぞれ直列に接続されている。

基準値設定回路部３１は、制御回路１５から出力されるｔｙｐ信号が基準値設定回路部３１の入力端子に入力されると、スイッチＳＷ１のみが閉じ、ｌａｒｇｅ信号がその入力端子に入力されると、スイッチＳＷ２のみが閉じるようになっている。

この基準値設定回路部３１では、スイッチＳＷ１が閉じると、変換用トランジスタＴｒ１がオン状態になって、電流ラインＩＬ１、スイッチＳＷ１及び変換用トランジスタＴｒ１に電流Ｉ１が流れる。スイッチＳＷ２が閉じると、変換用トランジスタＴｒ２がオン状態になって、電流ラインＩＬ２、スイッチＳＷ２及び変換用トランジスタＴｒ２に電流Ｉ２が流れる。

２つの変換用トランジスタＴｒ１，Ｔｒ２の利得係数βの比（相対値Ｋ）は、１：２に設定されている。ここで、利得係数βは、β＝Ｋβ0 ＝（μＣＷ／Ｌ）で定義され、Ｋは相対値、β0 は所定の定数、μはキャリアの移動度、Ｃはゲート容量、Ｗはチャンネル幅、Ｌはチャンネル長である。

トランジスタの電流駆動能力は利得係数βの比（相対値Ｋ）に比例するので、２つの変換用トランジスタＴｒ１，Ｔｒ２の電流駆動能力の比は、１：２である。したがって、電
流ラインＩＬ１，ＩＬ２にそれぞれ流れる電流Ｉ１，Ｉ２の比は、１：２に設定されている。

このように構成された基準値設定回路部３１は、制御回路１５から電流の基準値設定信号として出力されるｔｙｐ信号及びｌａｒｇｅ信号のいずれかに応じて、出力電流Ｉｏｕｔ１〜ｍの基準値として、比が１：２である２種類の電流Ｉ１，Ｉ２を発生可能になっている。

デジタル／アナログ変換回路部３２は、８ビットの階調データをアナログ信号に変換するために、並列接続された８つの電流ラインを備えている。図５では、３つの電流ラインＩＬ１１〜ＩＬ１３のみを示して残り５つの電流ラインの図示を省略してある。

８つの電流ラインにはそれぞれ、１つのスイッチと１つの駆動トランジスタとが直列に接続されている。図５では、３つのスイッチＳＷ１１〜ＳＷ１３のみを示して残り５つのスイッチＳＷ１４〜ＳＷ１８の図示を省略してあるととともに、３つの駆動トランジスタＴｒ１１〜Ｔｒ１３のみを示して残り５つの駆動トランジスタＴｒ１４〜Ｔｒ１８の図示を省略してある。

そして、基準値設定回路部３１の２つの変換用トランジスタＴｒ１，Ｔｒ２の各ゲートと、デジタル／アナログ変換回路部３２の８つの駆動トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，・・・Ｔｒ１８の各ゲートは、共通ゲート線３３に接続されている。これにより、２つの変換用トランジスタＴｒ１，Ｔｒ２と、８つの駆動トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，・・・Ｔｒ１８のそれぞれとはカレントミラー回路を構成していることになる。

８つのスイッチＳＷ１１，ＳＷ１２，ＳＷ１３，・・・ＳＷ１８には、メモリ回路１４から出力される８ビットの階調データの各ビット信号Ｄ０〜Ｄ７がそれぞれ入力される。図５では、３つのビット信号Ｄ０〜Ｄ２のみを示してあり、残り５つのビット信号Ｄ３〜Ｄ７の図示を省略してある。なお、図５の例では、２つの変換用トランジスタＴｒ１，Ｔｒ２と、８つの駆動トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，・・・Ｔｒ１８は、それぞれｎチャンネル型ＦＥＴである。

８つの駆動トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，・・・Ｔｒ１８の利得係数βの比は、１：２：４：・・・：１２８に設定されている。上述したように、トランジスタの電流駆動能力は利得係数βの比（相対値Ｋ）に比例するので、これら８つの駆動トランジスタの電流駆動能力の比は、１：２：４：８：１６：３２：６４：１２８である。つまり、８つの駆動トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，・・・Ｔｒ１８の利得係数の相対値Ｋは、階調データの各ビット信号Ｄ０〜Ｄ７の重みに対応づけられた値にそれぞれ設定されている。

このように構成されたデジタル／アナログ変換回路３０では、制御回路１５から第１の切替え信号（ｔｙｐ信号）が出力される場合、基準値設定回路部３１の電流ラインＩＬ１に電流Ｉ１（Ｉ１＝１）が流れる。

このとき、メモリ回路１４から８ビットの階調データが入力されると、８つのスイッチＳＷ１１〜ＳＷ１８のうち、その階調データに基づいてオン状態となったスイッチの電流ラインには、各駆動トランジスタＴｒ１１〜Ｔｒ１８の駆動能力に応じた電流が流れる。そして、各電流ラインＩＬ１１〜ＩＬ１８に流れる電流の総和は、入力される階調データに比例しており、出力電流Ｉｏｕｔとして出力端子からデータ線Ｘ１〜Ｘｍの対応するデータ線に供給される。

例えば、ビット信号Ｄ０とＤ１が「１」である階調データが入力されると、電流ラインＩＬ１１には電流Ｉ１と同じ値の電流Ｉ１が流れ、電流ラインＩＬ１２にはＩ１×２の値の電流が流れる。両電流ラインＩＬ１１，ＩＬ１２に流れる電流の総和は、各画素ごとの階調データに対応する出力電流と同じ電流値になる。つまり、制御回路１５からｔｙｐ信号が出力される場合には、データ線駆動回路１２は、各画素ごとの階調データに対応する出力電流Ｉｏｕｔ１〜ｍの大きさは変えないように設定される。

こうして、データ線駆動回路１２の各デジタル／アナログ変換回路３０は、制御回路１５からｔｙｐ信号が出力される場合、メモリ回路１４から出力される各画素ごとの階調データを変換率「１」でアナログ信号に変換した出力電流Ｉｏｕｔ１〜ｍを出力するように設定される。

また、制御回路１５から第２の切替え信号（ｌａｒｇｅ信号）が出力される場合、基準値設定回路部３１の電流ラインＩＬ２に電流Ｉ２（Ｉ２＝２）が流れる。このとき、例えば、ビット信号Ｄ０とＤ１が「１」である階調データが入力されると、電流ラインＩＬ１１には電流Ｉ２と同じ値の電流Ｉ２が流れ、電流ラインＩＬ１２にはＩ２×２の値の電流が流れる。したがって、両電流ラインＩＬ１１，ＩＬ１２に流れる電流の総和は、各画素ごとの階調データに対応する出力電流の２倍の電流値になる。

こうして、データ線駆動回路１２の各デジタル／アナログ変換回路３０は、制御回路１５からｌａｒｇｅ信号が出力される場合、メモリ回路１４から出力される各画素ごとの階調データを変換率「２」でアナログ信号に変換した出力電流Ｉｏｕｔ１〜ｍを出力するように設定される。つまり、制御回路１５からｌａｒｇｅ信号が出力される場合には、制御回路１５からｔｙｐ信号が出力される場合における出力電流Ｉｏｕｔ１〜ｍを２倍に大きくするようになる。

図６は、走査線駆動回路１３の内部回路構成を示している。
走査線駆動回路１３は、画素選択制御信号ＧＳ１〜ｎを生成して出力する画素選択制御信号生成部５１と、画素発光制御信号ＧＥ１〜ｎを生成して出力する画素発光制御信号生成部５２と、発光終了制御信号ＲＴを生成して出力するカウンタ５３と、発光制御元信号ＥＴを生成して出力する発光制御元信号生成部５４とを備えている。

画素選択制御信号生成部５１はシフトレジスタ等で構成され、複数の走査線Ｙ１〜Ｙｎを順次に選択するための画素選択制御信号ＧＳ１〜ｎ（図７参照）を、水平同期信号ＨＴに同期して生成し、出力する。

カウンタ５３は、垂直同期信号ＶＴの立ち上がりに同期して計数を開始し、その計数開始時点から、制御回路１５から出力されるカウント数設定信号が表わすカウント数の計数を終了した時点に発光終了制御信号ＲＴ（図７参照）を発光制御元信号生成部５４へ出力する。カウント数設定信号が表わすカウント数が、有機ＥＬ素子２１の発光時間ｔに相当する。

発光制御元信号生成部５４は、垂直同期信号ＶＴとカウンタ５３からの発光終了制御信号ＲＴとに基づいて、垂直同期信号ＶＴの立ち上がり時点から発光終了制御信号ＲＴの入力時点までＨレベルとなる発光制御元信号ＥＴ（図７参照）を生成して画素発光制御信号生成部５２へ出力する。

画素発光制御信号生成部５２はシフトレジスタ等で構成され、発光制御元信号ＥＴの波形を水平同期信号ＨＴに同期してシフトレジスタでずらして画素発光制御信号ＧＥ１〜ｎ
を順次に生成し、出力する。ここで、各画素発光制御信号ＧＥ１〜ｎは、図４及び図７に示すように、各画素選択制御信号ＧＳ１〜ｎの立ち下がり時点に同期して立ち上がるようになっている。

このように、制御回路１５から走査線駆動回路１３へ出力するカウント数設定信号の値（カウント数）により、有機ＥＬ素子２１の発光終了時間を制御する発光終了制御信号ＲＴの立ち上がりタイミングを変えることで、各画素発光制御信号ＧＥ１〜ｎのＨレベルの時間を変えて発光時間ｔを制御するようになっている。

次に、上記構成を有する有機ＥＬディスプレイ１０において、データ線駆動回路１２からデータ線Ｘ１〜Ｘｍに供給される出力電流Ｉｏｕｔ１〜ｍの大きさ（出力電流値）と、各画素回路２０の有機ＥＬ素子２１による発光時間ｔを、データ線駆動回路１２毎に個別に設定する方法について説明する。

＜出力電流Ｉｏｕｔ１〜ｍのばらつきが小さい場合（データ線駆動回路が良品の場合）＞
切替え手段４０を第１の位置（ｔｙｐ位置）に設定した状態で、出来上がったデータ線駆動回路１２の出力電流ばらつきを検査工程で測定する。その出力電流ばらつきが許容値以下でデータ線駆動回路１２が良品であると判定される場合、作業者により切替え手段４０を第１の位置（ｔｙｐ位置）のままとする。

この場合、制御回路１５は、出力電流の基準値を第１の基準値（Ｉ１＝１）に設定するための第１の切替え信号（ｔｙｐ信号）をデータ線駆動回路１２へ出力するとともに、カウント数設定値が第２の基準値「１」に等しいカウント数設定信号を走査線駆動回路１３へ出力する（図８参照）。

これにより、データ線駆動回路１２の各デジタル／アナログ変換回路３０は、メモリ回路１４から出力される各画素ごとの階調データを変換率「１」でアナログ信号に変換した出力電流Ｉｏｕｔ１〜ｍを出力するように設定される。例えば、ある画素の階調データの階調度が「２」である場合、図９に示すように、その画素への出力電流Ｉｏｕｔは「２０」である。

また、走査線駆動回路１３は、第２の基準値「１」に相当する発光時間ｔだけ有機ＥＬ素子２１を発光させるための画素発光制御信号ＧＥ１〜ｎを出力する。例えば、ある画素の階調データの階調度が「２」である場合、図９に示すように、その画素の有機ＥＬ素子２１の発光時間ｔを「１００」にするための画素発光制御信号を出力する。その結果、その画素の輝度（平均な輝度）は、Ｉ×ｔ＝２０００になる。

＜出力電流Ｉｏｕｔ１〜ｍのばらつきが大きい場合（データ線駆動回路が不良品の場合）＞
切替え手段４０を第１の位置（ｔｙｐ位置）に設定した状態で、データ線駆動回路１２の出力電流ばらつきを検査工程で測定し、その出力電流ばらつきが許容値より大きくデータ線駆動回路１２が不良品であると判定される場合、作業者により切替え手段４０を第２の位置（ｌａｒｇｅ位置）に切替える。

この場合、制御回路１５は、出力電流の基準値を第１の基準値（Ｉ１＝１）より大きくするための第２の切替え信号（ｌａｒｇｅ信号）をデータ線駆動回路１２へ出力するとともに、カウント数設定値が第２の基準値「１」より小さい「０．５」のカウント数設定信号を走査線駆動回路１３へ出力する（図８参照）。

これにより、データ線駆動回路１２の各デジタル／アナログ変換回路３０は、メモリ回路１４から出力される各画素ごとの階調データを変換率「２」でアナログ信号に変換した出力電流Ｉｏｕｔ１〜ｍを出力するように設定される。例えば、ある画素の階調データの階調度が「２」である場合、図１０に示すように、その画素への出力電流Ｉｏｕｔは、図９に示す良品のデータ線駆動回路の場合の「２０」を２倍にした「４０」となる。

また、走査線駆動回路１３は、「０．５」のカウント数設定値に相当する発光時間ｔだけ有機ＥＬ素子２１を発光させるための画素発光制御信号ＧＥ１〜ｎを出力する。例えば、ある画素の階調データの階調度が「２」である場合、図１０に示すように、その画素の有機ＥＬ素子２１の発光時間ｔを「５０」にするための画素発光制御信号を出力する。その結果、その画素の輝度（平均的な輝度）は、Ｉ×ｔ＝２０００となり、同じ階調度（例えば階調度が「２」）の階調データに対して、図９に示す良品のデータ線駆動回路の場合と同じ輝度が得られる。

こうして、データ線駆動回路１２の出力電流ばらつきが大きい場合には、その出力電流ばらつきが許容値以下の場合よりも、出力電流Ｉｏｕ１〜ｍを大きめに変更するとともに、各有機ＥＬ素子２１の発光時間ｔを、同じ階調度の階調データに対して同じ輝度が得られるように、短めに変更する。

以上のように構成された一実施形態によれば、以下の作用効果を奏する。
（１）データ線駆動回路１２の出力電流ばらつきが許容値以下で、データ線駆動回路１２が良品の場合には、切替え手段４０が第１の位置に切替えられ、制御回路１５は、第１の切替え信号（ｔｙｐ信号）をデータ線駆動回路１２へ出力する。この場合、データ線駆動回路１２の各デジタル／アナログ変換回路３０は、出力電流Ｉｏｕｔの基準値が第１の基準値（Ｉ１＝１）に設定され、各画素ごとの階調データを変換率「１」でアナログ信号である出力電流Ｉｏｕｔ１〜ｍに変換するように設定される。また、切替え手段４０が第１の位置に切替えられと、制御回路１５は、走査線駆動回路１３へ出力するカウント数設定信号の値（カウント数設定値）を第２の基準値「１」と等しくするので、走査線駆動回路１３は、第２の基準値「１」に対応する画素発光制御信号（基準の大きさの時間制御信号）ＧＥ１〜ｎを生成するように設定される。

また、データ線駆動回路１２の出力電流ばらつきが許容値より大きく、データ線駆動回路１２が不良品の場合には、切替え手段４０が第２の位置に切替えられ、制御回路１５は、第２の切替え信号（ｌａｒｇｅ信号）をデータ線駆動回路１２へ出力する。この場合、データ線駆動回路１２の各デジタル／アナログ変換回路３０は、出力電流Ｉｏｕｔの基準値が第１の基準値（Ｉ１＝１）より大きい値（Ｉ２＝２）に設定され、これにより、走査線駆動回路１３は、その値「２」に対応する長さの発光時間ｔを決める画素発光制御信号（基準の大きさの時間制御信号）ＧＥ１〜ｎを生成するように設定される。

このようにして、出力電流Ｉｏｕｔ１〜ｍの大きさ及び発光時間ｔを、データ線駆動回路１２毎に個別に設定することができる。
（２）一般にデータ線駆動回路１２の各出力端子（複数のデジタル／アナログ変換回路３０の各出力端子）から各画素回路（画素）２０へ供給される出力電流Ｉｏｕｔ１〜ｍのばらつきは、主として各デジタル／アナログ変換回路３０を構成する各トランジスタＴｒ１１〜Ｔｒ１８の利得係数βと閾値電圧Ｖｔｈに起因して発生する。このデータ線駆動回路１２においては、各トランジスタＴｒ１１〜Ｔｒ１８の飽和電流を出力電流として利用する構成にする場合があり、その出力電流は上記式１のように表わされる。

上記式１から分かるように、あるβ値を持つトランジスタに関しては、Ｖｇｓが小さいほど、つまりＶｇｓがＶｔｈと近い値になるほど、出力電流ＩがＶｔｈのばらつきの影響
を受けやすくなる。Ｖｇｓが小さい状態とはＩが小さい状態であるので、データ線駆動回路１２の出力電流Ｉｏｕｔ１〜ｍが小さいほど、その出力電流のばらつきが大きくなるといえる。本実施形態は、このような傾向を利用している。

データ線駆動回路１２の出力電流ばらつきが許容値より大きい場合、その出力電流ばらつきが許容値以下の場合よりも、出力電流Ｉｏｕ１〜ｍを大きめに変更するとともに、各有機ＥＬ素子２１の発光時間ｔを、同じ階調度の階調データに対して同じ輝度の表示が得られるように短めに変更する。つまり、データ線駆動回路１２の出力電流ばらつきが許容値より大きい場合、同じ階調度の階調データに対して、データ線駆動回路１２の出力電流ばらつきが許容値以下の場合（データ線駆動回路１２が良品の場合）と同じ輝度が得られるように、有機ＥＬ素子２１に流れる駆動電流Ｉとその発光時間ｔの双方を調整する。このような調整をデータ線駆動回路１２毎に行うことにより、データ線駆動回路１２の出力電流ばらつきが小さくなり、その出力電流ばらつきが大きくて不良品であると判定されるデータ線駆動回路１２を良品として使用することができる。したがって、出力電流ばらつきが大きい不良品のデータ線駆動回路を良品として救済することができ、歩留まりを向上することができる。

（３）データ線駆動回路１２の出力電流ばらつきが大きい場合には、その出力電流ばらつきが許容値以下の場合よりも、出力電流Ｉｏｕ１〜ｍを大きめに変更するとともに、各有機ＥＬ素子２１の発光時間ｔを、同じ階調度の階調データに対して同じ輝度が得られるように、短めに変更する（図８，図９参照）。これによれば、その出力電流ばらつきが大きい不良品のデータ線駆動回路１２を良品として使用する場合に、各画素ごとの階調データの階調度に応じた輝度の表示を得ることができる。

（４）制御回路１５は、出力電流の基準値設定信号及びカウント数設定信号をデータ線駆動回路１２及び走査線駆動回路１３へそれぞれ出力することにより、各画素回路２０の有機ＥＬ素子２１に流す駆動電流Ｉと発光時間ｔを制御して、複数の画素の各々の平均的な輝度を制御するようになっている。したがって、上述したようなデータ線駆動回路１２ごとの設定を、簡単な回路構成で実現できる。

（５）制御回路１５から走査線駆動回路１３へ出力するカウント数設定信号の値（カウント数）により、有機ＥＬ素子２１の発光終了時間を制御する発光終了制御信号ＲＴの立ち上がりタイミングを変えることで、各画素発光制御信号ＧＥ１〜ｎのＨレベルの時間を変えて発光時間ｔを制御することができる。したがって、発光時間ｔの制御を、簡単な回路構成で実現できる。

[ 電子機器]
次に、上記一実施形態で説明した。有機ＥＬディスプレイ１０の表示パネル部１１を用いた電子機器について説明する。有機ＥＬディスプレイ１０の表示パネル部１１は、図１１に示すようなモバイル型のパーソナルコンピュータに適用できる。図１１に示すパーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、表示パネル部１１を用いた表示ユニット７３とを備えている。

このパーソナルコンピュータ７０によれば、出力電流Ｉｏｕｔ１〜ｍの大きさ及び有機ＥＬ素子２１の発光時間ｔを、データ線駆動回路１２、及び、走査線駆動回路１３毎に個別に設定することができる。また、データ線駆動回路１２が出力電流ばらつき大により不良品と判定される場合にも、その不良品を良品として救済することができ、歩留まりを向上することができる。したがって、低コストで、かつ面内の輝度むらの少ない表示が可能なパーソナルコンピュータを実現できる。

[ 変形例]
なお、この発明は以下のように変更して具体化することもできる。
・上記一実施形態において、図１に示す表示パネル部１１及び各回路１２〜１５の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１２と走査線駆動回路１３とが一体的に形成されていてもよい。

・上記一実施形態では、データ線駆動回路１２の出力電流ばらつきが所定値より大きい場合には、出力電流Ｉｏｕｔ１〜ｍの大きさを、その出力電流ばらつきが所定値以下の場合の２倍にしているが、本発明は、このような構成に限定されない。制御回路１５からデータ線駆動回路１２へ出力される出力電流の基準値設定信号が、データ線駆動回路１２の出力電流ばらつきの大きさに応じて設定されるように構成してもよい。例えば、出力電流ばらつきが所定値より大きい場合に、そのばらつきの大きさに応じて出力電流の基準値設定信号を数段階に変更できるようにしてもよい。このような構成により、出力電流のばらつきの大きさが異なる場合にも、不良品のデータ線駆動回路１２を良品として救済することができ、歩留まりをさらに向上することができる。

・上記一実施形態では、データ線駆動回路１２の出力電流ばらつきが所定値より大きい場合には、出力電流Ｉｏｕｔ１〜ｍの大きさを、その出力電流ばらつきが所定値以下の場合の２倍にしているが、出力電流Ｉｏｕｔ１〜ｍの大きさの変更は２倍に限らず、任意の大きさに変更可能である。

・上記一実施形態では、本発明を有機ＥＬディスプレイに適用した例を説明したが、本発明は、有機ＥＬ素子以外の電気光学素子を用いた電気光学装置にも適用可能である。即ち、本発明は、データ信号の大きさと表示を行う時間との掛け算によって、各画素の表示輝度（平均的な輝度）を制御する表示装置に広く適用される。

・上記一実施形態では、各デジタル／アナログ変換回路３０の一例を図５に基づいて説明したが、本発明で用いるデジタル／アナログ変換回路３０は、図５で示す回路構成のものに限定されない。

・上記一実施形態では、走査線Ｙ１〜Ｙｎが線順次走査により選択された１本の走査線に接続された各画素回路に、データ線Ｘ１〜Ｘｍをそれぞれ介して出力電流Ｉｏｕｔ１〜ｍを一斉に供給するようにしているが、本発明はこれに限定されない。選択された１本の走査線に接続された各画素回路に、データ線Ｘ１〜Ｘｍをそれぞれ介して出力電流Ｉｏｕｔ１〜ｍを順に供給するようにしてもよい。

・上記一実施形態において、複数の画素の各々を、Ｒ，Ｇ，Ｂの３つの画素でそれぞれ構成したカラー表示が可能な有機ＥＬディスプレイにも本発明は適用可能である。
・上記一実施形態では、図３に示す画素回路を用いた有機ＥＬディスプレイを一例とし
て説明したが、本発明は他の構成の画素回路を用いた有機ＥＬディスプレイにも適用可能である。

・上記一実施形態の有機ＥＬディスプレイは、図１１に示すパーソナルコンピュータ７０以外の電子機器、例えば携帯電話、ＰＤＡ等の携帯機器に広く適用できる。

一実施形態に係る有機ＥＬディスプレイの回路構成を示すブロック図。 表示パネル部とデータ線駆動回路の内部回路構成を示すブロック図。 画素回路の内部回路構成の一例を示す回路図。 画素回路の動作を示すタイミングチャート。 デジタル／アナログ変換回路の内部回路構成を示す回路図。 走査線駆動回路の内部回路構成を示すブロック図。 走査線駆動回路の動作を示すタイミングチャート。 ３つの切替え信号、出力電流の基準値、及び発光時間の設定例を示す説明図。 良品の場合における階調度、出力電流、発光時間、および輝度の設定例を示す説明図。 不良品の場合における階調度、出力電流、発光時間、および輝度の設定例を示す説明図。 一実施形態の有機ＥＬディスプレイを用いた電子機器を示す斜視図。

符号の説明

ｔ…発光時間、Ｘ１〜Ｘｍ…データ線、Ｙ１〜Ｙｎ…走査線、１２…データ線駆動回路、１３…走査線駆動回路、１５…制御回路、３０…デジタル／アナログ変換回路。

Claims (4)

1. 複数の画素を備えた表示装置の駆動回路において、
   前記複数の画素の各々へ供給されるデータ信号として電流信号を出力する電流生成回路であり、前記複数の画素の各々の表示輝度に対応するデジタル階調データを前記電流信号の基準値に基づき前記電流信号にそれぞれ変換する複数のデジタル／アナログ変換回路を含む第１の駆動回路と、
   前記複数の画素の各々の表示時間が設定されるカウンタを含み、前記カウンタのカウント数に基づき前記表示時間を制御する第２の駆動回路と、
   前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下か否かに応じて予め設定されるデータ基準信号及び時間基準信号を生成し、前記データ基準信号を前記第１の駆動回路へ出力するとともに、前記時間基準信号を前記第２の駆動回路へ出力する制御回路と、を備え、
   前記第１の駆動回路は、
   前記制御回路から出力される前記データ基準信号に応じて前記電流信号の前記基準値を設定し、
   前記第２の駆動回路は、
   前記制御回路から出力される前記時間基準信号に応じて前記カウンタが計数する前記カウント数を設定し、
   前記制御回路は、
   前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下である場合には、前記電流信号の電流値を制御するための基準値を第１の基準値にするデータ基準信号と、前記表示時間を制御するための基準値を第２の基準値にする時間基準信号とを出力し、
   前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値よりも大きい場合には、前記電流信号の電流値と前記表示時間との積が一定の値となるように、前記電流信号の電流値の大きさを制御するための基準値を第１の基準値よりも大きくするデータ基準信号と、前記表示時間を制御するための基準値を第２の基準値よりも小さくする時間基準信号とを出力する
   ことを特徴とする表示装置の駆動回路。
2. 複数の画素を備えた表示装置の駆動方法において、
   前記複数の画素の各々へ供給されるデータ信号として電流信号を出力する電流生成回路であり、前記複数の画素の各々の表示輝度に対応するデジタル階調データを前記電流信号の基準値に基づき前記電流信号にそれぞれ変換する複数のデジタル／アナログ変換回路を含む第１の駆動回路によって、前記データ信号を生成し、
   前記複数の画素の各々の表示時間が設定されるカウンタを含み、前記カウンタのカウント数に基づき前記表示時間を制御する第２の駆動回路によって、前記表示時間を制御する時間制御信号を生成し、
   前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下か否かに応じて予め設定されるデータ基準信号及び時間基準信号を制御回路により生成して、前記データ基準信号を前記制御回路により前記第１の駆動回路へ出力するとともに、前記時間基準信号を前記制御回路により前記第２の駆動回路へ出力し、
   前記制御回路から出力される前記データ基準信号に応じて前記電流信号の前記基準値を前記第１の駆動回路で設定し、
   前記制御回路から出力される前記時間基準信号に応じて前記カウンタが計数する前記カウント数を前記第２の駆動回路で設定し、
   前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下である場合には、前記電流信号の電流値を制御するための基準値を第１の基準値にするデータ基準信号と、前記表示時間を制御するための基準値を第２の基準値にする時間基準信号とが制御回路から出力され、
   前記第１の駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値よりも大きい場合には、前記電流信号の電流値と前記表示時間との積が一定の値となるように、前記電流信号の電流値を制御するための基準値を第１の基準値よりも大きくするデータ基準信号と、前記表示時間を制御するための基準値を第２の基準値よりも小さくする時間基準信号とが制御回路から出力される
   ことを特徴とする表示装置の駆動方法。
3. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差部に対応する位置に配置され、電気光学素子をそれぞれ有する複数の画素と、を備えた電気光学装置において、
   前記複数のデータ線を介して前記複数の画素の各々へ供給されるデータ信号として電流信号を出力する電流生成回路であり、前記複数の画素の各々の表示輝度に対応するデジタル階調データを前記電流信号の基準値に基づき前記電流信号にそれぞれ変換する複数のデジタル／アナログ変換回路を含むデータ線駆動回路と、
   前記複数の画素の各々における前記電気光学素子の発光時間が設定されるカウンタを含み、前記複数の走査線へ供給され、前記電気光学素子の発光時間を制御する時間制御信号を前記カウンタのカウント数に基づき生成する走査線駆動回路と、
   前記データ線駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下か否かに応じて予め設定されるデータ基準信号及び時間基準信号を生成し、前記データ基準信号を前記データ線駆動回路へ出力するとともに、前記時間基準信号を前記走査線駆動回路へ出力する制御回路と、を備え、
   前記データ線駆動回路は、
   前記制御回路から出力される前記データ基準信号に応じて前記電流信号の前記基準値を設定し、
   前記走査線駆動回路は、
   前記制御回路から出力される前記時間基準信号に応じて前記カウンタが計数する前記カウント数を設定し、
   前記制御回路は、
   前記データ線駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値以下である場合には、前記電流信号の電流値を制御するための基準値を第１の基準
   値にするデータ基準信号と、前記発光時間を制御するための基準値を第２の基準値にする時間基準信号とを出力し、
   前記データ線駆動回路における各デジタル／アナログ変換回路の出力電流のばらつきが許容値よりも大きい場合には、前記電流信号の電流値と前記発光時間との積が一定の値となるように、前記電流信号の電流値を制御するための基準値を第１の基準値よりも大きくするデータ基準信号と、前記発光時間を制御するための基準値を第２の基準値よりも小さくする時間基準信号とを出力する
   ことを特徴とする電気光学装置。
4. 請求項３記載の電気光学装置を実装したことを特徴とする電子機器。

Images