JP5057113B2 - 半導体装置および電子部品並びにそれらの製造方法 - Google Patents

半導体装置および電子部品並びにそれらの製造方法 Download PDF

Info

Publication number
JP5057113B2
JP5057113B2 JP2009262166A JP2009262166A JP5057113B2 JP 5057113 B2 JP5057113 B2 JP 5057113B2 JP 2009262166 A JP2009262166 A JP 2009262166A JP 2009262166 A JP2009262166 A JP 2009262166A JP 5057113 B2 JP5057113 B2 JP 5057113B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
semiconductor device
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009262166A
Other languages
English (en)
Other versions
JP2011108837A (ja
Inventor
康男 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009262166A priority Critical patent/JP5057113B2/ja
Priority to US12/873,570 priority patent/US8212356B2/en
Publication of JP2011108837A publication Critical patent/JP2011108837A/ja
Application granted granted Critical
Publication of JP5057113B2 publication Critical patent/JP5057113B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置および電子部品並びにそれらの製造方法に関する。
例えば、液晶表示装置等の電子部品のガラスまたはプラスチック等からなる配線基板に実装される駆動用の半導体装置として、樹脂突起と、その上に形成された複数の配線から構成された外部端子を有する半導体装置が知られている（特許文献１）。このような半導体装置を用いることで、外部端子を配線基板に押し当てて電気的に接続する際、外部端子の樹脂突起の弾性力によって物理的ダメージを回避しながら導通性を確保することができる。
ところで、このような半導体装置の外部端子の配線構造は、互いに異なる金属からなる下地配線と、表層配線の２層構造であること知られている（特許文献１）。
このような配線構造の材料としては、例えば、樹脂突起に直接接する下地配線層には、樹脂材料との密着性の良好な金属材料などを用い、表層配線層には、導電性が良好で耐腐食性や耐酸化性を有する安定的な金属材料を用いることができる。
しかしながら、配線構造内に異なる金属材料を用いることによって、下地配線層と表層配線層との界面領域での金属元素の相互拡散が発生する可能性がある。また、樹脂突起に含まれる水分や酸素などが要因となって、樹脂材料と接触している下地配線層の信頼性を低下させる可能性が指摘される。
特開２００５−１０１５２７号公報
本発明の様態の１つは、信頼性の高い半導体装置を提供することにある。
本発明の様態の１つは、上記の半導体装置が実装された、信頼性の高い電子部品を提供することにある。
本発明の様態の１つは、信頼性の高い半導体装置の製造方法を提供することにある。
本発明の様態の１つは、信頼性の高い電子部品の製造方法を提供することにある。
（１）本発明の様態の１つである半導体装置は、
第１の面と、前記第１の面の反対側の第２の面とを有する半導体基板と、
前記半導体基板の前記第１の面の上に設けられた電極と、
前記半導体基板の前記第１の面の上に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜と、
前記絶縁膜の上に設けられた樹脂突起と、
前記電極と電気的に接続され、一部が前記樹脂突起の上に設けられた配線層と、
を有し、
前記配線層は、前記電極および前記樹脂突起の上に形成された第１の導電層と、前記第１の導電層の上に形成された第２の導電層と、を有し、
前記第１の導電層は、前記半導体基板側の第１の面と、前記第２の導電層側の第２の面と、を有し、
前記第１の導電層の前記第２の面に、前記第１の導電層の第１の酸化膜または第１の窒化膜が形成され、前記第１の導電層の前記第１の面の前記樹脂突起と接触する領域に、下地層が形成される。
なお、本発明に係る記載では、「〜の上」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上」に他の特定のもの（以下「Ｂ」という）を形成する」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「〜の上」という文言を用いている。同様に、「〜の下」という文言は、Ａ下に直接Ｂを形成するような場合と、Ａ下に他のものを介してＢを形成するような場合とが含まれるものとする。
本発明によれば、第１の導電層と第２の導電層の界面において、第１の導電層の酸化膜または窒化膜からなる中間層が形成される。中間層は、拡散防止層として作用し、第１の導電層と第２の導電層の界面における構成元素の相互拡散を防止することができる。したがって、半導体装置の配線の信頼性を向上することができる。
（２）本発明の様態の１つにおいて、
前記下地層は、前記第１の導電層の第２の酸化膜または第２の窒化膜により形成されてもよい。
これによれば、第１の導電層の樹脂突起との接触面において、第１の導電層の酸化膜または窒化膜からなる下地層が形成される。下地層は、第１の導電層を、樹脂突起からの水分による金属腐食や、樹脂突起の酸素、窒素による化学的作用から防ぐことができる。したがって、半導体装置の配線の信頼性を向上することができる。
（３）本発明の様態の１つにおいて、
前記下地層は、前記第１の導電層を形成する前に、前記第１の導電層と同じ材料からなる導電層を形成し、前記導電層を酸素雰囲気または窒素雰囲気において熱処理することにより形成されてもよい。
（４）本発明の様態の１つにおいて、
前記下地層は、酸素雰囲気または窒素雰囲気において前記第１の導電層を熱処理することにより形成されてもよい。
（５）本発明の様態の１つにおいて、
前記下地層は、前記第１の導電層の前記第１の面の全面に形成されてもよい。
（６）本発明の様態の１つにおいて、
前記第１の導電層は、チタン、ニッケル、クロム、タングステンのいずれか１つを含み、
前記第２の導電層は、金、白金、銅のいずれか１つを含んでいてもよい。
（７）本発明の様態の１つである電子部品は、上記いずれかの半導体装置が電気的に接続される。
本発明によれば、信頼性の高い半導体装置が電気的に接続された電子部品を提供することができる。したがって、信頼性の高い電子部品を提供することができる。
（８）本発明の様態の１つである半導体装置の製造方法は、
第１の面と、前記第１の面の反対側の第２の面とを有する半導体基板と、前記半導体基板の前記第１の面に設けられた電極と、前記半導体基板の前記第１の面に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜と、を有する構造体を用意する工程と、
前記絶縁膜の上に樹脂突起を形成する工程と、
前記電極と電気的に接続され、一部が前記樹脂突起の上に設けられた配線層を形成する工程と、
を有し、
前記配線層を形成する工程は、
前記電極および前記樹脂突起の上に、前記半導体基板側の第１の面と、前記第１の面と反対側の第２の面と、を有する第１の導電層を形成する工程と、
前記第１の導電層の前記第２の面に、前記第１の導電層の第１の酸化膜または第１の窒化膜を形成する工程と、
前記第１の導電層の前記第１の酸化膜または前記第１の窒化膜の上に第２の導電層を形成する工程と、
前記第１の導電層の前記第１の面に、第２の酸化膜または第２の窒化膜を形成する工程と、
を有し、
前記第２の酸化膜または前記第２の窒化膜を形成する工程は、前記第１の導電層を形成する前に、前記第１の導電層と同じ材料からなる導電層を形成し、前記導電層を酸素雰囲気または窒素雰囲気において熱処理する工程を有する。
本発明によれば、信頼性の高い半導体装置の製造方法を提供することができる。
また、本発明によれば、第１の導電層と第２の導電層の材料のみでもって、第１の導電層と第２の導電層との界面において拡散防止効果等のバリア効果を有する膜を形成することができる。したがって、生産性の高い半導体装置の製造方法を提供することができる。
（９）本発明の様態の１つである半導体装置の製造方法は、
第１の面と、前記第１の面の反対側の第２の面とを有する半導体基板と、前記半導体基板の前記第１の面に設けられた電極と、前記半導体基板の前記第１の面に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜と、を有する構造体を用意する工程と、
前記絶縁膜の上に樹脂突起を形成する工程と、
前記電極と電気的に接続され、一部が前記樹脂突起の上に設けられた配線層を形成する工程と、
を有し、
前記配線層を形成する工程は、
前記電極および前記樹脂突起の上に、前記半導体基板側の第１の面と、前記第１の面と反対側の第２の面と、を有する第１の導電層を形成する工程と、
前記第１の導電層の前記第２の面に、前記第１の導電層の第１の酸化膜または第１の窒化膜を形成する工程と、
前記第１の導電層の前記第１の酸化膜または前記第１の窒化膜の上に第２の導電層を形成する工程と、
前記第１の導電層の前記第１の面の前記樹脂突起と接触する領域に、前記第１の導電層の第３の酸化膜または第３の窒化膜を形成する工程と、
を、有し、
前記第３の酸化膜または前記第３の窒化膜は、酸素雰囲気または窒素雰囲気において前記第１の導電層を熱処理することにより形成される。
（１０）本発明の様態の１つである電子部品の製造方法は、
上記いずれかに記載の半導体装置の製造方法によって製造された半導体装置を準備する工程と、
前記半導体装置を配線基板に電気的に接続する工程と、を有する。
本発明によれば、信頼性の高い半導体装置を有する電子部品の製造方法を提供することができる。
本実施形態に係る半導体装置の要部を模式的に示す平面図および断面図。 第１の実施の形態及び第２の実施の形態に係る半導体装置の要部の変形例を模式的に示す平面図。 本実施形態に係る半導体装置の製造方法を模式的に示す断面図。 本実施形態に係る半導体装置の製造方法を模式的に示す断面図。 第１の実施の形態に係る半導体装置の製造方法を模式的に示す断面図。 第２の実施の形態に係る半導体装置の製造方法を模式的に示す断面図。 本実施形態に係る電子部品の一例を模式的に示す斜視図。
以下に、本発明を適用した実施形態の一例について図面を参照して説明する。ただし、本発明は以下の実施形態のみに限定されるものではない。本発明は、以下の実施形態およびその変形例を自由に組み合わせたものを含むものとする。
１． 半導体装置
以下、図面を参照して、第１の実施の形態及び第２の実施の形態に係る半導体装置について説明する。
図１（Ａ）は、本実施の形態に係る半導体装置１００を模式的に示す平面図である。図１（Ｂ）は、図１（Ａ）に示す半導体装置１００のＩＢ−ＩＢ線の要部を模式的に示す断面図である。半導体装置１００の下地層については、第１の実施の形態及び第２の実施の形態の説明において後述する。
半導体基板１０は、図１（Ａ）に示すように、チップ状をなしていてもよい。すなわち、半導体基板１０は半導体チップであってもよい。あるいは、半導体基板１０は、複数の半導体基板１０からなるウエハ状をなしていてもよい（図示せず）。例えば、導体基板１０は、シリコン基板であってもよい。図示はされないが、半導体基板１０には、集積回路が形成される。集積回路の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板１０がチップ状をなす場合、図１（Ｂ）に示すように、半導体基板１０は、第１の面１１と、第１の面１１の反対側の面である第２の面１２と、を有する。図１（Ａ）および図１（Ｂ）に示すように、第１の面１１は、複数の外部端子６０が形成される面である。
第１の面１１の上において外部端子６０が形成される領域は特に限定されず、図１（Ａ）に示すように、例えば、第１の面１１が長方形をなす場合、第１の面１１の長辺に沿って複数設けられていてもよい。また、図示はしないが、第１の面１１の短辺（長辺よりも短い辺）に沿って複数設けられていてもよい。また、図示はしないが、外部端子６０は、集積回路が形成される領域上に設けられてもよいし、集積回路が形成される領域以外に形成されていてもよい。
図１（Ａ）および図１（Ｂ）に示すように、半導体装置１００は、第１の面１１上に電極１４を有する。電極１４は、半導体基板１０の内部に形成された集積回路と内部配線（図示せず）によって電気的に接続されていてもよい。電極１４は、半導体基板１０の内部配線の一部であってもよい。
電極１４が形成される領域は、第１の面１１の上である限り、特に限定されない。電極１４は、集積回路が形成される領域の上方に形成されてもよい。または、電極１４は、集積回路が形成される領域以外に形成されていてもよい。電極１４は、図１（Ａ）に示すように、複数形成されてもよい。また、電極１４は、第１の面１１の長辺に沿って配置されていてもよい。
電極１４の材質は、導電性を有する限り、特に限定されない。例えば、電極１４は、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属で形成されていてもよい。電極１４は、単層の導電層であってもよいし、アルミニウム等の金属拡散を防止するバリア層を含む、複数の導電層の積層体であってもよい。
図１（Ｂ）に示すように、半導体装置１００は、絶縁膜１６を有する。絶縁膜１６はパッシベーション膜であってもよい。絶縁膜１６は、第１の面１１上で、電極１４の少なくとも一部を露出させるように形成されていてもよい。つまりは、絶縁膜１６は、電極１４の少なくとも一部とオーバーラップする開口部１６ａを有していてもよい。絶縁膜１６は、電気的絶縁性を有する膜であれば、特に限定されない。例えば、絶縁膜１６は、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、絶縁膜１６は、ポリイミド樹脂等の有機絶縁膜であってもよい。
以下において本実施形態にかかる外部端子６０について説明する。
図１（Ｂ）に示すように、半導体装置１００は、絶縁膜１６の上に形成された樹脂突起１８を有する。樹脂突起１８が形成される位置は特に限定されるものではなく、図１（Ａ）に示すように、樹脂突起１８は、電極１４に隣接して形成される。
樹脂突起１８の形状は、特に限定されるものではない。図１（Ａ）に示すように、樹脂突起１８は、特定の方向に延びるように形成されていてもよい。また、図１（Ａ）に示すように、樹脂突起１８は、例えば、第１の面１１の長辺に沿って延びるように形成されていてもよい。
ここで、図１（Ａ）に示すように、樹脂突起１８が延びる方向を第１の方向１１０とし、第１の方向１１０と直交する方向を第２の方向１２０とする。
図１（Ｂ）に示すように、樹脂突起１８の表面は、曲面になっていてもよい。樹脂突起１８は、第２の方向１２０において、図１（Ｂ）に示すように、略半円の断面形状を有していてもよい。また、図示はしないが、樹脂突起１８の後述される配線層２０が形成されない部分において、凹部が形成されていてもよい。凹部の深さは、特に限定されない。これによれば、外部端子の配線間の距離が大きくなり、マイグレーションを防止することができる。また、接着剤を介して、半導体装置を配線基板へ押し当てて実装する際、凹部から不要な接着剤が排出されるため、接着剤の排出性が向上する。
樹脂突起１８の材料は特に限定されず、既に公知となっているいずれかの樹脂材料を適用することができる。例えば、樹脂突起１８は、公知の感光性樹脂材料から形成されていてもよい。具体的には、樹脂突起１８は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、フェノール樹脂等の樹脂で形成されていてもよい。
図１（Ａ）および図１（Ｂ）に示すように、半導体装置１００は、電極１４と電気的に接続され、一部が樹脂突起１８の上に設けられた配線層２０を有する。つまりは、図１（Ａ）および図１（Ｂ）に示すように、配線層２０は、絶縁膜１６の開口部１６ａ内の電極１４に電気的に接続し、開口部１６ａから絶縁膜１６の上を介して樹脂突起１８の上に至るように設けられる。図１（Ｂ）に示すように、配線層２０は、樹脂突起１８の最も厚みのある部分を覆うように形成される。
図１（Ｂ）に示すように、配線層２０は、第１の導電層２１と第２の導電層２２とを有する。第１の導電層２１は、第２の導電層２２と、半導体基板１０との間に位置する導電層であって、配線層２０の下地配線層であってもよい。第２の導電層２２は、第１の導電層２１の上に形成される導電層であって、配線層２０の表層配線層であってもよい。
ここで、図１（Ｂ）に示すように第１の導電層２１は、半導体基板１０側の第１の面２１ａと、第２の導電層２２側の第２の面２１ｂと、を有する。第１の面２１ａは、半導体基板１０と対向し、例えば、電極１４や樹脂突起１８と接触する面であってもよい。
第１の導電層２１の材料は、樹脂などの材料と密着性の高い導電層材料から形成されていている限り特に限定されない。具体的には、第１の導電層２１は、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）およびタングステン（Ｗ）などの少なくとも１つを含む層であってもよい。
第２の導電層２２の材料は、第１の導電層２１よりも高い導電性を有する材料であればよい。また、第２の導電層２２の材料は、第１の導電層２１の材料よりも、耐腐食性や耐酸化性を有する安定的な金属を用いてもよい。具体的には、第２の導電層２２は、金（Ａｕ）、白金（Ｐｔ）および銅（Ｃｕ）などの少なくとも１つを含む層であってもよい。
図１（Ｂ）に示すように、配線層２０は、第１の導電層２１の第２の面２１ｂと第２の導電層２２との間に中間層３０を有する。中間層３０は、第１の導電層２１の第２の面２１ｂの全面に形成されていてもよい。
中間層３０は、第１の導電層２１の酸化膜または窒化膜からなる層である。また、中間層３０は、第１の導電層２１の酸窒化膜からなる層であってもよい。つまりは、中間層３０は、第１の導電層２１と第２の導電層２２の界面において相互拡散等を防止するバリア層であってもよい。例えば、第１の導電層２１が、チタン（Ｔｉ）から形成される場合、中間層３０は、酸化チタン（ＴｉＯ２）または窒化チタン（ＴｉＮ）であることができる。また、例えば、第１の導電層２１が、クロム（Ｃｒ）から形成される場合、中間層３０は、酸化クロム（Ｃｒ２Ｏ３、ＣｒＯ３、ＣｒＯ２）または窒化クロム（ＣｒＮ）であることができる。
中間層３０は、第１の導電層２１と第２の導電層２２との間で、金属元素の相互拡散を防止でき、電極１４から第２の導電層への導電性を阻害しない程度の膜厚を有するように形成される。例えば、第１の導電層２１の膜厚を、５０ｎｍ以上、１０００ｎｍ以下にて形成する場合、中間層３０は、５ｎｍ以上、１００ｎｍ以下にて形成すればよい。これによれば、配線層２０の良好な導電性と、実装の際の配線層２０の変形性を確保しつつ、第１の導電層２１と第２の導電層２２との間での金属拡散を確実に防ぐことができる。
以上のいずれかの構成によって、外部端子６０を有する半導体装置１００を構成することができる。
本実施の形態に係る半導体装置１００は、例えば、以下の特徴を有する。
本発明によれば、第１の導電層２１が第２の導電層２２と接触する面である第２の面２１ｂにおいて、第１の導電層の酸化膜または窒化膜からなる中間層３０が設けられる。第１の導電層２１と第２の導電層２２に用いられる金（Ａｕ）やチタン（Ｔｉ）は、活性の金属元素である。これによれば、中間層３０を第１の導電層２１と第２の導電層２２との間に設けることによって、界面における相互拡散を防止することができる。したがって、経時的に、第１導電層２１と第２導電層２２との間に、不安定な化合物や固溶体が形成されないため、配線層２０の信頼性を向上させることができる。
以上により、信頼性の高い半導体装置１００を提供することができる。
（第１の実施の形態）
図２において、第１の実施の形態に係る半導体装置１００の一例を示す。
図２（Ａ）に示すように、第１の導電層２１の第１の面２１ａの、少なくとも樹脂突起１８と接触する領域に、下地層３１が形成されている。下地層３１は、第１の導電層２１の酸化膜または窒化膜からなる層である。つまりは、下地層３１は、第１の導電層２１の樹脂突起１８との接触領域において、樹脂突起１８に含まれる水分などによって第１の導電層２１が腐食されること等を防止するバリア層であってもよい。下地層３１の詳細は、中間層３０の説明を適応し、省略する。例えば、中間層３０と下地層３１は同じ材料で構成されていてもよい。
これによれば、第１の導電層２１の樹脂突起１８との接触面において、第１の導電層２１の酸化膜または窒化膜からなる下地層が形成されるため、樹脂突起１８からの水分による経時的な金属腐食や、樹脂突起１８の酸素、窒素による経時的な化学的作用から、第１の導電層２１を保護することができる。したがって、配線層２０の信頼性を更に向上することができる。
（第２の実施の形態）
また、図２（Ｂ）に示すように、第１の導電層２１の第１の面２１ａの全面に下地層３１を形成してもよい。言い換えれば、配線層２０の最下層を下地層３１としてもよい。
これによれば、第１の導電層２１の樹脂突起１８との接触面を含む第１の面２１ａの全面に下地層３１が形成されるため、樹脂突起１８からの水分による経時的な金属腐食や、樹脂突起１８の酸素、窒素による経時的な化学的作用から、第１の導電層２１をより確実に保護することができる。したがって、配線層２０の信頼性を更に向上することができる。
２． 半導体装置の製造方法
以下、図面を参照して、本実施の形態に係る半導体装置の製造方法について説明する。
図３および図４は、本実施の形態に係る半導体装置の製造方法の一例を模式的に説明する要部の断面図である。半導体装置に下地層を形成する工程については、第１の実施の形態及び第２の実施の形態の説明において後述する。
図３（Ａ）に示すように、第１の面と、前記第１の面の反対側の第２の面とを有する半導体基板１０（半導体ウエハまたはチップ）と、半導体基板１０の第１の面１１に設けられた電極１４と、半導体基板１０の第１の面１１に設けられ、電極１４の少なくとも一部とオーバーラップする開口部１６ａを有する絶縁膜１６と、を有する構造体を用意する。図示はされないが、半導体基板１０の内部には集積回路が形成されている。半導体基板１０、電極１４および絶縁膜１６との詳細な構成は、上述されているため、省略する。
図３（Ｂ）に示すように、電極１４および絶縁膜１６の上に、樹脂前駆体組成物からなる樹脂材料膜４０が形成される。樹脂材料膜４０は、熱硬化性を有した熱硬化性樹脂組成物であってもよいし、感光性を有した感光性樹脂組成物であってもよい。以下の本実施の形態では、感光性を有した樹脂材料膜４０を用いた場合の製造方法の一例について後述する。
樹脂材料膜４０は、半導体装置１０の第１の面１１の上方において全面的に塗布されて形成されてもよい。また、樹脂材料膜４０は、塗布された後、プリベークされてもよい。また、樹脂材料膜４０は、例えばシート状物であってもよい。樹脂材料膜４０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、フェノール樹脂、アクリル樹脂等の樹脂であってもよい。
次に、図３（Ｃ）に示すように、樹脂材料膜４０を図示しないマスク等の露光装置によって露光した後、現像液によって現像し、パターニングを行って、樹脂層４１を形成する。
樹脂層４１は、キュアリングの後に樹脂突起１８となる樹脂層である。図示はされないが、樹脂層４１は、第１の方向１１０に沿って延びるように形成されてもよい。例えば、半導体基板１０の長辺に沿って延びるように形成されてもよい（図１参照）。
本工程における露光現像処理は、公知のフォトリソグラフィー技術を用いることができる。例えば、樹脂材料膜４０がポジ型のレジストである場合、マスク（図示せず）は、樹脂突起１８が形成される領域において、樹脂材料膜４０が露光処理されるように配置される。また、樹脂材料膜４０がネガ型のレジストである場合は、樹脂突起１８が形成される領域においてマスクが配置されてもよい。マスクは、遮光性を有していればよく、例えば、クロム等の遮光膜が形成されたガラス板であってもよい。マスクが所定配置に配置された後、図示しない光源ランプから例えば紫外線の照射が行われて、露光処理が行われる。現像処理に用いられる現像液は、不要な樹脂層を除去できる公知の現像液であればよく、例えば、有機アルカリ現像液であってもよい。
樹脂突起１８を形成する工程は、図３（Ｄ）に示すように、樹脂層４１を熱処理（キュアリング）することによって、樹脂層４１を変形させる工程をさらに含む。
加熱する手段は特に限定されず、図示しない熱源から赤外線を照射することによって加熱してもよい。樹脂層４１が加熱されることによって粘性が低下し、樹脂層４１の自重と表面張力の作用によって、樹脂層４１は形状を変形することができる。その結果、図３（Ｄ）に示すように、上面形状が滑らかな曲線を有し、その断面が略半円形状である樹脂突起１８が形成される。
次に、図４（Ａ）に示すように、第１の面１１の上方にて電極１４、絶縁膜１６および樹脂突起１８を連続して覆う、第１の導電膜５０を形成する。第１の導電膜５０は、第１の導電層２１を構成する導電膜である。従って、第１の導電膜５０の材料および構成は、第１の導電膜２１の説明を適用し、省略する。第１の導電膜５０の成膜方法は特に限定されず、公知の成膜方法を用いることができる。例えば、第１の導電膜５０は、スパッタリングにて形成してもよい。
ここで、第１の導電膜５０は、第１の導電層２１の所望の膜厚よりも厚い膜厚を有するように形成される。つまりは、第１の導電膜５０の膜厚は、第１の導電層２１と中間層３０を合計した膜厚となるように形成される。
次に、図４（Ｂ）に示すように、第１の導電膜５０の表面を酸化処理または窒化処理することによって、中間膜５１を形成する。酸化処理および窒化処理の方法は、特に限定されず、公知の方法を用いることができる。例えば、酸化処理を行う場合は、酸素雰囲気にて第１の導電膜５０を熱処理すればよい。また、例えば、窒化処理を行う場合は、窒素雰囲気にて第１の導電膜５０を熱処理すればよい。具体的には、酸化処理を行う場合、酸素チャンバー等の中で、窒素、酸素または大気導入を行いながら、例えば、１００℃以上、３００℃以下の温度範囲で第１の導電膜５０を熱処理すればよい。これによって、緻密な酸化膜または窒化膜からなる中間膜５１を形成することができる。
また、図４（Ｂ）に示すように、第１の導電膜５０の表面に、所望の膜厚からなる中間膜５１を形成することによって、第１の導電層２１の膜厚を有する第１の導電膜５０ａが形成される。
次に、図４（Ｃ）に示すように、中間膜５１の上に第２の導電膜５２を形成する。第２の導電膜５２は、第２の導電層２２を構成する導電膜である。従って、第２の導電膜５２の材料および構成は、第２の導電膜２２の説明を適用し、省略する。第２の導電膜５２の成膜方法は特に限定されず、公知の成膜方法を用いることができる。例えば、第２の導電膜５２は、スパッタリングにて形成してもよい。
次に、図４（Ｄ）に示すように、第２の導電膜５２を所望の形状にパターニングし、第２の導電層２２を形成する。ここで、第２の導電膜５２をパターニングする形状は、配線層２０の形状である。
次に、図４（Ｅ）に示すように、第２の導電層２２をエッチングマスクとして、中間膜５１と第１の導電膜５０ａをパターニングし、第１の導電層２１と、第１の導電層２１と第２の導電層２２との間に設けられた中間層３０と、を形成することができる。これによって、図４（Ｅ）に示すように、中間層３０が、第１の導電層２１の第２の面２１ｂの上に形成された半導体装置１００を製造することができる。
半導体基板１０が半導体ウエハである場合、第１および第２の配線層２５、３５が形成された後、所望のサイズに切断され、半導体装置１００を形成してもよい（図示せず）。
以上のいずれかの構成によって、外部端子６０を有する半導体装置１００の製造方法を構成することができる。
本実施の形態に係る半導体装置１００の製造方法は、例えば、以下の特徴を有する。
本発明によれば、信頼性の高い半導体装置１００の製造方法を提供することができる。
また、本発明によれば、第１の導電層２１の材料でもって中間層３０を形成することができる。これによれば、第１の導電層２１の材料以外に、拡散防止効果等を有するバリア層を形成するための材料を用意する必要がない。したがって、生産性の高い、半導体装置の製造方法を提供することができる。
（第１の実施の形態）
以下、図面を参照して、第１の実施の形態に係る半導体装置の製造方法について説明する。図５は、第１の実施の形態に係る半導体装置の製造方法を模式的に説明する要部の断面図である。
図５（Ａ）に示すように、電極１４、樹脂突起１８および絶縁膜１６を有した半導体基板１０（半導体ウエハまたはチップ）を用意し、電極１４、絶縁膜１６および樹脂突起１８を連続して覆う、第３の導電膜５３を形成する。第３の導電膜５３の構成および材料は、第１の導電膜５１と同じであるため、詳細な説明は省略する。本変形例に係る製造方法においては、第３の導電膜５３の膜厚が、中間層３０、下地層３１および第１導電層２１の膜厚の合計した膜厚となるように形成される。
次に、図５（Ｂ）に示すように、第３の導電膜５３を加熱し、酸化処理または窒化処理することにより、第３の導電膜５３の表面に中間膜５１を形成する。ここで、図５（Ｂ）に示すように、酸素雰囲気または窒素雰囲気において第３の導電層５３を熱処理することによって、酸素または窒素を含むことができる樹脂突起１８から、第３の導電膜５３の樹脂突起１８との接触面において、酸化反応または窒化反応を起こすことができる。換言すれば、樹脂突起１８内に含まれる酸素または窒素を用いて、第３の導電膜５３の樹脂突起１８との接触領域の酸化処理または窒化処理を行ってもよい。これによって、第１の導電膜５０ａの、樹脂突起１８との接触する領域において、下地層３１を形成することができる。
次に、図示はしないが、本実施形態に係る図４（Ｃ）と同様の工程を実施することによって、第２の導電膜５２を形成する（図４（Ｃ）参照）。
次に、第２の導電膜５２を所望の形状にパターニングし、第２の導電層２２を形成した後、第２の導電層２２をマスクとして、エッチングを行う（図４（Ｄ）および図４（Ｅ）参照）。これによって、図５（Ｃ）に示すように、下地層３１が、第１の導電層２１の第１の面２１ａの、樹脂突起１８との接触する領域に形成された半導体装置１００を製造することができる。
本実施の形態によれば、第１の導電層２１の第１の面２１ａの樹脂突起１８との接触する領域に、効率的に下地層３１を形成することができ、工程の簡便化を図ることができる。
尚、図示はされないが、下地層３１の膜厚を有する第３の導電膜５３を、樹脂突起１８を上のみに形成し、第３の導電膜５３を酸化または窒化処理することによって下地層３１を第１の導電層２１の第１の面２１ａの樹脂突起１８との接触する領域に形成してもよい。
（第２の実施の形態）
以下、図面を参照して、第２の実施の形態に係る半導体装置の製造方法について説明する。図６は、第２の実施の形態に係る半導体装置の製造方法を模式的に説明する要部の断面図である。
図６（Ａ）に示すように、電極１４、樹脂突起１８および絶縁膜１６を有した半導体基板１０（半導体ウエハまたはチップ）を用意し、電極１４、絶縁膜１６および樹脂突起１８を連続して覆う、第４の導電膜５４を形成する。第４の導電膜５４の構成および材料は、第１の導電膜５１と同じであるため、詳細な説明は省略する。本変形例に係る製造方法においては、第４の導電膜５４の膜厚が、下地層３１の膜厚となるように形成される。
次に、図６（Ｂ）に示すように、第４の導電膜５４を全て酸化処理または窒化処理することによって、下地膜５５を形成する。酸化処理および窒化処理の方法は、中間膜５１の形成方法と同じであるため、詳細な説明は省略する。
次に、図６（Ｃ）に示すように、本実施形態に係る図４（Ａ）から図４（Ｃ）と同様の工程を実施することによって、下地膜５５の上に、第１の導電膜５０ａ、中間膜５１、第２の導電膜５２を形成する（図４（Ａ）から図４（Ｃ）参照）。
次に、第２の導電膜５２を所望の形状にパターニングし、第２の導電層２２を形成した後、第２の導電層２２をマスクとして、エッチングを行う（図４（Ｄ）および図４（Ｅ）参照）。これによって、図６（Ｄ）に示すように、下地層３１が、第１の導電層２１の第１の面２１ａの上に形成された半導体装置１００を製造することができる。
これによれば、第１の導電層２１の樹脂突起１８との接触面を含む第１の面２１ａの全面に下地層３１が形成された半導体装置を提供できる。つまりは、樹脂突起１８からの水分による経時的な金属腐食や、樹脂突起１８の酸素、窒素による経時的な化学的作用から、第１の導電層２１が確実に保護された半導体装置の製造方法を提供することができる。したがって、より信頼性の高い半導体装置の製造方法を提供することができる。
３． 電子部品、およびその製造方法
以下、図面を参照して、本実施の形態に係る電子部品、およびその製造方法について説明する。
図７は、本実施の形態に係る電子部品１０００が表示デバイスである場合の一例を示す斜視図である。表示デバイスは、例えば液晶表示デバイスやＥＬ（Ｅｌｅｃｔｒｉｃａｌ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示デバイスであってもよい。そして、半導体装置１００は、表示デバイスである電子部品１０００を制御するドライバＩＣであってもよい。
本実施の形態に係る電子部品１０００の製造方法は、半導体装置１００を用意することを含む。半導体装置１００は、既に上述された、いずれかの構成をなしていればよい。
本実施の形態に係る電子部品１０００の製造方法は、配線基板８０を用意することを含む。配線基板８０は、図７に示すように、半導体装置１００が実装される基板であって、配線パターンとベース基板とを含む（図示せず）。
配線パターンは、電気的接続部を有する。電気的接続部は、配線パターンのうち、他の部材との電気的な接続に利用される部分である。配線パターンは、例えば、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。配線パターンは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）などの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。また、配線パターンは、その一部がベース基板の内側を通るように形成されていてもよい。
ベース基板の、材料または構成は、特に限定されない。例えば、ベース基板の材料は、光透過性を有する無機系の材料であることができる。このとき、ベース基板は、ガラス基板やセラミックス基板であってもよい。ベース基板が、ガラス基板である場合、配線基板８０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。あるいは、ベース基板は、有機系の材料であってもよく、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、ベース基板としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）や、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術で使用されるテープを使用してもよい。
本実施の形態に係る電子部品１０００の製造方法は、半導体装置１００を配線基板８０に搭載することを含む。本工程によって、半導体装置１００の外部端子６０と配線パターンの電気的接続部とを接触させて電気的に接続する。これによって、半導体装置１００が、配線基板８０に電気的に接続される。
半導体装置１００を配線基板８０に搭載する方法は、外部端子６０を、配線基板８０の電気的接続部に押し当てることができる限り、特に限定されない。例えば、半導体装置１００を配線基板８０上方に配置して、半導体装置１００の外部端子６０と配線基板８０の配線パターンとが対向するように位置合わせをする。次に、半導体装置１００の第１の面１１と、配線基板８０との間に接着剤を設ける。接着剤は、予め、配線基板８０側に設けておいてもよいが、特に限定されるものではなく、半導体装置１００側に設けられていてもよい。接着剤は、例えば、フィルム状の接着剤を利用してもよい。接着剤は、絶縁性の接着剤であってもよい。接着剤は、公知のＮＣＦ（Ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接着剤であってもよい。
次に、半導体装置１００と配線基板８０との間に押圧力を加えることで押圧して、外部端子６０と配線パターンとをそれぞれ接触させる。このとき、半導体装置１００と配線基板８０とによって外部端子６０を押圧力によって、弾性変形させることができる。このとき、樹脂突起１８の弾性力によって、発生する応力を緩和しつつ、外部端子６０と電気的接続部とを押し付けることができるため、半導体装置の信頼性を低下させることなく、電気的な接続信頼性の高い電子部品を提供することができる。
次に、半導体装置１００を配線基板８０に搭載する工程の後に、接着剤を硬化させて、接着層を形成してもよい。接着層によって、半導体装置１００と配線基板８０との間隔を維持してもよい。すなわち、接着層によって、樹脂突起１８が弾性変形した状態を維持してもよい。
さらに検査工程や切り出し工程等を経て、本実施の形態に係る電子部品１０００を製造してもよい。
本実施の形態に係る電子部品１０００および電子部品の製造方法は、例えば、以下の特徴を有する。
本実施の形態に係る電子部品１０００によれば、信頼性の高い半導体装置１００が実装されるため、信頼性の高い電子部品１０００を提供することができる。
また、本実施の形態に係る電子部品１０００の製造方法によれば、信頼性の高い半導体装置が実装された、信頼性の高い電子部品の製造方法を提供することができる。
上記のように、本発明の実施の形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
１０ 半導体基板、１１ 第１の面、１２ 第２の面、１４ 電極、１６ 絶縁膜、
１６ａ 開口部、１８ 樹脂突起、２０ 配線層、２１ 第１の導電層、
２１ａ 第１の面、２１ｂ 第２の面、２２ 第２の導電層、３０ 中間層、
３１ 下地層、４０ 樹脂材料膜、４１ 樹脂層、５０ 第１の導電膜、
５０ａ 第１の導電膜、５１ 中間膜、５２ 第２の導電膜、
５３ 第３の導電膜、５４ 第４の導電膜、５５ 下地膜、６０ 外部端子、
８０ 配線基板、１００ 半導体装置、１１０ 第１の方向、１２０ 第２の方向、
１０００ 電子部品。

Claims (10)

  1. 第１の面と、前記第１の面の反対側の第２の面とを有する半導体基板と、
    前記半導体基板の前記第１の面の上に設けられた電極と、
    前記半導体基板の前記第１の面の上に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜と、
    前記絶縁膜の上に設けられた樹脂突起と、
    前記電極と電気的に接続され、一部が前記樹脂突起の上に設けられた配線層と、
    を有し、
    前記配線層は、前記電極および前記樹脂突起の上に形成された第１の導電層と、前記第１の導電層の上に形成された第２の導電層と、を有し、
    前記第１の導電層は、前記半導体基板側の第１の面と、前記第２の導電層側の第２の面と、を有し、
    前記第１の導電層の前記第２の面に、前記第１の導電層の第１の酸化膜または第１の窒化膜が形成され、前記第１の導電層の前記第１の面の前記樹脂突起と接触する領域に、下地層が形成された、半導体装置。
  2. 請求項１において、
    前記下地層は、前記第１の導電層の第２の酸化膜または第２の窒化膜により形成される、半導体装置。
  3. 請求項１又は２において、
    前記下地層は、前記第１の導電層を形成する前に、前記第１の導電層と同じ材料からなる導電層を形成し、前記導電層を酸素雰囲気または窒素雰囲気において熱処理することにより形成される、半導体装置。
  4. 請求項１において、
    前記下地層は、酸素雰囲気または窒素雰囲気において前記第１の導電層を熱処理することにより形成される、半導体装置。
  5. 請求項１から３のいずれか１項において、
    前記下地層は、前記第１の導電層の前記第１の面の全面に形成された、半導体装置。
  6. 請求項１から３のいずれか１項において、
    前記第１の導電層は、チタン、ニッケル、クロム、タングステンのいずれか１つを含み、
    前記第２の導電層は、金、白金、銅のいずれか１つを含む、半導体装置。
  7. 請求項１から６のいずれか１項に記載の半導体装置が電気的に接続された、電子部品。
  8. 第１の面と、前記第１の面の反対側の第２の面とを有する半導体基板と、前記半導体基板の前記第１の面に設けられた電極と、前記半導体基板の前記第１の面に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜と、を有する構造体を用意する工程と、
    前記絶縁膜の上に樹脂突起を形成する工程と、
    前記電極と電気的に接続され、一部が前記樹脂突起の上に設けられた配線層を形成する工程と、
    を有し、
    前記配線層を形成する工程は、
    前記電極および前記樹脂突起の上に、前記半導体基板側の第１の面と、前記第１の面と反対側の第２の面と、を有する第１の導電層を形成する工程と、
    前記第１の導電層の前記第２の面に、前記第１の導電層の第１の酸化膜または第１の窒化膜を形成する工程と、
    前記第１の導電層の前記第１の酸化膜または前記第１の窒化膜の上に第２の導電層を形成する工程と、
    前記第１の導電層の前記第１の面に、第２の酸化膜または第２の窒化膜を形成する工程と、
    を有し、
    前記第２の酸化膜または前記第２の窒化膜を形成する工程は、前記第１の導電層を形成する前に、前記第１の導電層と同じ材料からなる導電層を形成し、前記導電層を酸素雰囲気または窒素雰囲気において熱処理する工程を有する、半導体装置の製造方法。
  9. 第１の面と、前記第１の面の反対側の第２の面とを有する半導体基板と、前記半導体基板の前記第１の面に設けられた電極と、前記半導体基板の前記第１の面に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜と、を有する構造体を用意する工程と、
    前記絶縁膜の上に樹脂突起を形成する工程と、
    前記電極と電気的に接続され、一部が前記樹脂突起の上に設けられた配線層を形成する工程と、
    を有し、
    前記配線層を形成する工程は、
    前記電極および前記樹脂突起の上に、前記半導体基板側の第１の面と、前記第１の面と反対側の第２の面と、を有する第１の導電層を形成する工程と、
    前記第１の導電層の前記第２の面に、前記第１の導電層の第１の酸化膜または第１の窒化膜を形成する工程と、
    前記第１の導電層の前記第１の酸化膜または前記第１の窒化膜の上に第２の導電層を形成する工程と、
    前記第１の導電層の前記第１の面の前記樹脂突起と接触する領域に、前記第１の導電層の第３の酸化膜または第３の窒化膜を形成する工程と、
    を、有し、
    前記第３の酸化膜または前記第３の窒化膜は、酸素雰囲気または窒素雰囲気において前記第１の導電層を熱処理することにより形成される、半導体装置の製造方法。
  10. 請求項８又は９のいずれかに記載の半導体装置の製造方法によって製造された半導体装置を準備する工程と、
    前記半導体装置を配線基板に電気的に接続する工程と、
    を有する、電子部品の製造方法。
JP2009262166A 2009-11-17 2009-11-17 半導体装置および電子部品並びにそれらの製造方法 Expired - Fee Related JP5057113B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009262166A JP5057113B2 (ja) 2009-11-17 2009-11-17 半導体装置および電子部品並びにそれらの製造方法
US12/873,570 US8212356B2 (en) 2009-11-17 2010-09-01 Semiconductor device having multi-layered wiring layer and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009262166A JP5057113B2 (ja) 2009-11-17 2009-11-17 半導体装置および電子部品並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2011108837A JP2011108837A (ja) 2011-06-02
JP5057113B2 true JP5057113B2 (ja) 2012-10-24

Family

ID=44010687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009262166A Expired - Fee Related JP5057113B2 (ja) 2009-11-17 2009-11-17 半導体装置および電子部品並びにそれらの製造方法

Country Status (2)

Country Link
US (1) US8212356B2 (ja)
JP (1) JP5057113B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6459690B2 (ja) * 2015-03-25 2019-01-30 セイコーエプソン株式会社 電子部品及びその製造方法
KR20180041296A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 패널
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법
KR102425807B1 (ko) * 2017-09-25 2022-07-28 엘지전자 주식회사 디스플레이 디바이스
KR102414125B1 (ko) * 2020-07-21 2022-06-29 (주)티에스이 연성인쇄회로기판 및 이의 제조방법
KR102358393B1 (ko) * 2020-09-22 2022-02-08 (주)티에스이 연성인쇄회로기판 및 이의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886724A (ja) * 1981-11-18 1983-05-24 Nec Corp 電極および配線の製造方法
JPH04259242A (ja) 1991-02-14 1992-09-14 Fujitsu Ltd 半導体装置の製造方法
JP2005101527A (ja) 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4235834B2 (ja) * 2005-07-12 2009-03-11 セイコーエプソン株式会社 半導体装置の製造方法
JP4328970B2 (ja) * 2005-08-02 2009-09-09 セイコーエプソン株式会社 半導体装置
JP2008171942A (ja) * 2007-01-10 2008-07-24 Seiko Epson Corp 電子デバイス及びその製造方法
JP2008187021A (ja) * 2007-01-30 2008-08-14 Seiko Epson Corp 半導体装置及び電子デバイス、並びに、それらの製造方法

Also Published As

Publication number Publication date
US8212356B2 (en) 2012-07-03
US20110115076A1 (en) 2011-05-19
JP2011108837A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
JP5057113B2 (ja) 半導体装置および電子部品並びにそれらの製造方法
US7750457B2 (en) Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus
US8008182B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8138612B2 (en) Semiconductor device
US7728424B2 (en) Semiconductor device and method of manufacturing the same
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
JP4145902B2 (ja) 半導体装置及びその製造方法
JP5626508B2 (ja) 半導体装置および電子部品並びにそれらの製造方法
JP2007005357A (ja) 半導体装置の製造方法
JP2007129156A (ja) 半導体装置
JP4273347B2 (ja) 半導体装置
JP5790916B2 (ja) 半導体装置の製造方法
JP4654790B2 (ja) 半導体装置及びその製造方法
JP5464338B2 (ja) 半導体装置、電子モジュール及びそれらの製造方法
JP5098204B2 (ja) 半導体装置及びその製造方法、並びに、電子機器
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP2007042735A (ja) 半導体装置の製造方法
JP5954519B2 (ja) 電子部品及び電子部品の製造方法
JP2007042733A (ja) 半導体装置及び電子デバイス
JP2009076645A (ja) 半導体装置
JP2008103584A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP2012199308A (ja) 基板の接続方法
JP2010171191A (ja) 半導体装置、半導体モジュール及びその製造方法
JP2009049188A (ja) 半導体装置及びその製造方法並びに電子デバイス
JP2007059514A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120704

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5057113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees